JPH02122694A - Ｓｏｐ型ｓｍｄの両面実装プリント板 - Google Patents
Ｓｏｐ型ｓｍｄの両面実装プリント板Info
- Publication number
- JPH02122694A JPH02122694A JP63276760A JP27676088A JPH02122694A JP H02122694 A JPH02122694 A JP H02122694A JP 63276760 A JP63276760 A JP 63276760A JP 27676088 A JP27676088 A JP 27676088A JP H02122694 A JPH02122694 A JP H02122694A
- Authority
- JP
- Japan
- Prior art keywords
- sop type
- power supply
- wiring
- smd
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101000724591 Loxosceles arizonica Dermonecrotic toxin LarSicTox-alphaIB2bi Proteins 0.000 abstract description 12
- 101000724583 Loxosceles boneti Dermonecrotic toxin LbSicTox-alphaIB1b Proteins 0.000 abstract description 12
- 101000744376 Loxosceles gaucho Dermonecrotic toxin LgSicTox-alphaI-1 Proteins 0.000 abstract description 12
- 101000783539 Loxosceles intermedia Dermonecrotic toxin LiSicTox-alphaIA2ai Proteins 0.000 abstract description 12
- 101000783537 Loxosceles intermedia Dermonecrotic toxin LiSicTox-alphaIA2aii Proteins 0.000 abstract description 12
- 101000761448 Loxosceles laeta Dermonecrotic toxin LlSicTox-alphaIII2 Proteins 0.000 abstract description 12
- 101000915134 Loxosceles reclusa Dermonecrotic toxin LrSicTox-alphaIA1i Proteins 0.000 abstract description 12
- 101100517192 Arabidopsis thaliana NRPD1 gene Proteins 0.000 abstract 2
- 101150094905 SMD2 gene Proteins 0.000 abstract 2
- 238000000742 single-metal deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ｓｏｐ型ＳＭＤを両面実装するプリント板に関し、
信号配線密度を向上させ、スルーホール位置の自由度を
増させるＳＯＰ型ＳＭＤの両面実装プリント板の提供を
目的とし、 プリント板の表裏両面にＳＯＰ型ＳＭＤを実装するのに
、ＳＯＰ型ＳＭＤのフットプリントが表裏面で重なる位
置に設けられ、スルーホールがフットプリントの列の近
くの両脇の対応所定位置に設けられ、且つ、電源供給端
子を含む端子列が表裏面で重なる向きにＳＯＰ型ＳＭＤ
を実装させるように構成する。
増させるＳＯＰ型ＳＭＤの両面実装プリント板の提供を
目的とし、 プリント板の表裏両面にＳＯＰ型ＳＭＤを実装するのに
、ＳＯＰ型ＳＭＤのフットプリントが表裏面で重なる位
置に設けられ、スルーホールがフットプリントの列の近
くの両脇の対応所定位置に設けられ、且つ、電源供給端
子を含む端子列が表裏面で重なる向きにＳＯＰ型ＳＭＤ
を実装させるように構成する。
本発明は、ｓｏｐ型ＳＭＤを両面実装するプリント板に
関する。
関する。
電子機器に使用する電子部品は、半導体部品を始め他の
部品も小形化、高機能化が促進されており、プリント板
への実装も、従来の端子リードを挿入して行う挿入型部
品から、リードを無くし外形部分面を端子面として構成
した表面実装型部品（以下ＳＭＤと称す）が主流になり
つつある。
部品も小形化、高機能化が促進されており、プリント板
への実装も、従来の端子リードを挿入して行う挿入型部
品から、リードを無くし外形部分面を端子面として構成
した表面実装型部品（以下ＳＭＤと称す）が主流になり
つつある。
回路を構成するプリント板は、スルーホールで眉間接続
を行う多層配線と、配線の細線化を行い、高密度実装に
対応する一方、ＳＭＤの出現で表裏両面に部品を実装す
る両面実装方式が実用されるようになって来た。
を行う多層配線と、配線の細線化を行い、高密度実装に
対応する一方、ＳＭＤの出現で表裏両面に部品を実装す
る両面実装方式が実用されるようになって来た。
第２図に従来の一例の両面実装の実装図を示す。
従来の一例として、５端子づつ２列に端子配設した同形
のｓｏｐ型ＳＭＤ２で、電源供給端子５と接地端子７が
同一な対角位置に在る４個が、表裏面に各２個づつ接近
して実装しである状態について説明すれば、第２図に示
す如くとなる。
のｓｏｐ型ＳＭＤ２で、電源供給端子５と接地端子７が
同一な対角位置に在る４個が、表裏面に各２個づつ接近
して実装しである状態について説明すれば、第２図に示
す如くとなる。
同図では、表面側の状態を実線で示し、表面側から透視
した裏面側の状態を点線で示している。
した裏面側の状態を点線で示している。
即ち、ＳＯＰ型ＳＭＤ２の接続用のフットプリント３の
位置に、スルーホール４を設けることは難しく、従って
、スルーホール４はフットプリント３を外れた位置に設
けなければならない。
位置に、スルーホール４を設けることは難しく、従って
、スルーホール４はフットプリント３を外れた位置に設
けなければならない。
又、多層の配線を行ったプリント板１５は、表面側と裏
面側の配線間の遮蔽を行ったり、又、表面及び裏面には
部品の接続部及びスルーホールを制約なく配置させるた
めにも、電源供給配線や接地配線は中間層に設けており
、ＳｏＰ型ＳＭＤ２への接続は、各電源供給端子５及び
接地端子７の近傍に夫々スルーホール４を設けて、中間
層と接続している。
面側の配線間の遮蔽を行ったり、又、表面及び裏面には
部品の接続部及びスルーホールを制約なく配置させるた
めにも、電源供給配線や接地配線は中間層に設けており
、ＳｏＰ型ＳＭＤ２への接続は、各電源供給端子５及び
接地端子７の近傍に夫々スルーホール４を設けて、中間
層と接続している。
更に、その他の回路の接続にもスルーホール４は必要箇
所に設けて、配線層間の接続に使用している。
所に設けて、配線層間の接続に使用している。
しかしながら、
■ 一般のスルーホール４は、表面実装のＳＭＤ２のフ
ットプリント３、及び裏面実装のＳＭＤ２のフットプリ
ント３の両方、或いは片方を避けた位置に設けなければ
ならず、制約を受ける。
ットプリント３、及び裏面実装のＳＭＤ２のフットプリ
ント３の両方、或いは片方を避けた位置に設けなければ
ならず、制約を受ける。
■ 電源供給接続及び接地接続のために、ＳＭＤ２毎に
スルーホール４を最小２個宛必要となる。
スルーホール４を最小２個宛必要となる。
■ 又は、フットプリント３から無作為に引出し線を設
けて、スルーホール４の共通使用を図ることは、ＳＭＤ
Ｚ間の信号回路に影響を与え、且つ、信号回路配線の高
密度化を阻害する恐れがある。
けて、スルーホール４の共通使用を図ることは、ＳＭＤ
Ｚ間の信号回路に影響を与え、且つ、信号回路配線の高
密度化を阻害する恐れがある。
等の問題点がある。
本発明は、かかる問題点に鑑みて、信号配線密度を向上
させ、スルーホール位置の自由度を増させるＳＯＰ型Ｓ
ＭＤの両面実装の提供を目的としたものである。
させ、スルーホール位置の自由度を増させるＳＯＰ型Ｓ
ＭＤの両面実装の提供を目的としたものである。
上記問題点は、第１図に示す如く、
プリント板ｌの表裏両面にｓｏｐ型ＳＭＤ２を実装する
のに、ＳＯＰ型ＳＭＤ２のフットプリント３が表裏面で
重なる位置に設けられ、スルーホール４が前記フットプ
リント３の列の近くの両脇の対応所定位置に設けられ、
且つ、電源供給端子５を含む端子列６が表裏面で重なる
向きにｓｏｐ型ＳＭＤ２を実装させる、本発明のｓｏｐ
型ＳＭＤの両面実装プリント板により解決される。
のに、ＳＯＰ型ＳＭＤ２のフットプリント３が表裏面で
重なる位置に設けられ、スルーホール４が前記フットプ
リント３の列の近くの両脇の対応所定位置に設けられ、
且つ、電源供給端子５を含む端子列６が表裏面で重なる
向きにｓｏｐ型ＳＭＤ２を実装させる、本発明のｓｏｐ
型ＳＭＤの両面実装プリント板により解決される。
即ち、ＳＭＤのフットプリント位置を表裏面で重ねるの
で、スルーホールの自由度は増し、且つ、電源供給端子
が同端子列となりスルーホールの共用が可能となるので
、目的が適えられる。
で、スルーホールの自由度は増し、且つ、電源供給端子
が同端子列となりスルーホールの共用が可能となるので
、目的が適えられる。
同形で、電源供給端子５及び接地端子７が対角位置に在
るｓｏｐ型ＳＭＤ２は、表面実装及び裏面実装でのフン
ドブリント３の位置が重なるので、前述の従来例の如く
、重ならない位置に在る場合に比べ、フットプリント３
を避けて設けなければならないスルーホール４を設けら
れる面積は増え、配置自由度が増える。
るｓｏｐ型ＳＭＤ２は、表面実装及び裏面実装でのフン
ドブリント３の位置が重なるので、前述の従来例の如く
、重ならない位置に在る場合に比べ、フットプリント３
を避けて設けなければならないスルーホール４を設けら
れる面積は増え、配置自由度が増える。
更に、電源供給端子５の端子列６を、表面側と裏面側と
で重なる向きに各ｓｏｐ型ＳＭＤ２を実装させるので、
列端部の電源供給端子５及び接地端子７から、中間層に
設けた電源配線及び接地配線と接続する夫々のスルーホ
ール４は、−列に配設したｓａｐ型ＳＭＤ２の隣接する
表裏面同士に最短配線で共通に使用することが出来る。
で重なる向きに各ｓｏｐ型ＳＭＤ２を実装させるので、
列端部の電源供給端子５及び接地端子７から、中間層に
設けた電源配線及び接地配線と接続する夫々のスルーホ
ール４は、−列に配設したｓａｐ型ＳＭＤ２の隣接する
表裏面同士に最短配線で共通に使用することが出来る。
共用によるスルーホール４の個数削減により、信号配線
密度の向上が図れる。
密度の向上が図れる。
かくして、信号配線密度を向上させ、スルーホール位置
の自由度を増させるｓｏｐ型ＳＭＤの両面実装の提供が
可能となる。
の自由度を増させるｓｏｐ型ＳＭＤの両面実装の提供が
可能となる。
以下図面に示す実施例によって本発明の要旨を具体的に
説明する。全図を通し同一符号は同一対象物を示し、第
１図に本発明の一実施例を示す。
説明する。全図を通し同一符号は同一対象物を示し、第
１図に本発明の一実施例を示す。
−列に隣接配置した２個づつのＳＯＰ型ＳＭＤ２を両面
に実装させた場合を一実施例として第１図にて説明する
。
に実装させた場合を一実施例として第１図にて説明する
。
第１図は、表面側の状態を実線で示し、表面側から透視
した裏面側の状態を点線で示しているが、同一寸法の重
なりは実線を内、点線を外とした二重書きとしである。
した裏面側の状態を点線で示しているが、同一寸法の重
なりは実線を内、点線を外とした二重書きとしである。
５端子づつ二重に配置したＳＯＰ型ＳＭＤ２の各端子位
置にフットプリント３が設けられ、表裏面で重なる位置
としてあり、且つ、電源供給端子５を含む端子列６も、
表裏面で重なっている。
置にフットプリント３が設けられ、表裏面で重なる位置
としてあり、且つ、電源供給端子５を含む端子列６も、
表裏面で重なっている。
このフットプリント３の個々に対応して、スルーホール
４を設ける場合の位置が決めてあり、端子列６及び他の
端子列６１のフットプリント３の列の近くの両脇の対応
所定位置、本実施例では図で上下位置、及び端部は左右
位置に設けるものとし、表面側では下位置を使用し、裏
面側は上位置のを使用する。
４を設ける場合の位置が決めてあり、端子列６及び他の
端子列６１のフットプリント３の列の近くの両脇の対応
所定位置、本実施例では図で上下位置、及び端部は左右
位置に設けるものとし、表面側では下位置を使用し、裏
面側は上位置のを使用する。
スルーホール４は、貫通するリード線或いは半田付けを
行う従来使用の大形のものではな（、■ｉａホールの手
法による半田付けを必要としない、直径０．３ ’ν位
の細孔への鍍金処理により眉間接続を行わせた小形なス
ルーホール客を用いれば、端子間隔が狭いｓｏｐ型ＳＭ
Ｄ２にも十分適用させることが出来る。
行う従来使用の大形のものではな（、■ｉａホールの手
法による半田付けを必要としない、直径０．３ ’ν位
の細孔への鍍金処理により眉間接続を行わせた小形なス
ルーホール客を用いれば、端子間隔が狭いｓｏｐ型ＳＭ
Ｄ２にも十分適用させることが出来る。
以上の如く、本発明により、表裏面でフットプリントを
重ねた位置とするので、スルーホールの作成領域が大幅
に増加し、自由度が増え、信号配線も接続不可がその分
無くなり、配線率が向上し、実装の向きを表裏面で揃え
ることにより、中間層の電源配線や接地配線との接続用
のスルーホールが隣接表裏面で共用出来るため、端部の
電源供給端子５と接地端子７とに対応したスルーホール
の数を減らすことが出来、その分信号配線の作成領域が
増え、信号配線密度を向上させることが可能となり、そ
の効果は大なるものがある。
重ねた位置とするので、スルーホールの作成領域が大幅
に増加し、自由度が増え、信号配線も接続不可がその分
無くなり、配線率が向上し、実装の向きを表裏面で揃え
ることにより、中間層の電源配線や接地配線との接続用
のスルーホールが隣接表裏面で共用出来るため、端部の
電源供給端子５と接地端子７とに対応したスルーホール
の数を減らすことが出来、その分信号配線の作成領域が
増え、信号配線密度を向上させることが可能となり、そ
の効果は大なるものがある。
第１図は本発明の一実施例、
第２図は従来の一例の両面実装の実装図である。
図において、
１．１５はプリント板、 ２はｓｏｐ型ＳＭＤ。
３はフットプリント、 ４はスルーホール、５は電源供
給端子、 ６，６１は端子列、７は接地端子である。 イと東の一イ列の肉面′Ｆ、ｔの実衰口第２ｎ
給端子、 ６，６１は端子列、７は接地端子である。 イと東の一イ列の肉面′Ｆ、ｔの実衰口第２ｎ
Claims (1)
- プリント板（１）の表裏両面にＳＯＰ型ＳＭＤ（２）を
実装するのに、該ＳＯＰ型ＳＭＤ（２）のフットプリン
ト（３）が表裏面で重なる位置に設けられ、スルーホー
ル（４）が該フットプリント（３）の列の近くの両脇の
対応所定位置に設けられ、且つ、電源供給端子（５）を
含む端子列（６）が表裏面で重なる向きに該ＳＯＰ型Ｓ
ＭＤ（２）を実装させる、ことを特徴とするＳＯＰ型Ｓ
ＭＤの両面実装プリント板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276760A JP2646710B2 (ja) | 1988-11-01 | 1988-11-01 | Ｓｏｐ型ｓｍｄの両面実装プリント板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276760A JP2646710B2 (ja) | 1988-11-01 | 1988-11-01 | Ｓｏｐ型ｓｍｄの両面実装プリント板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02122694A true JPH02122694A (ja) | 1990-05-10 |
| JP2646710B2 JP2646710B2 (ja) | 1997-08-27 |
Family
ID=17573969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63276760A Expired - Lifetime JP2646710B2 (ja) | 1988-11-01 | 1988-11-01 | Ｓｏｐ型ｓｍｄの両面実装プリント板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646710B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109803494A (zh) * | 2017-11-17 | 2019-05-24 | 健鼎（无锡）电子有限公司 | 电路板及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
-
1988
- 1988-11-01 JP JP63276760A patent/JP2646710B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109803494A (zh) * | 2017-11-17 | 2019-05-24 | 健鼎（无锡）电子有限公司 | 电路板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2646710B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62229896A (ja) | 印刷配線基板 | |
| US5095407A (en) | Double-sided memory board | |
| JPS58301Y2 (ja) | 多層フレキシブル基板 | |
| JPS62136098A (ja) | 高密度配線基板 | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| JPH0677644A (ja) | 三次元構造電子部品の端子部形成方法 | |
| US6038135A (en) | Wiring board and semiconductor device | |
| JPH02122694A (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 | |
| JP2006261543A (ja) | 半導体装置実装パッケージ及び中継プリント配線基板 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH0954788A (ja) | 印刷回路基板の設計方法、印刷回路基板及び印刷回路基板を備える電子機器 | |
| JPH0750476A (ja) | 多層印刷配線板 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JPH02299248A (ja) | 半導体装置 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH0710969U (ja) | プリント基板 | |
| JPS63254760A (ja) | 表面実装部品用パツケ−ジ | |
| JPH07312412A (ja) | 半導体モジュールおよびその組立方法 | |
| JPH1187909A (ja) | Ｉｃ接続装置及びｉｃ接続用補助基板 | |
| JPH04181748A (ja) | Ｔａｂテープ | |
| JPH05326758A (ja) | Ｉｃソケット | |
| JPH0334449A (ja) | 集積回路チップケース | |
| JPS5943593A (ja) | 電子回路モジユ−ルの製造方法 | |
| JPS582091A (ja) | 印刷配線基板 |