JPS6236864A - ラテラルトランジスタ - Google Patents
ラテラルトランジスタInfo
- Publication number
- JPS6236864A JPS6236864A JP17621585A JP17621585A JPS6236864A JP S6236864 A JPS6236864 A JP S6236864A JP 17621585 A JP17621585 A JP 17621585A JP 17621585 A JP17621585 A JP 17621585A JP S6236864 A JPS6236864 A JP S6236864A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- epitaxial layer
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は半導体集積回路に組込まれるラテラルPNP型
トランジスタの改良に関する。
トランジスタの改良に関する。
(ロ)従来の技術
従来、半導体集積回路に組込まれるラテラルPNP型ト
ランジスタとしては、例えば特開昭59−159566
号公報に記載されているものがある。
ランジスタとしては、例えば特開昭59−159566
号公報に記載されているものがある。
すなわち第3図に示す如く、P型半導体基板(1)上に
形成したN型エピタキシャル層(2)と、基板(1)表
面に設けたN 型の埋込層(3)と、この埋込層(3)
を囲むようにエピタキシャル層(2)を貫通したP+型
の分離領域(4)と、分離領域(4)により島状に分離
された島領域(5)と、島領域(5)表面に離間して配
置したP型エミッタ領域(6)、P型コレクタ領域(7
)及びN+型ベースコンタクト領域(8)と、エピタキ
シャル層(2)を被覆する酸化膜(9)と、酸化膜(9
)の電極孔を介してエミッタ領域(6)、コレクタ領域
(7)及びベースコンタクト領域(8)とオーミックコ
ンタクトするエミッタ電極(10、コレクタ電極0υ及
びベース電極0つより構成されている。島領域(5)は
ベースであり、エミッタ領域(6)とコレクタ領域(力
との間の島領域(5)が実質的なベースであり、それら
の離間距離がベース幅となる。
形成したN型エピタキシャル層(2)と、基板(1)表
面に設けたN 型の埋込層(3)と、この埋込層(3)
を囲むようにエピタキシャル層(2)を貫通したP+型
の分離領域(4)と、分離領域(4)により島状に分離
された島領域(5)と、島領域(5)表面に離間して配
置したP型エミッタ領域(6)、P型コレクタ領域(7
)及びN+型ベースコンタクト領域(8)と、エピタキ
シャル層(2)を被覆する酸化膜(9)と、酸化膜(9
)の電極孔を介してエミッタ領域(6)、コレクタ領域
(7)及びベースコンタクト領域(8)とオーミックコ
ンタクトするエミッタ電極(10、コレクタ電極0υ及
びベース電極0つより構成されている。島領域(5)は
ベースであり、エミッタ領域(6)とコレクタ領域(力
との間の島領域(5)が実質的なベースであり、それら
の離間距離がベース幅となる。
(ハ)発明が解決しようとする問題点
しかしながら、斯るラテラルPNP型トランジスタはエ
ピタキシャル層(2)の比抵抗ρが高い(1〜4Ωの)
のでベース−エミッタ接合トベースーコレクタ接合で空
乏層が広がりやすい構造であり、左右の空乏層が接触す
るのを防止して所定の耐圧を得るためにはベース幅を縮
めることはできない。
ピタキシャル層(2)の比抵抗ρが高い(1〜4Ωの)
のでベース−エミッタ接合トベースーコレクタ接合で空
乏層が広がりやすい構造であり、左右の空乏層が接触す
るのを防止して所定の耐圧を得るためにはベース幅を縮
めることはできない。
そのためベース内での担体走行時間が長くなり、高周波
特性f、を上げることができないという欠点があった。
特性f、を上げることができないという欠点があった。
に)問題点を解決するための手段
本発明は斯上した欠点に鑑みてなされ、ベース幅を狭(
してf、を高くしたラテラルPNP型トランジスタを実
現することを目的とし、実質的にベースとなる領域KN
型のウェル領域(ハ)を形成したことを特徴とする
。
してf、を高くしたラテラルPNP型トランジスタを実
現することを目的とし、実質的にベースとなる領域KN
型のウェル領域(ハ)を形成したことを特徴とする
。
(ホ) 作用
本発明によれば、ウェル領域0!19がベース−エミッ
タ接合及びベース−コレクタ接合に生じる空乏層を抑制
するので、空乏層が接触することによる耐圧低下を防止
しながらベース幅すなわちエミッタ領域(イ)とコレク
タ領域(5)との離間距離を縮小することかできる。
タ接合及びベース−コレクタ接合に生じる空乏層を抑制
するので、空乏層が接触することによる耐圧低下を防止
しながらベース幅すなわちエミッタ領域(イ)とコレク
タ領域(5)との離間距離を縮小することかできる。
(へ)実施例
以下本発明を図面を参照しながら説明する。
第1図は本発明による第1の実施例を示し、P型半導体
基板01)上に形成したN型エピタキシャル層(2りと
、エピタキシャル層(社)表面から基板01)にまで達
するP 型分離領域Hと、分離領域(財)により他領域
とは電気的に分離された島領域(ハ)と、島領域r2!
9底部に埋込まれたN 型埋込層(ハ)と、島領域(至
)表面に離間して配置したP型エミッタ領域翰及びP型
ウェル領域(5)と、N 型のベースコンタクト領域C
樟と、エミッタ領域(イ)とコレクタ領域−との間の島
領域(ハ)表面すなわち実質的にベースとなる領域に形
成したN 型ウェル領域09と、エピタキシャル層Q渇
を被覆する酸化膜凶と、酸化膜に開孔した電極孔を介し
て各領域CI’6)@ (2(至)Kオーミックコンタ
クトするエミッタ電極(至)、コレクタ電極01)及び
ベース電極0りよりラテラルPNP )ランジスタが構
成されている。そして本発明では実質的にウェル領域G
9がベースとして動作し、島領域(251を介してベー
スコンタクト領域(至)により導出される。ウェル領域
C3S1の比抵抗ρは少なくともエピタキシャル層3つ
のそれより低いものとし、本実施例ではエミッタ領域(
イ)、コレクタ領域(2′7)共に若干重畳するように
設けている。
基板01)上に形成したN型エピタキシャル層(2りと
、エピタキシャル層(社)表面から基板01)にまで達
するP 型分離領域Hと、分離領域(財)により他領域
とは電気的に分離された島領域(ハ)と、島領域r2!
9底部に埋込まれたN 型埋込層(ハ)と、島領域(至
)表面に離間して配置したP型エミッタ領域翰及びP型
ウェル領域(5)と、N 型のベースコンタクト領域C
樟と、エミッタ領域(イ)とコレクタ領域−との間の島
領域(ハ)表面すなわち実質的にベースとなる領域に形
成したN 型ウェル領域09と、エピタキシャル層Q渇
を被覆する酸化膜凶と、酸化膜に開孔した電極孔を介し
て各領域CI’6)@ (2(至)Kオーミックコンタ
クトするエミッタ電極(至)、コレクタ電極01)及び
ベース電極0りよりラテラルPNP )ランジスタが構
成されている。そして本発明では実質的にウェル領域G
9がベースとして動作し、島領域(251を介してベー
スコンタクト領域(至)により導出される。ウェル領域
C3S1の比抵抗ρは少なくともエピタキシャル層3つ
のそれより低いものとし、本実施例ではエミッタ領域(
イ)、コレクタ領域(2′7)共に若干重畳するように
設けている。
本発明の最も特徴とする点はウェル領域6団にある。す
なわちエミッタ領域(ホ)とコレクタ領域−との間の島
領域(ハ)表面にエピタキシャル層(ハ)より比抵抗ρ
が低い(不純物濃度が高い)ウェル領域0句を設けたの
で、ウェル領域c3勺がベース−エミッタ接合及びベー
ス−コレクタ接合に生じる空乏層を抑制し、抑制した分
だけ左右の空乏層が接触するのを防止して所定の耐圧を
維持しながらベース幅を狭めることができるのである。
なわちエミッタ領域(ホ)とコレクタ領域−との間の島
領域(ハ)表面にエピタキシャル層(ハ)より比抵抗ρ
が低い(不純物濃度が高い)ウェル領域0句を設けたの
で、ウェル領域c3勺がベース−エミッタ接合及びベー
ス−コレクタ接合に生じる空乏層を抑制し、抑制した分
だけ左右の空乏層が接触するのを防止して所定の耐圧を
維持しながらベース幅を狭めることができるのである。
ベース幅を狭くできればベース内での担体走行時間が減
少するので、トランジスタの高周波特性f?が高くなり
、さらには電流増幅率h□ が高くなるという効果を生
む。但しh□ に関しては、ウェル領域I35+の不純
物濃度がエピタキシャル層(ハ)のものより高いという
事実がり、を下げる方向に作用するので、極端に高くな
ることはない。
少するので、トランジスタの高周波特性f?が高くなり
、さらには電流増幅率h□ が高くなるという効果を生
む。但しh□ に関しては、ウェル領域I35+の不純
物濃度がエピタキシャル層(ハ)のものより高いという
事実がり、を下げる方向に作用するので、極端に高くな
ることはない。
第2図は本発明による第2の実施例を示し、ウェル領域
(ハ)表面にエミッタ領域(ホ)及びコレクタ領域(5
)を形成したものである。本実施例においても、第1の
実施例と同様の効果が得られる。
(ハ)表面にエミッタ領域(ホ)及びコレクタ領域(5
)を形成したものである。本実施例においても、第1の
実施例と同様の効果が得られる。
以下本発明によるラテラルPNP)ランジスタの製造方
法を簡単に説明する。先ずP型半導体基板C!υ表面に
埋込層(ハ)となるべき領域KN型不純物、例えばリン
をドープしてから気相成長法によりエピタキシャル層(
ハ)を形成する。次に選択拡散法を用いてP型不純物、
例えばボロンを拡散して分離領域124)を形成する。
法を簡単に説明する。先ずP型半導体基板C!υ表面に
埋込層(ハ)となるべき領域KN型不純物、例えばリン
をドープしてから気相成長法によりエピタキシャル層(
ハ)を形成する。次に選択拡散法を用いてP型不純物、
例えばボロンを拡散して分離領域124)を形成する。
この特売にドープしておいたN型不純物が上下方向に拡
散され、埋込層(ハ)が形成される。続いて再び選択拡
散法を用いてN型不純物を拡散し、ウェル領域05)を
形成する。その拡散深さは後に形成するエミッタ領域(
ホ)又はコレクタ領域(ロ)よりやや深いものとし、不
純物濃度はエピタキシャル層c22のそれより高く設定
する。そうして再度選択拡散を二度行い、エミッタ領域
(イ)、コレクタ領域(5)及びベースコンタクト領域
(ハ)を形成し、最後に各領域(26)(27)(28
j上に電極(30)C31)鏝を配設して終了する。
散され、埋込層(ハ)が形成される。続いて再び選択拡
散法を用いてN型不純物を拡散し、ウェル領域05)を
形成する。その拡散深さは後に形成するエミッタ領域(
ホ)又はコレクタ領域(ロ)よりやや深いものとし、不
純物濃度はエピタキシャル層c22のそれより高く設定
する。そうして再度選択拡散を二度行い、エミッタ領域
(イ)、コレクタ領域(5)及びベースコンタクト領域
(ハ)を形成し、最後に各領域(26)(27)(28
j上に電極(30)C31)鏝を配設して終了する。
(ト)発明の詳細
な説明した如く、本発明によればウェル領域G■により
ベース幅を狭めることができるので、高い高周波特性f
?が得られるという利点を有する。
ベース幅を狭めることができるので、高い高周波特性f
?が得られるという利点を有する。
さらに−また、ベース幅を狭くできるのでhfl を高
くすることができるという利点をも有する。
くすることができるという利点をも有する。
第1図及び第2図はそれぞれ本発明による第1の実施例
及び第2の実施例を示す断面図、第3図は従来のラテラ
ルPNP型トランジスタを示す断面図である。 主な図番の説明 (102+)は半導体基板、(5)+2つは島領域、(
6)(261はエミッタ領域、+7)(2ηはコレクタ
領域、0町まウェル領域である。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 静 失 策1図 第2図
及び第2の実施例を示す断面図、第3図は従来のラテラ
ルPNP型トランジスタを示す断面図である。 主な図番の説明 (102+)は半導体基板、(5)+2つは島領域、(
6)(261はエミッタ領域、+7)(2ηはコレクタ
領域、0町まウェル領域である。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 静 失 策1図 第2図
Claims (1)
- 1)一導電型半導体基板上に形成した逆導電型のエピタ
キシャル層と前記基板表面に設けた逆導電型の埋込層と
前記エピタキシャル層を貫通する一導電型の分離領域に
より島状に分離した島領域と該島領域表面に離間して配
置した一導電型のエミッタ領域及びコレクタ領域とを具
備したラテラルトランジスタにおいて、実質的にベース
となる領域に逆導電型のウェル領域を形成することによ
り前記ベースでの空乏層の広がりを抑制したことを特徴
とするラテラルトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17621585A JPS6236864A (ja) | 1985-08-09 | 1985-08-09 | ラテラルトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17621585A JPS6236864A (ja) | 1985-08-09 | 1985-08-09 | ラテラルトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6236864A true JPS6236864A (ja) | 1987-02-17 |
Family
ID=16009630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17621585A Pending JPS6236864A (ja) | 1985-08-09 | 1985-08-09 | ラテラルトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6236864A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02271636A (ja) * | 1989-03-02 | 1990-11-06 | Internatl Business Mach Corp <Ibm> | 横型pnpトランジスタ及びその形成方法 |
-
1985
- 1985-08-09 JP JP17621585A patent/JPS6236864A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02271636A (ja) * | 1989-03-02 | 1990-11-06 | Internatl Business Mach Corp <Ibm> | 横型pnpトランジスタ及びその形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4038680A (en) | Semiconductor integrated circuit device | |
JPS6229904B2 (ja) | ||
JPS5914897B2 (ja) | 半導体装置 | |
JP3313398B2 (ja) | バイポーラ集積回路 | |
JPS6236864A (ja) | ラテラルトランジスタ | |
JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
JPH0582534A (ja) | 半導体装置 | |
JP2504529B2 (ja) | バイポ―ラ形薄膜半導体装置 | |
JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
JPS6022504B2 (ja) | 半導体装置の製造方法 | |
JP2558472B2 (ja) | 半導体集積回路 | |
JPS6140140B2 (ja) | ||
JPH0834244B2 (ja) | 半導体集積回路装置 | |
JPS6348189B2 (ja) | ||
JPS61207067A (ja) | 半導体集積回路装置の製造方法 | |
JPH0432754Y2 (ja) | ||
JPH02220445A (ja) | 半導体装置 | |
JPS6031105B2 (ja) | 半導体装置 | |
JPH0697275A (ja) | 半導体装置 | |
JPH08227941A (ja) | 複合半導体素子 | |
JPH0256935A (ja) | 半導体集積回路装置 | |
JP2003068750A (ja) | バイポーラトランジスタ素子 | |
JPS5837958A (ja) | 半導体装置 | |
JPS58210659A (ja) | 半導体装置およびその製造方法 | |
JPS632380A (ja) | 半導体集積回路 |