JPS6236864A - ラテラルトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路に組込まれるラテラルＰＮＰ型
トランジスタの改良に関する。

（ロ）従来の技術 従来、半導体集積回路に組込まれるラテラルＰＮＰ型ト
ランジスタとしては、例えば特開昭５９−１５９５６６
号公報に記載されているものがある。

すなわち第３図に示す如く、Ｐ型半導体基板（１）上に
形成したＮ型エピタキシャル層（２）と、基板（１）表
面に設けたＮ　型の埋込層（３）と、この埋込層（３）
を囲むようにエピタキシャル層（２）を貫通したＰ＋型
の分離領域（４）と、分離領域（４）により島状に分離
された島領域（５）と、島領域（５）表面に離間して配
置したＰ型エミッタ領域（６）、Ｐ型コレクタ領域（７
）及びＮ＋型ベースコンタクト領域（８）と、エピタキ
シャル層（２）を被覆する酸化膜（９）と、酸化膜（９
）の電極孔を介してエミッタ領域（６）、コレクタ領域
（７）及びベースコンタクト領域（８）とオーミックコ
ンタクトするエミッタ電極（１０、コレクタ電極０υ及
びベース電極０つより構成されている。島領域（５）は
ベースであり、エミッタ領域（６）とコレクタ領域（力
との間の島領域（５）が実質的なベースであり、それら
の離間距離がベース幅となる。

（ハ）発明が解決しようとする問題点 しかしながら、斯るラテラルＰＮＰ型トランジスタはエ
ピタキシャル層（２）の比抵抗ρが高い（１〜４Ωの）
のでベース−エミッタ接合トベースーコレクタ接合で空
乏層が広がりやすい構造であり、左右の空乏層が接触す
るのを防止して所定の耐圧を得るためにはベース幅を縮
めることはできない。

そのためベース内での担体走行時間が長くなり、高周波
特性ｆ、を上げることができないという欠点があった。

に）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、ベース幅を狭（
してｆ、を高くしたラテラルＰＮＰ型トランジスタを実
現することを目的とし、実質的にベースとなる領域ＫＮ
　　型のウェル領域（ハ）を形成したことを特徴とする
。

（ホ）　作用 本発明によれば、ウェル領域０！１９がベース−エミッ
タ接合及びベース−コレクタ接合に生じる空乏層を抑制
するので、空乏層が接触することによる耐圧低下を防止
しながらベース幅すなわちエミッタ領域（イ）とコレク
タ領域（５）との離間距離を縮小することかできる。

（へ）実施例 以下本発明を図面を参照しながら説明する。

第１図は本発明による第１の実施例を示し、Ｐ型半導体
基板０１）上に形成したＮ型エピタキシャル層（２りと
、エピタキシャル層（社）表面から基板０１）にまで達
するＰ　型分離領域Ｈと、分離領域（財）により他領域
とは電気的に分離された島領域（ハ）と、島領域ｒ２！
９底部に埋込まれたＮ　型埋込層（ハ）と、島領域（至
）表面に離間して配置したＰ型エミッタ領域翰及びＰ型
ウェル領域（５）と、Ｎ　型のベースコンタクト領域Ｃ
樟と、エミッタ領域（イ）とコレクタ領域−との間の島
領域（ハ）表面すなわち実質的にベースとなる領域に形
成したＮ　型ウェル領域０９と、エピタキシャル層Ｑ渇
を被覆する酸化膜凶と、酸化膜に開孔した電極孔を介し
て各領域ＣＩ’６）＠　（２（至）Ｋオーミックコンタ
クトするエミッタ電極（至）、コレクタ電極０１）及び
ベース電極０りよりラテラルＰＮＰ　）ランジスタが構
成されている。そして本発明では実質的にウェル領域Ｇ
９がベースとして動作し、島領域（２５１を介してベー
スコンタクト領域（至）により導出される。ウェル領域
Ｃ３Ｓ１の比抵抗ρは少なくともエピタキシャル層３つ
のそれより低いものとし、本実施例ではエミッタ領域（
イ）、コレクタ領域（２′７）共に若干重畳するように
設けている。

本発明の最も特徴とする点はウェル領域６団にある。す
なわちエミッタ領域（ホ）とコレクタ領域−との間の島
領域（ハ）表面にエピタキシャル層（ハ）より比抵抗ρ
が低い（不純物濃度が高い）ウェル領域０句を設けたの
で、ウェル領域ｃ３勺がベース−エミッタ接合及びベー
ス−コレクタ接合に生じる空乏層を抑制し、抑制した分
だけ左右の空乏層が接触するのを防止して所定の耐圧を
維持しながらベース幅を狭めることができるのである。

ベース幅を狭くできればベース内での担体走行時間が減
少するので、トランジスタの高周波特性ｆ？が高くなり
、さらには電流増幅率ｈ□　が高くなるという効果を生
む。但しｈ□　に関しては、ウェル領域Ｉ３５＋の不純
物濃度がエピタキシャル層（ハ）のものより高いという
事実がり、を下げる方向に作用するので、極端に高くな
ることはない。

第２図は本発明による第２の実施例を示し、ウェル領域
（ハ）表面にエミッタ領域（ホ）及びコレクタ領域（５
）を形成したものである。本実施例においても、第１の
実施例と同様の効果が得られる。

以下本発明によるラテラルＰＮＰ）ランジスタの製造方
法を簡単に説明する。先ずＰ型半導体基板Ｃ！υ表面に
埋込層（ハ）となるべき領域ＫＮ型不純物、例えばリン
をドープしてから気相成長法によりエピタキシャル層（
ハ）を形成する。次に選択拡散法を用いてＰ型不純物、
例えばボロンを拡散して分離領域１２４）を形成する。

この特売にドープしておいたＮ型不純物が上下方向に拡
散され、埋込層（ハ）が形成される。続いて再び選択拡
散法を用いてＮ型不純物を拡散し、ウェル領域０５）を
形成する。その拡散深さは後に形成するエミッタ領域（
ホ）又はコレクタ領域（ロ）よりやや深いものとし、不
純物濃度はエピタキシャル層ｃ２２のそれより高く設定
する。そうして再度選択拡散を二度行い、エミッタ領域
（イ）、コレクタ領域（５）及びベースコンタクト領域
（ハ）を形成し、最後に各領域（２６）（２７）（２８
ｊ上に電極（３０）Ｃ３１）鏝を配設して終了する。

（ト）発明の詳細 な説明した如く、本発明によればウェル領域Ｇ■により
ベース幅を狭めることができるので、高い高周波特性ｆ
？が得られるという利点を有する。

さらに−また、ベース幅を狭くできるのでｈｆｌ　を高
くすることができるという利点をも有する。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明による第１の実施例
及び第２の実施例を示す断面図、第３図は従来のラテラ
ルＰＮＰ型トランジスタを示す断面図である。 主な図番の説明 （１０２＋）は半導体基板、（５）＋２つは島領域、（
６）（２６１はエミッタ領域、＋７）（２ηはコレクタ
領域、０町まウェル領域である。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　静　失 策１図 第２図

Claims (1)

【特許請求の範囲】
1. １）一導電型半導体基板上に形成した逆導電型のエピタ
   キシャル層と前記基板表面に設けた逆導電型の埋込層と
   前記エピタキシャル層を貫通する一導電型の分離領域に
   より島状に分離した島領域と該島領域表面に離間して配
   置した一導電型のエミッタ領域及びコレクタ領域とを具
   備したラテラルトランジスタにおいて、実質的にベース
   となる領域に逆導電型のウェル領域を形成することによ
   り前記ベースでの空乏層の広がりを抑制したことを特徴
   とするラテラルトランジスタ。