JPS5914897B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5914897B2 JPS5914897B2 JP50016561A JP1656175A JPS5914897B2 JP S5914897 B2 JPS5914897 B2 JP S5914897B2 JP 50016561 A JP50016561 A JP 50016561A JP 1656175 A JP1656175 A JP 1656175A JP S5914897 B2 JPS5914897 B2 JP S5914897B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- transistor
- collector
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 239000012535 impurity Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 16
- 230000012010 growth Effects 0.000 description 52
- 238000009792 diffusion process Methods 0.000 description 39
- 238000002955 isolation Methods 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 230000000295 complement effect Effects 0.000 description 12
- 239000000969 carrier Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
- H01L21/82285—Complementary vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置特に相補トランジスタをｊ 含む
半導体集積回路に係わる。
半導体集積回路に係わる。
一般に、相補トランジスタすなわちＮＰＮトランジスタ
及びＰＮＰトランジスタを含む半導体集積回路に於ては
、ＮＰＮトランジスタに比して高耐圧で電流特性及び高
周波特性の良い所謂高性能１０のＰＮＰトランジスタが
得にくい。
及びＰＮＰトランジスタを含む半導体集積回路に於ては
、ＮＰＮトランジスタに比して高耐圧で電流特性及び高
周波特性の良い所謂高性能１０のＰＮＰトランジスタが
得にくい。
すなわち、斯種の相補トランジスタを含む半導体集積回
路は、例えば第１図に示すようｖｃＰ形の半導体基体１
上に順次第１及び第２のＮ形エピタキシャル成長層２及
び３を形成し、夫々Ｐ形分離領域４にて夫々１５区分さ
れた領域に夫々Ｐ形埋込み層及びＮ形埋込み層を形成し
、一方の領域にコレクタ５、ベース６及びエミッタＴを
有するＰＮＰトランジスタ（ＰＮＰＴｒ）を形成し、他
方の領域にコレクタ８、ベース９及びエミッタ１０を有
するＮＰＮト２０ランジスタ（ＮＰＮＴｒ）を形成して
構成される。なお、Ｃｌ、Ｂ、及びＥ１はＰＮＰトラン
ジスタのコレクタ電極、ベース電極及びエミッタ電極を
示し、Ｃ２、Ｂ２及びＥ２はＮＰＮトランジスタのコレ
クタ電極、ベース電極及びエミッタ電極を示す。２５然
るに、通常このようにエピタキシャル成長層をベース領
域６としたＰＮＰトランジスタの場合には、ベース領域
６が低濃度のために電流増巾率ｈＦＥの電流特性が悪い
。
路は、例えば第１図に示すようｖｃＰ形の半導体基体１
上に順次第１及び第２のＮ形エピタキシャル成長層２及
び３を形成し、夫々Ｐ形分離領域４にて夫々１５区分さ
れた領域に夫々Ｐ形埋込み層及びＮ形埋込み層を形成し
、一方の領域にコレクタ５、ベース６及びエミッタＴを
有するＰＮＰトランジスタ（ＰＮＰＴｒ）を形成し、他
方の領域にコレクタ８、ベース９及びエミッタ１０を有
するＮＰＮト２０ランジスタ（ＮＰＮＴｒ）を形成して
構成される。なお、Ｃｌ、Ｂ、及びＥ１はＰＮＰトラン
ジスタのコレクタ電極、ベース電極及びエミッタ電極を
示し、Ｃ２、Ｂ２及びＥ２はＮＰＮトランジスタのコレ
クタ電極、ベース電極及びエミッタ電極を示す。２５然
るに、通常このようにエピタキシャル成長層をベース領
域６としたＰＮＰトランジスタの場合には、ベース領域
６が低濃度のために電流増巾率ｈＦＥの電流特性が悪い
。
これを改善するにはＰＮＰトランジスタのベース及びエ
ミッタの不純３０物濃度プロファイルを二重拡散型にす
るのが望まれるが半導体集積回路では困難である。又、
エミッタ領域Ｔ及びコレクタ領域５が高濃度でベース領
域６が低濃度であるために、ＰＮＰトランジスタの動作
中、コレクタ接合ｊｃからの空乏層がべ３５−ス領域６
側に主として広がり、耐圧がパンチスルーで決定され高
耐圧が得られない。一方耐圧を上げるにはベース巾を大
とすればよいが、周波数特性を主として決定するのがベ
ース巾であることから、この場合、耐圧は上がるも遮断
周波数ＦＴが劣化する。
ミッタの不純３０物濃度プロファイルを二重拡散型にす
るのが望まれるが半導体集積回路では困難である。又、
エミッタ領域Ｔ及びコレクタ領域５が高濃度でベース領
域６が低濃度であるために、ＰＮＰトランジスタの動作
中、コレクタ接合ｊｃからの空乏層がべ３５−ス領域６
側に主として広がり、耐圧がパンチスルーで決定され高
耐圧が得られない。一方耐圧を上げるにはベース巾を大
とすればよいが、周波数特性を主として決定するのがベ
ース巾であることから、この場合、耐圧は上がるも遮断
周波数ＦＴが劣化する。
この遮断周波数ＦＴの劣下を回避する為に、例えば低濃
度のベース領域６にさらに濃度の高いＮ形不純物を拡散
して濃度の高いベース領域を形成し、エミツタ拡散を深
くしてベース巾を小となすことが考えられるも、この場
合にはコレクタ領域５が高濃度であるので、コレクタ接
合Ｊｃの耐圧が劣下する。本発明は、高耐圧でＨＦＥの
電流特性及び周波 １数特性の良いＰＮＰトランジスタ
を導入して共に高性能の相補トランジスタを有する半導
体集積回路を提供せんとするものである。
度のベース領域６にさらに濃度の高いＮ形不純物を拡散
して濃度の高いベース領域を形成し、エミツタ拡散を深
くしてベース巾を小となすことが考えられるも、この場
合にはコレクタ領域５が高濃度であるので、コレクタ接
合Ｊｃの耐圧が劣下する。本発明は、高耐圧でＨＦＥの
電流特性及び周波 １数特性の良いＰＮＰトランジスタ
を導入して共に高性能の相補トランジスタを有する半導
体集積回路を提供せんとするものである。
又、本発明は相補トランジスタとして先に出願人の開発
した低濃度エミツタ形トランジスタ（１，（５）Ｄの導
入を可能にした半導体積積回路を提供するものである。
した低濃度エミツタ形トランジスタ（１，（５）Ｄの導
入を可能にした半導体積積回路を提供するものである。
第２図を参照してから、先づ、ＬＥＣトランジスタにつ
いて説明しよう。
いて説明しよう。
ＮＰＮトランジスタについて説明するに、この場合、Ｎ
形の高不純物濃度を有する半導体サブストレイト１１を
設け、これの上にＮ形の低い不純物濃度を有する半導体
層１２をエピタキシヤル成長し、この半導体層１２を第
１の領域として、これに接し、これによつて囲まれるＰ
形の第２の領域１３を設け、この領域１３と接し、之に
よつて囲まれる如く領域１３と同程度若しくは之より充
分低い不純物濃度例えば１０１５／Ｃｒｌｌ程度の濃度
を有する第３の領域１４を形成し、この第３の領域１４
内に、この領域１４と第２の領域１３との間に形成され
る接合Ｊ３４に対向して領域１３との間隔が領域１４に
於ける少数キヤリアの拡散距離より小なる間隔をもつて
ポテンシヤルバリアＪＢを形成する。このポテンシヤル
バリアＪＢは例えば領域１４と同導電形式を有するも、
これより充分高い濃度を有する高濃度領域１５を領域１
４内に形成し、この領域１５によつて形成されるＬ−Ｈ
接合によつて構成し得る。このような構成によれば、領
域１４をエミツタ領域とし、領域１２をコレクタ領域と
するＮＰＮトランジスタが構成される。
形の高不純物濃度を有する半導体サブストレイト１１を
設け、これの上にＮ形の低い不純物濃度を有する半導体
層１２をエピタキシヤル成長し、この半導体層１２を第
１の領域として、これに接し、これによつて囲まれるＰ
形の第２の領域１３を設け、この領域１３と接し、之に
よつて囲まれる如く領域１３と同程度若しくは之より充
分低い不純物濃度例えば１０１５／Ｃｒｌｌ程度の濃度
を有する第３の領域１４を形成し、この第３の領域１４
内に、この領域１４と第２の領域１３との間に形成され
る接合Ｊ３４に対向して領域１３との間隔が領域１４に
於ける少数キヤリアの拡散距離より小なる間隔をもつて
ポテンシヤルバリアＪＢを形成する。このポテンシヤル
バリアＪＢは例えば領域１４と同導電形式を有するも、
これより充分高い濃度を有する高濃度領域１５を領域１
４内に形成し、この領域１５によつて形成されるＬ−Ｈ
接合によつて構成し得る。このような構成によれば、領
域１４をエミツタ領域とし、領域１２をコレクタ領域と
するＮＰＮトランジスタが構成される。
１６，１７，１８は夫々エミツタ、ベース及びコレクタ
各電極である。
各電極である。
これら、各電極１６，１７及び１８に夫々領域１４及び
１３間のＰＮ接合即ちエミツタ接合Ｊ３４に順方向バイ
アスを与え、領域１３及び１２間のＰＮ接合、即ちコレ
クタ接合Ｊ３２に逆バイアスを与える電圧を与えれば、
エミッタ領域１４よりベース領域１３に注入されたエレ
クトロンは接合Ｊ３４及びＪ３２の間隔を領域１３に於
ける少数キヤリアの拡散距離より小に選定し置くことに
よつてコレクタ領域１２に達することが出来、トランジ
スタ動作をなす。そして、この場合エミツタ注入効率γ
はで表わされるので、ＨＦＥしたがつてγを高くするに
はベースへの注入キヤリア、即ち第２図に於て電子の拡
散による電流を一定とした場合、エミツタ領域１４に注
入される領域１３よりのキヤリア即ちホール電流を出米
るだけ小さくすればよいことになるが、第２図に示した
例では接合Ｊ３４と対向してＬ−Ｈ接合によるバリアＪ
Ｂが存在するものであり、このバリアＪＢは例えば領域
１４の低濃度部分に於ける不純物濃度を１０１５，４ｄ
とし、領域１５に於ける濃度１０２度／ＣＪ程度にする
時ホールに対して０．２ｅＶ程度のポテンシヤルバリア
が生ずるもので、この場合、領域１３より領域４に注入
された少数キャリアはバリアＪＢによつて押し戻される
ために、この領域１４に於ける濃度勾配が平坦化し、領
域１３から領域１４に向うキヤリア（ホール）の注入が
押えられ、これがため、注入効率γは向上し、ＨＦＥも
高くなる。
１３間のＰＮ接合即ちエミツタ接合Ｊ３４に順方向バイ
アスを与え、領域１３及び１２間のＰＮ接合、即ちコレ
クタ接合Ｊ３２に逆バイアスを与える電圧を与えれば、
エミッタ領域１４よりベース領域１３に注入されたエレ
クトロンは接合Ｊ３４及びＪ３２の間隔を領域１３に於
ける少数キヤリアの拡散距離より小に選定し置くことに
よつてコレクタ領域１２に達することが出来、トランジ
スタ動作をなす。そして、この場合エミツタ注入効率γ
はで表わされるので、ＨＦＥしたがつてγを高くするに
はベースへの注入キヤリア、即ち第２図に於て電子の拡
散による電流を一定とした場合、エミツタ領域１４に注
入される領域１３よりのキヤリア即ちホール電流を出米
るだけ小さくすればよいことになるが、第２図に示した
例では接合Ｊ３４と対向してＬ−Ｈ接合によるバリアＪ
Ｂが存在するものであり、このバリアＪＢは例えば領域
１４の低濃度部分に於ける不純物濃度を１０１５，４ｄ
とし、領域１５に於ける濃度１０２度／ＣＪ程度にする
時ホールに対して０．２ｅＶ程度のポテンシヤルバリア
が生ずるもので、この場合、領域１３より領域４に注入
された少数キャリアはバリアＪＢによつて押し戻される
ために、この領域１４に於ける濃度勾配が平坦化し、領
域１３から領域１４に向うキヤリア（ホール）の注入が
押えられ、これがため、注入効率γは向上し、ＨＦＥも
高くなる。
しかもエミッタ接合及びコレクタ接合となる接合Ｊ３４
及びＪ３。が形成される部分に於て、不純物濃度は低く
選ばれているので結晶欠陥は小で、通常の高濃度エミツ
タ形トランジスタに比し、充分高いＨＦＥを示す。第２
図に示した例では、第１の領域１４に領域１５を形成し
てＬ−Ｈ接合によつてバリアＪＢを形成した場合である
が、第３図に示す如く領域１４にこれと異る導電形の第
４の領域１９を形成してＰＮ接合によつてバリアＪＢを
形成することもできる。
及びＪ３。が形成される部分に於て、不純物濃度は低く
選ばれているので結晶欠陥は小で、通常の高濃度エミツ
タ形トランジスタに比し、充分高いＨＦＥを示す。第２
図に示した例では、第１の領域１４に領域１５を形成し
てＬ−Ｈ接合によつてバリアＪＢを形成した場合である
が、第３図に示す如く領域１４にこれと異る導電形の第
４の領域１９を形成してＰＮ接合によつてバリアＪＢを
形成することもできる。
この場合領域１３より領域１４に注入された少数キヤリ
アが領域１９に向い、領域１９の電位が領域３と略々同
電位となり、この領域１９より領域１４ＶＣホールを再
注入させることによつて領域１４にホールの濃度勾配を
平坦化してそのホールの拡散電流を減じて、エミツタ注
入効率γを向上させ、電流増巾率ＨＦＥを高めるように
なされている。又、第３図の例では領域１９を領域１４
内に於て領域１３とは独立に電気的に浮かして設けた場
合であるが、第４図に示す如く領域１９と領域１３とを
一部に於て電気的に連結して構成することも出来る。
アが領域１９に向い、領域１９の電位が領域３と略々同
電位となり、この領域１９より領域１４ＶＣホールを再
注入させることによつて領域１４にホールの濃度勾配を
平坦化してそのホールの拡散電流を減じて、エミツタ注
入効率γを向上させ、電流増巾率ＨＦＥを高めるように
なされている。又、第３図の例では領域１９を領域１４
内に於て領域１３とは独立に電気的に浮かして設けた場
合であるが、第４図に示す如く領域１９と領域１３とを
一部に於て電気的に連結して構成することも出来る。
尚、第３図及び第４図に於て第２図と対応する部分には
同一符号を付して重複説明を省略する。そして本発明に
よる相補トランジスタを有する半導体装置に於ては、相
補トランジスタの一方のトランジスタ即ちＮＰＮトラン
ジスタを上述した特殊構成のＬＥＣトランジスタをもつ
て形成するを可として構成する。
同一符号を付して重複説明を省略する。そして本発明に
よる相補トランジスタを有する半導体装置に於ては、相
補トランジスタの一方のトランジスタ即ちＮＰＮトラン
ジスタを上述した特殊構成のＬＥＣトランジスタをもつ
て形成するを可として構成する。
以下、第５図を参照して本発明の半導体装置の一実施例
をその製法と共に詳述しよう。
をその製法と共に詳述しよう。
なお本例ではＮＰＮトランジスタをＬＥＣトランジスタ
にて形成した場合である。先づ、第５図ＡＶＣ．示すよ
うに、例えば比抵抗が１５Ω−ｍ程度（不純物濃度１×
１０１５／Ｃｄ）のＰ形の半導体サブストレイト２１を
用意し、その一主面上の爾後ＰＮＰトランジスタを形成
すべき部分に対応する位置に例えば不純物濃度５Ｘ１０
１×〜程度のＮ形埋込み層２２を拡散によつて形成し、
また爾後ＮＰＮトランジスタを形成すべき部分に対応す
る位置に例えば不純物濃度１Ｘ１０１９／Ｃｒｉｌ程度
のＮ形埋込み層２３を拡散にて形成する（第５図Ａ）。
にて形成した場合である。先づ、第５図ＡＶＣ．示すよ
うに、例えば比抵抗が１５Ω−ｍ程度（不純物濃度１×
１０１５／Ｃｄ）のＰ形の半導体サブストレイト２１を
用意し、その一主面上の爾後ＰＮＰトランジスタを形成
すべき部分に対応する位置に例えば不純物濃度５Ｘ１０
１×〜程度のＮ形埋込み層２２を拡散によつて形成し、
また爾後ＮＰＮトランジスタを形成すべき部分に対応す
る位置に例えば不純物濃度１Ｘ１０１９／Ｃｒｉｌ程度
のＮ形埋込み層２３を拡散にて形成する（第５図Ａ）。
２４はＳｉＯ２膜の如き絶縁層である。
次に、ＳｉＯ２膜２４ＶＣ対してフオトエツチングを行
つて一方のＮ形埋込み層２２上に拡散窓を形成し、この
拡散窓を通してＰ形不純物を拡散し、ＰＮＰトランジス
タのコレクタ埋込み層となるＰ形埋込み層（例えば不純
物濃度が１Ｘ１０１１ｄ程度）２５を形成して後、サブ
ストレイト２１上の全面に例えば比抵抗が１０Ω−？程
度のＮ形の第１エピタキシヤル成長層２６を形成する（
第５図Ｃ及びＤ）。
つて一方のＮ形埋込み層２２上に拡散窓を形成し、この
拡散窓を通してＰ形不純物を拡散し、ＰＮＰトランジス
タのコレクタ埋込み層となるＰ形埋込み層（例えば不純
物濃度が１Ｘ１０１１ｄ程度）２５を形成して後、サブ
ストレイト２１上の全面に例えば比抵抗が１０Ω−？程
度のＮ形の第１エピタキシヤル成長層２６を形成する（
第５図Ｃ及びＤ）。
次に、ＳｉＯ２膜２４に対しフオトエツチングを行つて
ＰＮＰトランジスタ及びＮＰＮトランジスタを形成すべ
き部分を区分する位置に上方よりみて格子状に分離領域
を形成すべき拡散窓を形成し、この拡散窓を通してＰ形
不純物を拡散し、サブスノフ トレィト２１に達するＰ形の分離領域２７を形成する（
第５図Ｅ）。
ＰＮＰトランジスタ及びＮＰＮトランジスタを形成すべ
き部分を区分する位置に上方よりみて格子状に分離領域
を形成すべき拡散窓を形成し、この拡散窓を通してＰ形
不純物を拡散し、サブスノフ トレィト２１に達するＰ形の分離領域２７を形成する（
第５図Ｅ）。
次に、第１エピタキシヤル成長層２６の分離領域２７に
て区分された一方の領域即ちＰＮＰトランジスタを形成
すべき領域２６ＡにＰ形埋込み層２５より低濃度の、即
ち例えば５×１０１５／Ｃｒｌ程度のＰ形領域２８をＰ
形埋込み層２５に到達するように拡散によつて形成し、
続いて他方の領域即ＮＰＮトランジスタを形成すべき領
域２６Ｂに、例えばイオン・インプランテイシヨンによ
るＰ形領域２９を形成する。
て区分された一方の領域即ちＰＮＰトランジスタを形成
すべき領域２６ＡにＰ形埋込み層２５より低濃度の、即
ち例えば５×１０１５／Ｃｒｌ程度のＰ形領域２８をＰ
形埋込み層２５に到達するように拡散によつて形成し、
続いて他方の領域即ＮＰＮトランジスタを形成すべき領
域２６Ｂに、例えばイオン・インプランテイシヨンによ
るＰ形領域２９を形成する。
このＰ形領域２９は最終的にＬＥＣ構造のＮＰＮトラン
ジスタのベース領域となるものである。然る後第１エピ
タキシヤル成長層２６上にＮ形の第２エピタキシャル成
長層３０を形成する。この場合の第２エピタキシヤル成
長層３０の不純物濃度は例えば５Ｘ１０１′／Ｃｄ程度
とする（第５図Ｆ及びＧ）。次に、第２エピタキシヤル
成長層３０に対し、高濃度のＰ形不純物を選択的に拡散
し、ＰＮＰトランジスタ及びＮＰＮトランジスタを形成
すべき部分を区分する分離領域３１を下層の分離領域２
７に達する如く形成し、同時に第２エピタキシヤル成長
層３０の分離領域２７で区分された夫々の領域３０Ａ及
び３０Ｂに於て、夫々Ｐ形領域２８及び２９に達する上
方よりみて環状の高濃度のＰ形領域３２及び３３を拡散
にて形成する（第５図Ｈ）。
ジスタのベース領域となるものである。然る後第１エピ
タキシヤル成長層２６上にＮ形の第２エピタキシャル成
長層３０を形成する。この場合の第２エピタキシヤル成
長層３０の不純物濃度は例えば５Ｘ１０１′／Ｃｄ程度
とする（第５図Ｆ及びＧ）。次に、第２エピタキシヤル
成長層３０に対し、高濃度のＰ形不純物を選択的に拡散
し、ＰＮＰトランジスタ及びＮＰＮトランジスタを形成
すべき部分を区分する分離領域３１を下層の分離領域２
７に達する如く形成し、同時に第２エピタキシヤル成長
層３０の分離領域２７で区分された夫々の領域３０Ａ及
び３０Ｂに於て、夫々Ｐ形領域２８及び２９に達する上
方よりみて環状の高濃度のＰ形領域３２及び３３を拡散
にて形成する（第５図Ｈ）。
次に、第２エピタキシヤル成長層よりなり、Ｐ形領域３
２にて囲まれた低濃度のＮ形領域３０Ａ内に最終的にＰ
ＮＰトランジスタのベース領域となるＮ形の拡散領域３
４を形成する。
２にて囲まれた低濃度のＮ形領域３０Ａ内に最終的にＰ
ＮＰトランジスタのベース領域となるＮ形の拡散領域３
４を形成する。
このＮ形拡散領域３４ＶＣＰ形領域２８に接し、且つＰ
形領域２８より高い不純物濃度、例えば１×１０１′ｄ
程度を有するものである。（第５図１）。次に、このＮ
形拡散領域３４内にエミツタ領域となる例えば不純物濃
度が１Ｘ１０２０／Ｃｉｌ程度のＰ形領域３５を形成し
（第５図Ｊ）、次で選択的に高濃度のＮ形不純物を拡散
し、Ｎ形拡散領域３４にベース電極取出用の高濃度領域
３６を、第２エピタキシャル成長層よりなる区分された
領域３０Ｂ内のＰ形領域３３で囲まれたエミッタとなる
低濃度領域３７内に高濃度領域３８を、又領域３０Ｂの
Ｐ形領域３３で囲まれざる領域部にコレクタ電極取出用
の高濃度領域３９を夫々形成する。
形領域２８より高い不純物濃度、例えば１×１０１′ｄ
程度を有するものである。（第５図１）。次に、このＮ
形拡散領域３４内にエミツタ領域となる例えば不純物濃
度が１Ｘ１０２０／Ｃｉｌ程度のＰ形領域３５を形成し
（第５図Ｊ）、次で選択的に高濃度のＮ形不純物を拡散
し、Ｎ形拡散領域３４にベース電極取出用の高濃度領域
３６を、第２エピタキシャル成長層よりなる区分された
領域３０Ｂ内のＰ形領域３３で囲まれたエミッタとなる
低濃度領域３７内に高濃度領域３８を、又領域３０Ｂの
Ｐ形領域３３で囲まれざる領域部にコレクタ電極取出用
の高濃度領域３９を夫々形成する。
この場合、領域３８はエミツタ電極取出用に供されると
同時に、低濃度領域３７との間で領域３７内に於ける少
数キヤリアのポテンシヤルバリアとなるＬ−Ｈ接合ＪＢ
を形成する付加領域となるものであり、このＬ−Ｈ接合
ＪＢは領域３７及び２９との間ＶＣ！形成される接合Ｊ
ｅと対向してその間の間隔が領域３７内の少数キャリア
の拡散距離より小なる間隔となるように形成し得る（第
５図Ｋ）。然る後、領域３２，３５及び３６にＰＮＰト
ランジスタのコレクタ電極Ｃｌ、エミツタ電極Ｅ１及び
ベース電極Ｂｌを夫々形成し、又領域３９，３３及び３
８にＮＰＮトランジスタのコレクタ電極Ｃ２、ベース電
極Ｂ２及びエミツタ電極Ｅ２を夫々形成する。
同時に、低濃度領域３７との間で領域３７内に於ける少
数キヤリアのポテンシヤルバリアとなるＬ−Ｈ接合ＪＢ
を形成する付加領域となるものであり、このＬ−Ｈ接合
ＪＢは領域３７及び２９との間ＶＣ！形成される接合Ｊ
ｅと対向してその間の間隔が領域３７内の少数キャリア
の拡散距離より小なる間隔となるように形成し得る（第
５図Ｋ）。然る後、領域３２，３５及び３６にＰＮＰト
ランジスタのコレクタ電極Ｃｌ、エミツタ電極Ｅ１及び
ベース電極Ｂｌを夫々形成し、又領域３９，３３及び３
８にＮＰＮトランジスタのコレクタ電極Ｃ２、ベース電
極Ｂ２及びエミツタ電極Ｅ２を夫々形成する。
斯くして、第５図Ｌに示すように分離領域２７，３１に
て区分された第１の島領域内にＰ形領域２５及び３８を
コレクタ領域とし、Ｎ形拡散領域３４をベース領域とし
、Ｐ形領域３５をエミツタ領域として成るＰＮＰトラン
ジスタＴｒｌが形成され、又、区分された第２の島領域
内に第１及び第２エピタキシヤル成長層よりなる領域２
６Ｂ，３０Ｂをコレクタ領域とし、例えばイオン・イン
プランテイシヨンよりなるＰ形領域２９をベース領域と
し、第２エピタキシヤル成長層よりなり、Ｌ−Ｈ接合Ｊ
Ｂを有するＮ形低濃度領域３７をエミツタ領域として成
るＬＥＣ構造のＮＰＮトランジスタＴｒ２が形成され成
る目的とする相補トランジスタを有する半導体装置を得
る。
て区分された第１の島領域内にＰ形領域２５及び３８を
コレクタ領域とし、Ｎ形拡散領域３４をベース領域とし
、Ｐ形領域３５をエミツタ領域として成るＰＮＰトラン
ジスタＴｒｌが形成され、又、区分された第２の島領域
内に第１及び第２エピタキシヤル成長層よりなる領域２
６Ｂ，３０Ｂをコレクタ領域とし、例えばイオン・イン
プランテイシヨンよりなるＰ形領域２９をベース領域と
し、第２エピタキシヤル成長層よりなり、Ｌ−Ｈ接合Ｊ
Ｂを有するＮ形低濃度領域３７をエミツタ領域として成
るＬＥＣ構造のＮＰＮトランジスタＴｒ２が形成され成
る目的とする相補トランジスタを有する半導体装置を得
る。
上述せる半導体装置によれば、耐圧、ＨＦＥの電流特性
及び高周波特性の優れた高性能のＮＰＮトランジスタと
共存する同様の高性能のＰＮＰトランジスタが得られる
。
及び高周波特性の優れた高性能のＮＰＮトランジスタと
共存する同様の高性能のＰＮＰトランジスタが得られる
。
すなわち、、ＮＰＮトランジスタについては既に高性能
トランジスタが得られることが明らかなので説明を省略
するも、円中トランジスタＴｒｌに於ては、第１エピタ
キシヤル成長層２６に低濃度拡散によるＰ形領域２８を
コレクタ領域とし、この領域２８上に形成した第２エピ
タキシヤル成長層３０をして所謂二重拡散によつてベー
ス領域３４及びエミッタ領域３５が形成されるので、ベ
ース巾が小となり高い遮断周波数ＦＴが得られて高周波
判性が向上し、同時にＨＦＥの電流肴性が改善され大電
流用のＰＮＰトランジスタが得られる。又、耐圧に関し
てはベース領域３４と接するコレクタ領域３８が低濃度
でノあることからコレクタ接合Ｊｃ，の空乏層は主とし
て低濃度のコレクタ領域３８側に広がりエミツタ領域３
５ＶＣ対するパンチスルーが回避され、耐圧の改善が図
れる。
トランジスタが得られることが明らかなので説明を省略
するも、円中トランジスタＴｒｌに於ては、第１エピタ
キシヤル成長層２６に低濃度拡散によるＰ形領域２８を
コレクタ領域とし、この領域２８上に形成した第２エピ
タキシヤル成長層３０をして所謂二重拡散によつてベー
ス領域３４及びエミッタ領域３５が形成されるので、ベ
ース巾が小となり高い遮断周波数ＦＴが得られて高周波
判性が向上し、同時にＨＦＥの電流肴性が改善され大電
流用のＰＮＰトランジスタが得られる。又、耐圧に関し
てはベース領域３４と接するコレクタ領域３８が低濃度
でノあることからコレクタ接合Ｊｃ，の空乏層は主とし
て低濃度のコレクタ領域３８側に広がりエミツタ領域３
５ＶＣ対するパンチスルーが回避され、耐圧の改善が図
れる。
因みに第５図の実施例に於ける不純物濃度プロフアイル
を有するときは遮断周波数ＦＴを１００ＭＨｚ以上、耐
圧を５０Ｖ以上、又低コレクタ飽和抵抗することができ
る。さらに、このＰＮＰトランジスタＴｒｌはＬＥＣ構
造の高性能のＮＰＮトランジスタＴｒ２と共存させるこ
とができる。
を有するときは遮断周波数ＦＴを１００ＭＨｚ以上、耐
圧を５０Ｖ以上、又低コレクタ飽和抵抗することができ
る。さらに、このＰＮＰトランジスタＴｒｌはＬＥＣ構
造の高性能のＮＰＮトランジスタＴｒ２と共存させるこ
とができる。
現在の望ましいＬＥＣ（７）ＮＰＮトランジスタを含む
半導体集積回路は２回のエピタキシヤル成長を必要とす
るので、乏に本発明のＰＮＰトランジスタＴｒｌを含ま
せる場合にもエピタキシヤル成長を増加することなく形
成できる。尚、図示せざるも第５図に於ける低濃度のＰ
形領域２８を拡散速度の速い例えばアルミニウムを用い
第１及び第２エピタキシヤル成長層２６及び３０の形成
後、第２エピタキシヤル成長層３０の表面より拡散して
形成することも出来、この場合には、ベース領域３４及
びエミッタ領域３５を含めて三重拡散による形成となる
。第６図は他の実施例である。
半導体集積回路は２回のエピタキシヤル成長を必要とす
るので、乏に本発明のＰＮＰトランジスタＴｒｌを含ま
せる場合にもエピタキシヤル成長を増加することなく形
成できる。尚、図示せざるも第５図に於ける低濃度のＰ
形領域２８を拡散速度の速い例えばアルミニウムを用い
第１及び第２エピタキシヤル成長層２６及び３０の形成
後、第２エピタキシヤル成長層３０の表面より拡散して
形成することも出来、この場合には、ベース領域３４及
びエミッタ領域３５を含めて三重拡散による形成となる
。第６図は他の実施例である。
先づ、第６図Ａに示すように、例えば比抵抗が３〜５Ω
−？のＰ形半導体サブストレイト４１を用意し、その一
主面上の爾後ＰＮＰトランジスタを形成すべき部分に対
応する位置に例えばイオン・インプランテイシヨンによ
つてドーズ量が２Ｘ１０１２／Ｃｒｉ．程度のＮ形埋込
み層４２を形成する。
−？のＰ形半導体サブストレイト４１を用意し、その一
主面上の爾後ＰＮＰトランジスタを形成すべき部分に対
応する位置に例えばイオン・インプランテイシヨンによ
つてドーズ量が２Ｘ１０１２／Ｃｒｉ．程度のＮ形埋込
み層４２を形成する。
４３はＳｉＯ２膜の如き絶縁層である（第６図Ｂ）。
次に、Ｎ形埋込み層４２内及びサブストレイト４１上の
最終的にＰＮＰトランジスタ及びＮＰＮトランジスタを
分離する部分に対応した位置に夫夫比較的高濃度のＰ形
領域４４及び上方よりみて格子状のＰ形分離領賊４５を
形成する。このＰ形領域４４はＰＮＰトランジスタのコ
レクタ埋込み層となるものである。なお、Ｐ形領域４４
及び分離領域４５のシート抵抗ρ８は例えば２５０皐イ
］程度とすることができる（第６図Ｃ）。次に、分離領
域４５に囲まれる如くサブストレイト４１上のＮＰＮト
ランジスタを形成すべき部分に対応した位置に比較的高
濃度のＮ形埋込み層４６を拡散によつて形成すると同時
にＮ形埋込み層４２内のＰ形領域４４を取囲む位置に分
離用のＮ形領域４７を形成する（第６図Ｄ）。
最終的にＰＮＰトランジスタ及びＮＰＮトランジスタを
分離する部分に対応した位置に夫夫比較的高濃度のＰ形
領域４４及び上方よりみて格子状のＰ形分離領賊４５を
形成する。このＰ形領域４４はＰＮＰトランジスタのコ
レクタ埋込み層となるものである。なお、Ｐ形領域４４
及び分離領域４５のシート抵抗ρ８は例えば２５０皐イ
］程度とすることができる（第６図Ｃ）。次に、分離領
域４５に囲まれる如くサブストレイト４１上のＮＰＮト
ランジスタを形成すべき部分に対応した位置に比較的高
濃度のＮ形埋込み層４６を拡散によつて形成すると同時
にＮ形埋込み層４２内のＰ形領域４４を取囲む位置に分
離用のＮ形領域４７を形成する（第６図Ｄ）。
このＮ形埋込み層４６及び分離用のＮ形領域４７のシー
ト抵抗ρ８は例えば５皐４］程度とすることができる。
そして、特に従米ＬＥＣ構造のＮＰＮトランジスタと｛
ＶＣＰＮＰトランジスタを特性よく作ることは難しかつ
たが、ＬＥＣトランジスタのエミツタ領域とＰＮＰトラ
ンジスタのベース領域を同一エピタキシヤル成長層とす
るときに、そこにＮ＋拡散してその中にＰＮＰトランジ
スタのエミッタ領域を形成すると周波数特性を向上させ
ることができる。また、ＰＮＰトランジスタのコレクタ
領域をエピタキシヤル成長層の上下に形成したＰ形埋込
層２５，２８を接続して構成することによりコレクタ抵
抗を充分低くすることができる。次にサブストレイト４
１上に幀次例えば比抵抗が５Ω−ｍで厚さ８μ程度のＰ
形の第１エピタキシヤル成長層４８及び例えば比抵抗が
２Ω−ｍで厚さ４μ程度のＮ形の第２エピタキシヤル成
長層４９を形成する（第６図Ｅ）。次に、第２エピタキ
シヤル成長層４９の表面より選択的に比較的高濃度のＰ
形不純物を拡散し、Ｐ形領域４４に対向する位置及びＰ
形分離領域４５に対応する位置に夫々第１エピタキシヤ
ル成長層４８ＶＣ達する上方よりみて環状のＰ形領域５
０及び上方よりみて格子状のＰ形分離領域５１を形成す
る。
ト抵抗ρ８は例えば５皐４］程度とすることができる。
そして、特に従米ＬＥＣ構造のＮＰＮトランジスタと｛
ＶＣＰＮＰトランジスタを特性よく作ることは難しかつ
たが、ＬＥＣトランジスタのエミツタ領域とＰＮＰトラ
ンジスタのベース領域を同一エピタキシヤル成長層とす
るときに、そこにＮ＋拡散してその中にＰＮＰトランジ
スタのエミッタ領域を形成すると周波数特性を向上させ
ることができる。また、ＰＮＰトランジスタのコレクタ
領域をエピタキシヤル成長層の上下に形成したＰ形埋込
層２５，２８を接続して構成することによりコレクタ抵
抗を充分低くすることができる。次にサブストレイト４
１上に幀次例えば比抵抗が５Ω−ｍで厚さ８μ程度のＰ
形の第１エピタキシヤル成長層４８及び例えば比抵抗が
２Ω−ｍで厚さ４μ程度のＮ形の第２エピタキシヤル成
長層４９を形成する（第６図Ｅ）。次に、第２エピタキ
シヤル成長層４９の表面より選択的に比較的高濃度のＰ
形不純物を拡散し、Ｐ形領域４４に対向する位置及びＰ
形分離領域４５に対応する位置に夫々第１エピタキシヤ
ル成長層４８ＶＣ達する上方よりみて環状のＰ形領域５
０及び上方よりみて格子状のＰ形分離領域５１を形成す
る。
このとき同時に、Ｎ形埋込み層４６及び分離用Ｎ形領域
４７が再拡散され第１エピタキシヤル成長層４８を通し
て第２エピタキシヤル成長層４９にまで達する（第６図
Ｆ）。次に、Ｐ形分離領域５１にて区分された第２エピ
タキシャル成長層よりなる領域４９Ｂ内に例えばイオン
・インプランティシヨン（例えばドーズ量が１×１０１
３？程度）によつてＮＰＮトランジスタのベース領域と
なるＰ形領域５２を形成し（第６図Ｇ）、然る後、第２
エピタキシヤル成長層４９上に例えば比抵抗が２Ω−ｍ
程度のＮ形の第３エピタキシャル成長層５３を形成する
（第６図Ｈ）。
４７が再拡散され第１エピタキシヤル成長層４８を通し
て第２エピタキシヤル成長層４９にまで達する（第６図
Ｆ）。次に、Ｐ形分離領域５１にて区分された第２エピ
タキシャル成長層よりなる領域４９Ｂ内に例えばイオン
・インプランティシヨン（例えばドーズ量が１×１０１
３？程度）によつてＮＰＮトランジスタのベース領域と
なるＰ形領域５２を形成し（第６図Ｇ）、然る後、第２
エピタキシヤル成長層４９上に例えば比抵抗が２Ω−ｍ
程度のＮ形の第３エピタキシャル成長層５３を形成する
（第６図Ｈ）。
次に、第３エピタキシャル成長層５３の表面よりＮ形不
純物の選択拡散を行つてＰＮＰトランジスタのベース領
域を形成する部分にＰ形の第２エピタキシヤル成長層４
８に達するベース領域となるＮ形拡散領域５４を、ＮＰ
Ｎトランジスタのコレクタ領域を形成する部分にベース
となるＰ形領域５２を取り囲みＮ形埋込み層４６に連続
するＮ形領域５５を又、Ｎ形分離領域４７に対応した位
置に分離領域４７に連続するＮ形分離領域５６を夫々形
成する。
純物の選択拡散を行つてＰＮＰトランジスタのベース領
域を形成する部分にＰ形の第２エピタキシヤル成長層４
８に達するベース領域となるＮ形拡散領域５４を、ＮＰ
Ｎトランジスタのコレクタ領域を形成する部分にベース
となるＰ形領域５２を取り囲みＮ形埋込み層４６に連続
するＮ形領域５５を又、Ｎ形分離領域４７に対応した位
置に分離領域４７に連続するＮ形分離領域５６を夫々形
成する。
なおこの各領域５４，５５及び５６のシート抵抗ρ８は
１２０Ω／？とすることができる（第６図）。次に、高
濃度のＰ形不純物の選択拡散を行つて、Ｎ形領域５４内
に最終的にＰＮＰトランジスタのエミツタ領域となるＰ
形領域５７を、Ｐ形領域５０と連続し、最終的にＰＮＰ
トランジスタのコレクタ電極取出用領域となる高濃度領
域５８を、最終的ＶＣＮＰＮトランジスタのベース電極
取出用領域となる高濃度領域５９を、及びＰ形分離領域
５１と連続するＰ形分離領域６０を夫々形成する。
１２０Ω／？とすることができる（第６図）。次に、高
濃度のＰ形不純物の選択拡散を行つて、Ｎ形領域５４内
に最終的にＰＮＰトランジスタのエミツタ領域となるＰ
形領域５７を、Ｐ形領域５０と連続し、最終的にＰＮＰ
トランジスタのコレクタ電極取出用領域となる高濃度領
域５８を、最終的ＶＣＮＰＮトランジスタのベース電極
取出用領域となる高濃度領域５９を、及びＰ形分離領域
５１と連続するＰ形分離領域６０を夫々形成する。
このときの各領域５７，５８，５９及び６０のシート抵
抗Ｐｓは１０美イ］とすることができる（第６図Ｊ）。
次に、高濃度のＮ形不純物の選択拡散を行つて、最終的
に、ＮＰＮトランジスタの低濃度エミツタ領域となる第
３エピタキシヤル成長層よりなるＮ形領域６１内にＬ−
Ｈ接合を形成する高濃度領域６２を、Ｎ形領域５５にＮ
ＰＮトランジスタのコレクタ電極取出用の高濃度領域６
３を、ＰＮＰトランジスタのベース領域となるＮ形拡散
領域５４にベース電極取出用の高濃度領域６４を、さら
にＮ形分離領域５６に分離用の電極取出のための高濃度
領域６５を夫々形成する。
抗Ｐｓは１０美イ］とすることができる（第６図Ｊ）。
次に、高濃度のＮ形不純物の選択拡散を行つて、最終的
に、ＮＰＮトランジスタの低濃度エミツタ領域となる第
３エピタキシヤル成長層よりなるＮ形領域６１内にＬ−
Ｈ接合を形成する高濃度領域６２を、Ｎ形領域５５にＮ
ＰＮトランジスタのコレクタ電極取出用の高濃度領域６
３を、ＰＮＰトランジスタのベース領域となるＮ形拡散
領域５４にベース電極取出用の高濃度領域６４を、さら
にＮ形分離領域５６に分離用の電極取出のための高濃度
領域６５を夫々形成する。
このときの各領域６２，６３，６４及び６５のシート抵
抗ρ８は１０９ｊとすることができる（第６図Ｋ）。然
る後、領域５７，６４及び５８に夫々ＰＮＰトランジス
タのエミツタ電極Ｅ，、ベース電極Ｂ，及びコレクタ電
極Ｃ，を夫々形成し、又領域６２、５９及び６３ＶＣＮ
ＰＮトランジスタのエミツタ電極Ｅ２、ベース電極Ｂ２
及びコレクタ電極Ｃ２を形成し、さらに領域６５に分離
用電極６６を形成する。斯くして、第６図Ｌに示すよう
に埋込み層４２及び分離領域４７，５６にて区分された
第１の島領域内にｐ＋形領域４４及び第１エピタキシヤ
ル成長層よりなるＰ形領域４８Ａをコレクタ領域とし、
Ｎ形拡散領域５４をベース領域とし、Ｐ形領域５７をエ
ミツタ領域として成るＰＮＰトランジスタＴｒｌが形成
され、又Ｐ形分離領域４５，５１及び６０ｖｃて区分さ
れた第２の島領域内ＶＣＮ形の第２エピタシキヤル成長
層よりなる領域４９Ｂをコレクタ領域とし．、例えばイ
オン・インプランテイシヨンよりなるＰ形領域５２をベ
ース領域とし、Ｎ形の第３エピタキシヤル成長層よりな
るＬ一Ｈ接合ＪＢの形成されたＮ形低濃度領域６１をエ
ミッタ領域として成るＬＥＣｆ）ＮＰＮトランジスタＴ
ｒ２が形成されて成る自的の相補トランジスタを有する
半導体装置を得る。
抗ρ８は１０９ｊとすることができる（第６図Ｋ）。然
る後、領域５７，６４及び５８に夫々ＰＮＰトランジス
タのエミツタ電極Ｅ，、ベース電極Ｂ，及びコレクタ電
極Ｃ，を夫々形成し、又領域６２、５９及び６３ＶＣＮ
ＰＮトランジスタのエミツタ電極Ｅ２、ベース電極Ｂ２
及びコレクタ電極Ｃ２を形成し、さらに領域６５に分離
用電極６６を形成する。斯くして、第６図Ｌに示すよう
に埋込み層４２及び分離領域４７，５６にて区分された
第１の島領域内にｐ＋形領域４４及び第１エピタキシヤ
ル成長層よりなるＰ形領域４８Ａをコレクタ領域とし、
Ｎ形拡散領域５４をベース領域とし、Ｐ形領域５７をエ
ミツタ領域として成るＰＮＰトランジスタＴｒｌが形成
され、又Ｐ形分離領域４５，５１及び６０ｖｃて区分さ
れた第２の島領域内ＶＣＮ形の第２エピタシキヤル成長
層よりなる領域４９Ｂをコレクタ領域とし．、例えばイ
オン・インプランテイシヨンよりなるＰ形領域５２をベ
ース領域とし、Ｎ形の第３エピタキシヤル成長層よりな
るＬ一Ｈ接合ＪＢの形成されたＮ形低濃度領域６１をエ
ミッタ領域として成るＬＥＣｆ）ＮＰＮトランジスタＴ
ｒ２が形成されて成る自的の相補トランジスタを有する
半導体装置を得る。
斯る半導体装置によれば、構成上第５図にて得られた半
導体装置と同様である。
導体装置と同様である。
すなわち、円卯トランジスタＴｒｌに於ては、コレクタ
領域を第１エピタキシヤル成長層よりなる低濃度の領域
４８Ａ．１！：坤込みによる濃度の高い領域４４にて形
成し、且第２及び第３エピタキシヤル成長層をして二重
拡散によるベース領域５４及びエミツタ領域５７を形成
して構成している。従つて高周波特性及びＨＦＥの電流
特性がよくなり、且つコレクタ接合の耐圧が向上する等
、高性能のＰＮＰトランジスタが得られる。尚、製造に
関しては、Ｐ形及びＮ形のエピタキシヤル成長層４８及
び４９を形成し、予め埋込まれた中濃度（例えば１０１
７〜１０１８／Ｃｄ）のＰ形領域４４と高濃度（例えば
１０２８／Ｃｄ）のＮ形埋込み層４６のＰ形エピタキシ
ヤル成長層４８への拡散距離の差を利用して、ＰＮＰト
ランジスタ側に於てコレクタとなる低濃度部分４８Ａ及
び高濃度部分４４を形成し、ＮＰＮトランジスタ側に於
てコレクタとなる低濃度部分４９Ｂ及び高濃度部分４６
を形成し、その後、ＮＰＮトランジスタのベース領域５
２を形成し、Ｎ形の第３エピタキシヤル成長層５３を形
成し、次いで、ＰＮＰトランジスタのベース及びエミツ
タ拡散を深く行うようにしている。さらに、ＰＮＰトラ
ンジスタのエミツタ拡散をＮＰＮトランジスタのベース
電極取出用の高濃度拡散と同時工程で行つている。従つ
て、工程数は比較的少なく斯種の半導体装置の製造が容
易となる。第７図は更に他の実施例である。
領域を第１エピタキシヤル成長層よりなる低濃度の領域
４８Ａ．１！：坤込みによる濃度の高い領域４４にて形
成し、且第２及び第３エピタキシヤル成長層をして二重
拡散によるベース領域５４及びエミツタ領域５７を形成
して構成している。従つて高周波特性及びＨＦＥの電流
特性がよくなり、且つコレクタ接合の耐圧が向上する等
、高性能のＰＮＰトランジスタが得られる。尚、製造に
関しては、Ｐ形及びＮ形のエピタキシヤル成長層４８及
び４９を形成し、予め埋込まれた中濃度（例えば１０１
７〜１０１８／Ｃｄ）のＰ形領域４４と高濃度（例えば
１０２８／Ｃｄ）のＮ形埋込み層４６のＰ形エピタキシ
ヤル成長層４８への拡散距離の差を利用して、ＰＮＰト
ランジスタ側に於てコレクタとなる低濃度部分４８Ａ及
び高濃度部分４４を形成し、ＮＰＮトランジスタ側に於
てコレクタとなる低濃度部分４９Ｂ及び高濃度部分４６
を形成し、その後、ＮＰＮトランジスタのベース領域５
２を形成し、Ｎ形の第３エピタキシヤル成長層５３を形
成し、次いで、ＰＮＰトランジスタのベース及びエミツ
タ拡散を深く行うようにしている。さらに、ＰＮＰトラ
ンジスタのエミツタ拡散をＮＰＮトランジスタのベース
電極取出用の高濃度拡散と同時工程で行つている。従つ
て、工程数は比較的少なく斯種の半導体装置の製造が容
易となる。第７図は更に他の実施例である。
なお、この例ではＬＥＣ（７）ＮＰＮトランジスタとＰ
ＮＰトランジスタと抵抗器とを組合せた半導体集積回路
に適用した場合である。先づ、第７図Ａに示すように、
例えば比抵抗が３〜５Ω−ｍ程度のＰ形半導体サブスト
レイト７１を用意し、その一面上の爾後ＮＰＮトランジ
スタを形成すべき部分に対応する位置及び爾後ＰＮＰト
ランジスタと抵抗器を形成すべき部分に対応する共通の
位置に、例えばシート抵抗ρ８が２０Ω／口程度の高濃
度のＮ形埋込み層７２及び７３を拡散にて形成する（第
７図Ｂ）。
ＮＰトランジスタと抵抗器とを組合せた半導体集積回路
に適用した場合である。先づ、第７図Ａに示すように、
例えば比抵抗が３〜５Ω−ｍ程度のＰ形半導体サブスト
レイト７１を用意し、その一面上の爾後ＮＰＮトランジ
スタを形成すべき部分に対応する位置及び爾後ＰＮＰト
ランジスタと抵抗器を形成すべき部分に対応する共通の
位置に、例えばシート抵抗ρ８が２０Ω／口程度の高濃
度のＮ形埋込み層７２及び７３を拡散にて形成する（第
７図Ｂ）。
なお、７４はＳｉＯ２膜等よりなる絶縁層である。次に
、サブストレイト７１上に夫々のＮ形埋込み層７２及び
７３を分割する上方よりみて格子状のＰ形分離領域７５
（シート抵抗ρ８は１０Ω泊程度）を拡散にて形成し、
然る後、サブストレイト７１上の全面に例えば比抵抗が
４〜７Ω−？程度の第１のＮ形エピタキシヤル成長層７
６を形成する。７４′はＳｉＯ２膜の如き絶縁層である
（第７図Ｄ）。
、サブストレイト７１上に夫々のＮ形埋込み層７２及び
７３を分割する上方よりみて格子状のＰ形分離領域７５
（シート抵抗ρ８は１０Ω泊程度）を拡散にて形成し、
然る後、サブストレイト７１上の全面に例えば比抵抗が
４〜７Ω−？程度の第１のＮ形エピタキシヤル成長層７
６を形成する。７４′はＳｉＯ２膜の如き絶縁層である
（第７図Ｄ）。
次にＮ形エピタキシヤル成長層７６にＰ形不純物の選択
拡散し、Ｐ形分離領域７５と対向する部分に領域７５と
連続するＰ形分離領域７７を形成し、同時にＰＮＰトラ
ンジスタを形成すべき部分にコレクタ領域となるＰ形領
域７８を形成する（第７図Ｅ）。
拡散し、Ｐ形分離領域７５と対向する部分に領域７５と
連続するＰ形分離領域７７を形成し、同時にＰＮＰトラ
ンジスタを形成すべき部分にコレクタ領域となるＰ形領
域７８を形成する（第７図Ｅ）。
次に、Ｎ形エピタキシヤル成長層７６のＮＰＮトランジ
スタを形成すべき部分に対応する位置に爾後ベース領域
となるＰ形領域７９を拡散にて形成し、同時工程で抵抗
器を形成すべき部分に抵抗体となるＰ形領域８０を形成
する。
スタを形成すべき部分に対応する位置に爾後ベース領域
となるＰ形領域７９を拡散にて形成し、同時工程で抵抗
器を形成すべき部分に抵抗体となるＰ形領域８０を形成
する。
この場合の領域７９及び８０のシート抵抗としては１０
００皐イｊとすることができる（第７図Ｆ）。然る後、
Ｎ形エピタキシヤル成長層７６上に第２のＮ形エピタキ
シヤル成長層８１を形成する（第７図Ｇ）。次に、第２
のＮ形エピタキシヤル成長層８１に対してＰ形不純物の
選択拡散を行つて、分離領域７７に連続するＰ形分離領
域８２を、Ｐ形領域７９に連続してＮＰＮトランジスタ
のベース領域の一部を構成するＰ形領域８３を、Ｐ形領
域７８ど連続してＰＮＰトランジスタのコレクタ領域の
一部を構成するＰ形領域８４を、及び抵抗体となるＰ形
領域８０の両端に夫々連続するＰ形領域８５Ａ，８５Ｂ
を夫々形成する（第７図Ｈ）。次に、第２のＮ形エピタ
キシヤル成長層８１ｆｆＣ対してＮ形不純物の選択拡散
を行い（シート抵抗１００皐イコ程度）、ＮＰＮトラン
ジスタのコレクタとなる部分にコレクタ電極取出用のＮ
形高濃度領域８８を、ベース領域８３にて囲まれた低濃
度エミツタとなる領域８６にＬ−Ｈ接合ＪＢを形成する
Ｎ形高濃度領域８７を、ＰＮＰトランジスタのベースと
なる部分にコレクタとなるＰ形領域７８との間に低濃度
領域８９を残す如くＮ形の高濃度領域部９０を、さらに
Ｐ形分離領域８２で区分され、ＰＮＰトランジスタ及び
抵抗器の形成される側のＮ型領域部に分離に供する電極
取出用の高濃度領域９１を夫々形成する（第７図１）。
次に、高濃度のＰ形不純物の選択拡散を行い（シート抵
抗が１０Ω／口程度）、夫々ＰＮＰトランジスタのベー
ス電極取出用の高濃度領域９２、ＰＮＰトランジスタの
エミツタとなるＰ形領域９３、ＰＮＰトランジスタのコ
レクタ電極取出用の高濃度領域９４及び抵抗体となるＰ
形領域８０の電極取出用の高濃度領域９５Ａ，９５Ｂを
形成する。然る後、領域８７、９２及び８８に夫々ＮＰ
Ｎトランジスタのエミツタ電極Ｅ１、ベース電極Ｂ１及
びコレクタ電極Ｃ１を形成し、領域９３、９０及び９４
に夫々ＰＮＰトランジスタのエミツタ電極Ｅ２、ベース
電極Ｂ２及びコレクタ電極Ｃ２を形成し、領域９．５Ａ
及び９５Ｂに夫々抵抗器の対の電極Ｒ１文凪．を形成し
、さらに領域９１ＶＣ分離用電極９６を形成する。
００皐イｊとすることができる（第７図Ｆ）。然る後、
Ｎ形エピタキシヤル成長層７６上に第２のＮ形エピタキ
シヤル成長層８１を形成する（第７図Ｇ）。次に、第２
のＮ形エピタキシヤル成長層８１に対してＰ形不純物の
選択拡散を行つて、分離領域７７に連続するＰ形分離領
域８２を、Ｐ形領域７９に連続してＮＰＮトランジスタ
のベース領域の一部を構成するＰ形領域８３を、Ｐ形領
域７８ど連続してＰＮＰトランジスタのコレクタ領域の
一部を構成するＰ形領域８４を、及び抵抗体となるＰ形
領域８０の両端に夫々連続するＰ形領域８５Ａ，８５Ｂ
を夫々形成する（第７図Ｈ）。次に、第２のＮ形エピタ
キシヤル成長層８１ｆｆＣ対してＮ形不純物の選択拡散
を行い（シート抵抗１００皐イコ程度）、ＮＰＮトラン
ジスタのコレクタとなる部分にコレクタ電極取出用のＮ
形高濃度領域８８を、ベース領域８３にて囲まれた低濃
度エミツタとなる領域８６にＬ−Ｈ接合ＪＢを形成する
Ｎ形高濃度領域８７を、ＰＮＰトランジスタのベースと
なる部分にコレクタとなるＰ形領域７８との間に低濃度
領域８９を残す如くＮ形の高濃度領域部９０を、さらに
Ｐ形分離領域８２で区分され、ＰＮＰトランジスタ及び
抵抗器の形成される側のＮ型領域部に分離に供する電極
取出用の高濃度領域９１を夫々形成する（第７図１）。
次に、高濃度のＰ形不純物の選択拡散を行い（シート抵
抗が１０Ω／口程度）、夫々ＰＮＰトランジスタのベー
ス電極取出用の高濃度領域９２、ＰＮＰトランジスタの
エミツタとなるＰ形領域９３、ＰＮＰトランジスタのコ
レクタ電極取出用の高濃度領域９４及び抵抗体となるＰ
形領域８０の電極取出用の高濃度領域９５Ａ，９５Ｂを
形成する。然る後、領域８７、９２及び８８に夫々ＮＰ
Ｎトランジスタのエミツタ電極Ｅ１、ベース電極Ｂ１及
びコレクタ電極Ｃ１を形成し、領域９３、９０及び９４
に夫々ＰＮＰトランジスタのエミツタ電極Ｅ２、ベース
電極Ｂ２及びコレクタ電極Ｃ２を形成し、領域９．５Ａ
及び９５Ｂに夫々抵抗器の対の電極Ｒ１文凪．を形成し
、さらに領域９１ＶＣ分離用電極９６を形成する。
斯くして、第７図Ｊに示すように第１エピタキシヤル成
長層よりなるＮ形領域７８Ａをコレクタ領域とし、Ｐ形
領域７９をベース領域とし、第２エピタキシヤル成長層
よりなり領域８７との間に於てＬ−Ｈ接合ＪＢが形成さ
れてなるＮ形低濃度領域８６をエミツタ領域として成る
ＬＥＣＰＮトランジスタＴｒ２が形成され、又、Ｐ形領
域７８をコレクタ領域とし、第２エピタキシヤル成長よ
りなるＮ形低濃度領域８９及び拡散によるＮ形領域９０
をベース領域とし、拡散によるＰ形領域９３をエミツタ
領域として成るＰＮＰトランジスタＴｒｌが形成され、
さらにＰ形領域８０にて抵抗器Ｒが形成されて成る目的
の半導体集積回路を得る。
長層よりなるＮ形領域７８Ａをコレクタ領域とし、Ｐ形
領域７９をベース領域とし、第２エピタキシヤル成長層
よりなり領域８７との間に於てＬ−Ｈ接合ＪＢが形成さ
れてなるＮ形低濃度領域８６をエミツタ領域として成る
ＬＥＣＰＮトランジスタＴｒ２が形成され、又、Ｐ形領
域７８をコレクタ領域とし、第２エピタキシヤル成長よ
りなるＮ形低濃度領域８９及び拡散によるＮ形領域９０
をベース領域とし、拡散によるＰ形領域９３をエミツタ
領域として成るＰＮＰトランジスタＴｒｌが形成され、
さらにＰ形領域８０にて抵抗器Ｒが形成されて成る目的
の半導体集積回路を得る。
斯る半導体集積回路に依れば、第５図及び第６図と同様
に高性能のＮＰＮトランジスタと共存する高性能のＰＮ
Ｐトランジスタが得られる。
に高性能のＮＰＮトランジスタと共存する高性能のＰＮ
Ｐトランジスタが得られる。
すなわちＮＰＮトランジスタについては説明を省略する
も、ＰＮＰトランジスタＴｒｌに於ては、第２エピタキ
シヤル成長層７６をしてベース領域９０及びエミツタ領
域９３を二重拡散にて形成されるので高周波特性及びＨ
ＦＥの電流特性がよくなる。又、ベース領域はそのコレ
クタ領域と接する部分がエピタキシヤル成長層による低
濃度領域８９であるので、コレクタ接合の耐圧がとれ、
然もベース領域のコレクタ接合より離れる部分は濃度の
高い領域９０であるので動作時のパンチスルーが回避さ
れ、耐圧の向上が図れる。上述せる如く、本発明によれ
ば、高性能のＮＰＮトランジスタと共に高耐圧で電流特
性及び周波数特性の良い高性能のＰＮＰトランジスタが
得られ優れた相補トランジスタを有する半導体集積回路
が得られるものである。
も、ＰＮＰトランジスタＴｒｌに於ては、第２エピタキ
シヤル成長層７６をしてベース領域９０及びエミツタ領
域９３を二重拡散にて形成されるので高周波特性及びＨ
ＦＥの電流特性がよくなる。又、ベース領域はそのコレ
クタ領域と接する部分がエピタキシヤル成長層による低
濃度領域８９であるので、コレクタ接合の耐圧がとれ、
然もベース領域のコレクタ接合より離れる部分は濃度の
高い領域９０であるので動作時のパンチスルーが回避さ
れ、耐圧の向上が図れる。上述せる如く、本発明によれ
ば、高性能のＮＰＮトランジスタと共に高耐圧で電流特
性及び周波数特性の良い高性能のＰＮＰトランジスタが
得られ優れた相補トランジスタを有する半導体集積回路
が得られるものである。
又、本発明に於ては、そのＰＮＰトランジスタＴｒｌが
ＬＥＣｆ）ＮＰＮトランジスタＴｒ２と共存して形成さ
れ得るので、ＬＥＣトランジスタの半導体集積回路への
導入に好適である。
ＬＥＣｆ）ＮＰＮトランジスタＴｒ２と共存して形成さ
れ得るので、ＬＥＣトランジスタの半導体集積回路への
導入に好適である。
なお、上例ではＮＰＮトランジスタをＬＥＣトランジス
タをもつて形成した場合であるが、通常の高濃度エミッ
タのトランジスタをもつて形成することもできる。
タをもつて形成した場合であるが、通常の高濃度エミッ
タのトランジスタをもつて形成することもできる。
又、上例のＬＥＣのＮＰＮトランジスタはＬ−Ｈ接合を
有する構成であるが、第３図及び第４図のＬＥＣ構成と
することもできる。
有する構成であるが、第３図及び第４図のＬＥＣ構成と
することもできる。
第１図は従来の相補トランジスタを有する半導体装置の
一例を示す断面図、第２図乃至第４図は夫々本発明に適
用されるＬＥＣトランジスタの例を示す断面図、第５図
は本発明による半導体装置の一実施例を示す工程順の断
面図、第６図及び第７図は夫々他の実施例を示す工程順
の断面図である。 ２１は第１導電形の半導体サブストレイト、２６，３０
は第２導電形のエピタキシヤル成長層、３５は第１導電
形のエミツタ領域、３４は拡散による第２導電形のベー
ス領域、３８は第１導電形のコレクタ領域、３７はエピ
タキシャル成長層よりなる第２導電形のエミッタ領域、
２９は第１導電形のベース領域、２６Ｂはエピタキシヤ
ル成長層よりなるコレクタ領域、Ｅｌ，Ｂ，，ＣｌはＰ
ＮＰトランジスタのエミツタ、ベース及びコレクタ各電
極、Ｅ２，Ｂ２，Ｃ２はＮＰＮトランジスタのエミッタ
、ベース及びコレクタ各電極である。
一例を示す断面図、第２図乃至第４図は夫々本発明に適
用されるＬＥＣトランジスタの例を示す断面図、第５図
は本発明による半導体装置の一実施例を示す工程順の断
面図、第６図及び第７図は夫々他の実施例を示す工程順
の断面図である。 ２１は第１導電形の半導体サブストレイト、２６，３０
は第２導電形のエピタキシヤル成長層、３５は第１導電
形のエミツタ領域、３４は拡散による第２導電形のベー
ス領域、３８は第１導電形のコレクタ領域、３７はエピ
タキシャル成長層よりなる第２導電形のエミッタ領域、
２９は第１導電形のベース領域、２６Ｂはエピタキシヤ
ル成長層よりなるコレクタ領域、Ｅｌ，Ｂ，，ＣｌはＰ
ＮＰトランジスタのエミツタ、ベース及びコレクタ各電
極、Ｅ２，Ｂ２，Ｃ２はＮＰＮトランジスタのエミッタ
、ベース及びコレクタ各電極である。
Claims (1)
- １ 第１導電形の半導体基体と該基体上に順次形成され
た第２導電形の第１及び第２の半導体層と、第１及び第
２の部分の間の半導体層を分離する第１導電形の分離領
域と上記基体と上記第１半導体層の間の上記第１及び第
２部分に夫々形成された第２導電形の第１及び第２の領
域と、該第１領域上に形成された第１導電形の第３領域
と、上記第１及び第２半導体層の間の上記第１及び第２
部分に夫々形成された第１導電形の第４及び第５の領域
と、該第４領域に接続する第１導電形の第６領域により
他部と分離された第２半導体層の第７領域と、上記第５
領域に接続する第１導電形の第８領域により他部と分離
された第２半導体層の第９領域と、上記第７領域中に形
成されたより高不純物濃度の部分と、上記第７領域の上
記部分中に形成された第１導電形の第１０領域と、上記
第９領域表面に形成されたより高不純物濃度の部分と、
上記第１０、第７、第４領域を有する第１のトランジス
タと、上記第９、第５、第２領域を有する第２のトラン
ジスタとを有する半導体装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50016561A JPS5914897B2 (ja) | 1975-02-08 | 1975-02-08 | 半導体装置 |
| US05/654,758 US4038680A (en) | 1972-12-29 | 1976-02-03 | Semiconductor integrated circuit device |
| GB440076A GB1533156A (en) | 1975-02-08 | 1976-02-04 | Semiconductor integrated circuits |
| IT1995076A IT1055132B (it) | 1975-02-08 | 1976-02-05 | Dispositivo semiconduttore a circuito intergrato |
| CA76245057A CA1048655A (en) | 1975-02-08 | 1976-02-05 | Semiconductor integrated circuit device |
| CH146276A CH607332A5 (ja) | 1975-02-08 | 1976-02-06 | |
| FR7603362A FR2300417A1 (fr) | 1975-02-08 | 1976-02-06 | Circuit semi-conducteur integre a transistors complementaires pnp-npn |
| DE19762604735 DE2604735A1 (de) | 1975-02-08 | 1976-02-06 | Integrierter halbleiterbaustein |
| NL7601307A NL7601307A (nl) | 1975-02-08 | 1976-02-09 | Halfgeleiderinrichting met geintegreerde schakeling. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50016561A JPS5914897B2 (ja) | 1975-02-08 | 1975-02-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5191680A JPS5191680A (ja) | 1976-08-11 |
| JPS5914897B2 true JPS5914897B2 (ja) | 1984-04-06 |
Family
ID=11919681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50016561A Expired JPS5914897B2 (ja) | 1972-12-29 | 1975-02-08 | 半導体装置 |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JPS5914897B2 (ja) |
| CA (1) | CA1048655A (ja) |
| CH (1) | CH607332A5 (ja) |
| DE (1) | DE2604735A1 (ja) |
| FR (1) | FR2300417A1 (ja) |
| GB (1) | GB1533156A (ja) |
| IT (1) | IT1055132B (ja) |
| NL (1) | NL7601307A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61164399U (ja) * | 1985-03-30 | 1986-10-11 | ||
| JPS632549Y2 (ja) * | 1983-10-04 | 1988-01-22 | ||
| JPS6386192U (ja) * | 1986-11-19 | 1988-06-06 | ||
| JPH02296994A (ja) * | 1989-05-09 | 1990-12-07 | Fujita Corp | 泥漿シールド機のカツターヘツド |
| JPH03128793U (ja) * | 1990-04-10 | 1991-12-25 | ||
| JPH0450493U (ja) * | 1990-08-31 | 1992-04-28 | ||
| JPH053587Y2 (ja) * | 1986-11-19 | 1993-01-28 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126960A (en) * | 1980-03-11 | 1981-10-05 | Nec Corp | Manufacture of semiconductor device |
| EP0093304B1 (en) * | 1982-04-19 | 1986-01-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor ic and method of making the same |
| IT1218471B (it) * | 1985-05-09 | 1990-04-19 | Ates Componenti Elettron | Circuito integrato bipolare comprendente transistori pnp verticali con collettore sul substrato |
| EP0301468B1 (en) * | 1987-07-29 | 1993-08-25 | Fairchild Semiconductor Corporation | Process for fabricating complementary contactless vertical bipolar transistors |
| FR3106931B1 (fr) | 2020-01-30 | 2022-02-18 | St Microelectronics Crolles 2 Sas | Procédé de fabrication d’un dispositif comprenant un transistor bipolaire PNP et un transistor bipolaire NPN pour applications radiofréquences |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991191A (ja) * | 1972-12-29 | 1974-08-30 |
-
1975
- 1975-02-08 JP JP50016561A patent/JPS5914897B2/ja not_active Expired
-
1976
- 1976-02-04 GB GB440076A patent/GB1533156A/en not_active Expired
- 1976-02-05 CA CA76245057A patent/CA1048655A/en not_active Expired
- 1976-02-05 IT IT1995076A patent/IT1055132B/it active
- 1976-02-06 CH CH146276A patent/CH607332A5/xx not_active IP Right Cessation
- 1976-02-06 DE DE19762604735 patent/DE2604735A1/de not_active Withdrawn
- 1976-02-06 FR FR7603362A patent/FR2300417A1/fr active Granted
- 1976-02-09 NL NL7601307A patent/NL7601307A/xx not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991191A (ja) * | 1972-12-29 | 1974-08-30 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632549Y2 (ja) * | 1983-10-04 | 1988-01-22 | ||
| JPS61164399U (ja) * | 1985-03-30 | 1986-10-11 | ||
| JPS6386192U (ja) * | 1986-11-19 | 1988-06-06 | ||
| JPH053587Y2 (ja) * | 1986-11-19 | 1993-01-28 | ||
| JPH02296994A (ja) * | 1989-05-09 | 1990-12-07 | Fujita Corp | 泥漿シールド機のカツターヘツド |
| JPH03128793U (ja) * | 1990-04-10 | 1991-12-25 | ||
| JPH0450493U (ja) * | 1990-08-31 | 1992-04-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2300417A1 (fr) | 1976-09-03 |
| FR2300417B1 (ja) | 1980-03-21 |
| CA1048655A (en) | 1979-02-13 |
| JPS5191680A (ja) | 1976-08-11 |
| CH607332A5 (ja) | 1978-12-15 |
| NL7601307A (nl) | 1976-08-10 |
| GB1533156A (en) | 1978-11-22 |
| DE2604735A1 (de) | 1976-08-19 |
| IT1055132B (it) | 1981-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| US4051506A (en) | Complementary semiconductor device | |
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| JPS5914897B2 (ja) | 半導体装置 | |
| US4639757A (en) | Power transistor structure having an emitter ballast resistance | |
| JP3898024B2 (ja) | 集積回路及びその製造方法 | |
| JP3260561B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPS6241427B2 (ja) | ||
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| JPH10242456A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPH1174366A (ja) | 半導体装置およびその製造方法 | |
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH01187868A (ja) | 半導体装置 | |
| JPH09293798A (ja) | 半導体集積回路装置 | |
| JPH0697275A (ja) | 半導体装置 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPS6236864A (ja) | ラテラルトランジスタ | |
| JPH0982722A (ja) | トランジスタの製法 | |
| JPH02220445A (ja) | 半導体装置 | |
| JPH06151733A (ja) | バイポーラ型半導体装置およびその製造方法 |