JPS6031105B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6031105B2 JPS6031105B2 JP9457975A JP9457975A JPS6031105B2 JP S6031105 B2 JPS6031105 B2 JP S6031105B2 JP 9457975 A JP9457975 A JP 9457975A JP 9457975 A JP9457975 A JP 9457975A JP S6031105 B2 JPS6031105 B2 JP S6031105B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- insulator
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に絶縁分離領域の側面にェミッ
タ・ベースおよびコレクタ領域が接する構造のトランジ
スタを含むＩＣに関する。
タ・ベースおよびコレクタ領域が接する構造のトランジ
スタを含むＩＣに関する。
従来の上記構造を含む半導体装置について、代表的な例
により図面を用いて説明すればつぎのようになる。
により図面を用いて説明すればつぎのようになる。
第１図ａおよびｂはそれぞれ従来構造のＮＰＮトランジ
スタを含むＩＣの断面図およびその部分Ａの拡大図であ
る。
スタを含むＩＣの断面図およびその部分Ａの拡大図であ
る。
同図において、１はＰ型シリコン基板、２は該基板上に
形成されたＮ型ェピタキシャル層、３はＮ＋埋込層、４
ａ，４ｂおよび４ｃは前記ェピタキシャル層を貫通して
設けられたシリコン酸化膜の絶縁分離領域、２ａおよび
２ｂは前記ェピタキシャル層２の前記絶縁分離領域によ
り囲まれた部分であってコレクタ領域である。また５は
前記コレクタ領域２ａに不純物を拡散して形成されたＰ
型ベース領域であり、６ａおよび６ｂはそれぞれＮ＋ェ
ミツタ領域およびＮ＋コレクタ領域である。また７は上
記各領域上に設けられた絶縁保護膜である。そして前記
絶縁分離領域４ａにェミッタ領域６ａ、ベース領域５お
よびコレクタ領域２ａがそれぞれ接する構造になってい
る。なお、図示してないが、前記ヱミッタ、ベースおよ
びコレクタ領域よりそれぞ電極を取り出して配線すれば
ＮＰＮトランジスタ素子を含むＩＣが完成される。しか
しながら、上記構造のＩＣにおいては、トランジスタ素
子のェミッタ・コレクタ間にリーク電流が生じやすく、
ＩＣの製造歩留りを著しく低下せしめている。すなわち
、通常のトランジスタのベース幅はｈＦ８特性との関係
から数千Ａ以下というきわめて薄い幅にコントロールさ
れるので、Ｎ＋ェミッタ領域６ａとコレクタ領域２ａと
は非常に近接している。そのうえ、第１図ｂに示すよう
にＰ型ベース領域５の形成の際に通常使用される不純物
ホウ素は、前記シリコン酸化膜の絶縁分離領域４ａとの
境界で偏析現象により枯渇し、境界附近のベース・コレ
クタ接合８は上向きに形成され、またＮ＋ェミッ夕領域
に使用される不純物リンは逆に境界で蓄積するので、境
界附近のェミツタ・ベース接合９は下向きに形成される
。したがって、境界に近接する部分のベース幅Ｌ，は通
常のベース幅Ｗ，よりも更に狭くなり、リーク電流の発
生ないいま耐圧（ＢＶｃＥｏ）不良をきわめて起しやす
くなりＩＣの製造歩留りを低下させていた。本発明の目
的は、上記の欠点を除去しうる半導体装置を提供するこ
とにある。
形成されたＮ型ェピタキシャル層、３はＮ＋埋込層、４
ａ，４ｂおよび４ｃは前記ェピタキシャル層を貫通して
設けられたシリコン酸化膜の絶縁分離領域、２ａおよび
２ｂは前記ェピタキシャル層２の前記絶縁分離領域によ
り囲まれた部分であってコレクタ領域である。また５は
前記コレクタ領域２ａに不純物を拡散して形成されたＰ
型ベース領域であり、６ａおよび６ｂはそれぞれＮ＋ェ
ミツタ領域およびＮ＋コレクタ領域である。また７は上
記各領域上に設けられた絶縁保護膜である。そして前記
絶縁分離領域４ａにェミッタ領域６ａ、ベース領域５お
よびコレクタ領域２ａがそれぞれ接する構造になってい
る。なお、図示してないが、前記ヱミッタ、ベースおよ
びコレクタ領域よりそれぞ電極を取り出して配線すれば
ＮＰＮトランジスタ素子を含むＩＣが完成される。しか
しながら、上記構造のＩＣにおいては、トランジスタ素
子のェミッタ・コレクタ間にリーク電流が生じやすく、
ＩＣの製造歩留りを著しく低下せしめている。すなわち
、通常のトランジスタのベース幅はｈＦ８特性との関係
から数千Ａ以下というきわめて薄い幅にコントロールさ
れるので、Ｎ＋ェミッタ領域６ａとコレクタ領域２ａと
は非常に近接している。そのうえ、第１図ｂに示すよう
にＰ型ベース領域５の形成の際に通常使用される不純物
ホウ素は、前記シリコン酸化膜の絶縁分離領域４ａとの
境界で偏析現象により枯渇し、境界附近のベース・コレ
クタ接合８は上向きに形成され、またＮ＋ェミッ夕領域
に使用される不純物リンは逆に境界で蓄積するので、境
界附近のェミツタ・ベース接合９は下向きに形成される
。したがって、境界に近接する部分のベース幅Ｌ，は通
常のベース幅Ｗ，よりも更に狭くなり、リーク電流の発
生ないいま耐圧（ＢＶｃＥｏ）不良をきわめて起しやす
くなりＩＣの製造歩留りを低下させていた。本発明の目
的は、上記の欠点を除去しうる半導体装置を提供するこ
とにある。
本発明の半導体装置は、半導体基板上に形成された一導
電型の半導体層と、前記半導体層の表面から内部に埋め
込まれ前記半導体層の一部をコレクタ領域として他の部
分から絶縁分離するための第一の絶縁物領域と、前記コ
レクタ領域内に埋め込まれた第二の絶縁物領域と、前記
コレクタ領域内に形成され前記第一および第二の絶縁物
領域で終機するベース領域と、前記ベース領域内に形成
され前記第一の絶縁物領域で終端するェミッタ領域とを
含み、前記ベース領域の前記第一の絶縁物領域で終端す
る部分のうち前記ェミッ夕領域が前記第一の絶縁物領域
で終端する部分の下方に位置するベース領域の部分は、
前記ヱミツ夕領域の下方に位置する他のベース領域部分
よりも深く形成されるとともに前記第一の絶縁物領域よ
りも浅く形成されていることを特徴とする。
電型の半導体層と、前記半導体層の表面から内部に埋め
込まれ前記半導体層の一部をコレクタ領域として他の部
分から絶縁分離するための第一の絶縁物領域と、前記コ
レクタ領域内に埋め込まれた第二の絶縁物領域と、前記
コレクタ領域内に形成され前記第一および第二の絶縁物
領域で終機するベース領域と、前記ベース領域内に形成
され前記第一の絶縁物領域で終端するェミッタ領域とを
含み、前記ベース領域の前記第一の絶縁物領域で終端す
る部分のうち前記ェミッ夕領域が前記第一の絶縁物領域
で終端する部分の下方に位置するベース領域の部分は、
前記ヱミツ夕領域の下方に位置する他のベース領域部分
よりも深く形成されるとともに前記第一の絶縁物領域よ
りも浅く形成されていることを特徴とする。
以下実施例にもとづき本発明を詳細に説明する第２図ａ
およびｂはそれぞれ本発明をＮＰＮトランジスタを含む
ＩＣに実施した場合の一実施例を示す断面図およびその
部分Ｂの拡大図である。
およびｂはそれぞれ本発明をＮＰＮトランジスタを含む
ＩＣに実施した場合の一実施例を示す断面図およびその
部分Ｂの拡大図である。
同図において、第１図と共通する部分は同一符号を用い
て表わされているが、１はＰ型シリコン基板、２は該基
板上に形成されたＮ型ェピタキシヤル層、３はＮ＋埋込
層、４ａ，４ｂおよび４ｃは前記ェピタキシャル層を貫
通して設けられたシリコン酸化膜の絶縁分離領域、２ａ
および２ｂは前記ェピタキシャル層２の前記絶縁領域に
より囲まれた部分であってコレクタ領域である。そして
、６は前記コレクタ領域２ａに不純物を拡散して形成さ
れたＰ型ベース領域、６ａおよび６ｂはそれぞれＮ＋ェ
ミッタ領域およびＮ＋コレクタ領域であるが、前記Ｐ型
ベース領域５の前記絶縁分離領域４ａおよび４ｂの近傍
にはベース幅を広くするためのＰ型領域１０およびグラ
フトベース１１がそれぞれ設けられている。また７は上
記各領域上に設けられた絶縁保護膜である。なお、図示
してないが、前記ェミッタ６ａ、ベース１１およびコレ
クタ領域６ｂよりそれぞれ電極を取り出して配線すれば
ＮＰＮトランジスタを含むＩＣが完成される。上記構造
のＩＣによれば、第２図ｂに示すように、前記絶縁分離
領域４ａに接するベース領域１０の幅Ｗ２が従来のベー
ス幅Ｗ，に比較してきわめて大きく形成されているので
、たとえ不純物の偏析現象により、境界附近のベース・
コレクタ接合１２が上向きに、またェミッタ・ベース接
合１３が下向きに形成されても、境界に近接するベース
幅Ｌ２はあまり狭くならず、依然として従来のベース幅
Ｗ，に比較すればはるかに大きいので、リーク電流の発
生ないし耐圧（ＢＶｃＥｏ）不良の発生はきわめて起り
にくくなる。
て表わされているが、１はＰ型シリコン基板、２は該基
板上に形成されたＮ型ェピタキシヤル層、３はＮ＋埋込
層、４ａ，４ｂおよび４ｃは前記ェピタキシャル層を貫
通して設けられたシリコン酸化膜の絶縁分離領域、２ａ
および２ｂは前記ェピタキシャル層２の前記絶縁領域に
より囲まれた部分であってコレクタ領域である。そして
、６は前記コレクタ領域２ａに不純物を拡散して形成さ
れたＰ型ベース領域、６ａおよび６ｂはそれぞれＮ＋ェ
ミッタ領域およびＮ＋コレクタ領域であるが、前記Ｐ型
ベース領域５の前記絶縁分離領域４ａおよび４ｂの近傍
にはベース幅を広くするためのＰ型領域１０およびグラ
フトベース１１がそれぞれ設けられている。また７は上
記各領域上に設けられた絶縁保護膜である。なお、図示
してないが、前記ェミッタ６ａ、ベース１１およびコレ
クタ領域６ｂよりそれぞれ電極を取り出して配線すれば
ＮＰＮトランジスタを含むＩＣが完成される。上記構造
のＩＣによれば、第２図ｂに示すように、前記絶縁分離
領域４ａに接するベース領域１０の幅Ｗ２が従来のベー
ス幅Ｗ，に比較してきわめて大きく形成されているので
、たとえ不純物の偏析現象により、境界附近のベース・
コレクタ接合１２が上向きに、またェミッタ・ベース接
合１３が下向きに形成されても、境界に近接するベース
幅Ｌ２はあまり狭くならず、依然として従来のベース幅
Ｗ，に比較すればはるかに大きいので、リーク電流の発
生ないし耐圧（ＢＶｃＥｏ）不良の発生はきわめて起り
にくくなる。
なお、上言己の効果は前記絶縁分離領域４ａのごく近傍
のベース領域のみを幅広く形成すれば達成されるので、
トランジスタの電流増幅率ｈＦ８は他の浅いベース領域
５ａによって所望の値にコントロールすることができ、
またその他の特性についても何ら損なわれることはない
。なお、前記幅広のベース領域１０の形成は、前記グラ
フトベース領域１１の形成と同時に行なうこともできる
ので、その場合には製造工程を全く増加させる必要がな
い。
のベース領域のみを幅広く形成すれば達成されるので、
トランジスタの電流増幅率ｈＦ８は他の浅いベース領域
５ａによって所望の値にコントロールすることができ、
またその他の特性についても何ら損なわれることはない
。なお、前記幅広のベース領域１０の形成は、前記グラ
フトベース領域１１の形成と同時に行なうこともできる
ので、その場合には製造工程を全く増加させる必要がな
い。
また、上記実施例においては、ホウ素およびリンを不純
物とするＮＰＮトランジスタを含むＩＣについて説明し
たが、上記以外の不純物を用いた場合、ＰＮＰトランジ
スタに実施した場合にも、若干の程度の差はあるが同様
の効果があることは勿論である。
物とするＮＰＮトランジスタを含むＩＣについて説明し
たが、上記以外の不純物を用いた場合、ＰＮＰトランジ
スタに実施した場合にも、若干の程度の差はあるが同様
の効果があることは勿論である。
以上詳細に説明したように、本発明はベース領域の絶縁
分離領域に接する部分のベース幅を広くすることにより
、当該部分におけるリーク電流の発生または耐圧不良の
発生を防止して、半導体装置の特性および信頼性を向上
せしめるとともに、その製造歩留りを大幅に改善するも
のである。
分離領域に接する部分のベース幅を広くすることにより
、当該部分におけるリーク電流の発生または耐圧不良の
発生を防止して、半導体装置の特性および信頼性を向上
せしめるとともに、その製造歩留りを大幅に改善するも
のである。
第１図ａおよびｂはそれぞ従来構造のＮＰＮトランジス
タを含むＩＣの断面図およびその部分Ａの拡大図、第２
図ａおよびｂはそれぞれ本発明をＮＰＮトランジスタを
含むＩＣ｝こ実施した場合の一実施例を示す断面図およ
びその部分Ｂの拡大図である。 １・・・・・・Ｐ型シリコン基板、２・・…・Ｎ型ヱピ
タキシャル層、２ａ，２ｂ・・・・・・コレクタ領域、
３・・・…Ｎ＋埋込層、４ａ，４ｂ，４ｃ……絶縁分離
領域、５……Ｐ型ベース領域、６ａ……Ｎ＋ェミツタ領
域、６ｂ・・・・・・Ｎ＋コレクタ領域、７・・・・・
・絶縁保護膜、８，１２・・・・・・境界附近のベース
・コレクタ接合、９，１３・・・・・・境界附近のェミ
ッ夕・ベース接合、１０・・・・・・ベース領域の幅広
部、１１・・・・・・グラフトベース領域。 第１図 第２図
タを含むＩＣの断面図およびその部分Ａの拡大図、第２
図ａおよびｂはそれぞれ本発明をＮＰＮトランジスタを
含むＩＣ｝こ実施した場合の一実施例を示す断面図およ
びその部分Ｂの拡大図である。 １・・・・・・Ｐ型シリコン基板、２・・…・Ｎ型ヱピ
タキシャル層、２ａ，２ｂ・・・・・・コレクタ領域、
３・・・…Ｎ＋埋込層、４ａ，４ｂ，４ｃ……絶縁分離
領域、５……Ｐ型ベース領域、６ａ……Ｎ＋ェミツタ領
域、６ｂ・・・・・・Ｎ＋コレクタ領域、７・・・・・
・絶縁保護膜、８，１２・・・・・・境界附近のベース
・コレクタ接合、９，１３・・・・・・境界附近のェミ
ッ夕・ベース接合、１０・・・・・・ベース領域の幅広
部、１１・・・・・・グラフトベース領域。 第１図 第２図
Claims (1)
- １ 半導体基板上に形成された一導電型の半導体層と、
前記半導体層の表面から内部に埋め込まれ前記半導体層
の一部をコレクタ領域として他の部分から絶縁分離する
ための第一の絶縁物領域と、前記コレクタ領域内に埋め
込まれた第二の絶縁物領域と、前記コレクタ領域内に形
成され前記第一および第二の絶縁物領域で終端するベー
ス領域と、前記ベース領域内に形成され前記第一の絶縁
物領域で終端するエミツタ領域とを含み、前記ベース領
域の前記第一の絶縁物領域で終端する部分のうち前記エ
ミツタ領域が前記第一の絶縁物領域で終端する部分の下
方に位置するベース領域の部分は、前記エミツタ領域の
下方に位置する他のベース領域部分よりも深く形成され
るとともに前記第一の絶縁物領域よりも浅く形成されて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9457975A JPS6031105B2 (ja) | 1975-08-01 | 1975-08-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9457975A JPS6031105B2 (ja) | 1975-08-01 | 1975-08-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5218183A JPS5218183A (en) | 1977-02-10 |
| JPS6031105B2 true JPS6031105B2 (ja) | 1985-07-20 |
Family
ID=14114183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9457975A Expired JPS6031105B2 (ja) | 1975-08-01 | 1975-08-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031105B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5852339B2 (ja) * | 1979-03-20 | 1983-11-22 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS575357A (en) * | 1980-06-13 | 1982-01-12 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
-
1975
- 1975-08-01 JP JP9457975A patent/JPS6031105B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5218183A (en) | 1977-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051506A (en) | Complementary semiconductor device | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| JPH0216017B2 (ja) | ||
| US5218227A (en) | Semiconductor device and method of manufacturing same | |
| JP2979554B2 (ja) | 半導体装置の製造方法 | |
| US3936856A (en) | Space-charge-limited integrated circuit structure | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPS6133261B2 (ja) | ||
| JPH0582534A (ja) | 半導体装置 | |
| JP3125401B2 (ja) | 半導体集積回路装置 | |
| JPS6155775B2 (ja) | ||
| JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
| JPH0521442A (ja) | 半導体装置 | |
| JPS6140140B2 (ja) | ||
| JPS644349B2 (ja) | ||
| JPH05121418A (ja) | 半導体装置 | |
| JP2636555B2 (ja) | 半導体装置 | |
| JPH0629374A (ja) | 半導体集積回路装置 | |
| JPH0558256B2 (ja) | ||
| JPH0294527A (ja) | 半導体装置 | |
| JPH0157506B2 (ja) | ||
| JPS6364058B2 (ja) | ||
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JPH0697275A (ja) | 半導体装置 | |
| JPS634715B2 (ja) |