JPS6348189B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電力用トランジスタを含む半導体集積
回路の構造に関する。

半導体集積回路におけるトランジスタを、PN
接合で分離した島状領域に形成し、エミツタ、ベ
ース、コレクタの各電極を半導体基板の表面から
取出した構造はよく知られている。この構造のト
ランジスタを電力用として大きな出力電流を取出
せるようにする場合、低抵抗のコレクタ領域を島
状領域の底部に埋込み、半導体基板の表面から高
濃度の不純物を拡散して埋込コレクタ領域に達す
るコレクタ引出し領域を形成する方法が一般に行
われている。しかし、半導体基板の表面にコレク
タ電極を形成する限り、コレクタ電流の電流通路
がかなり長くなり、この通路の抵抗値を下げるの
に限界がある。このため、トランジスタのコレク
タ飽和電圧V_CE（sat）が大きくなり、半導体基板
内での電力損失が大きいという欠点を生じる。ま
た、コレクタ電極のためにかなりの面積を必要と
することから、半導体基板の面積（チツプサイ
ズ）が大きくなるという欠点もある。

これらの欠点を解消できる構造として、デイス
クリートの電力用トランジスタと同じように半導
体基板の裏面からコレクタ電極を取出した構造が
知られている。この構造の集積回路は、第１図〜
第４図に示すように形成される。

即ち、まず、第１図に示す如くN⁺型半導体基
板１の上にエピタキシヤル成長法により高抵抗率
（比抵抗）のＮ型半導体領域２を形成する。次に、
領域２の複数の回路素子（ここでは、小信号トラ
ンジスタと抵抗）を作成すべき部分にＰ型半導体
領域３を拡散により形成する。更に、小信号トラ
ンジスタの埋込コレクタ領域となるN⁺型領域４
と抵抗の寄生もれ電流防止領域となるN⁺型領域
５とを領域３に拡散により形成する。

次に、第２図に示す如く領域２（但し領域３，
４，５になつた部分を含む）の上にエピタキシヤ
ル成長法により高抵抗率のＮ型半導体領域６を形
成する。

次に第３図に示す如く領域６の電力用のトラン
ジスタを作成すべき部分に、電力用トランジスタ
のベース領域となるＰ型領域７を形成する（領域
７の先端部は領域２に達している）。また、領域
６の複数の回路素子を作成すべき部分を分離させ
るように、領域６にＰ型領域８を拡散により形成
する。また、領域６の複数の回路素子を作成すべ
き部分において、小信号トランジスタを作成すべ
きＮ型領域６ａと抵抗を作成すべきＮ型領域６ｂ
とを分離するために、Ｐ型領域９を拡散により形
成する。

次に第４図に示す如く、電力用トランジスタの
エミツタ領域となるN⁺型領域１０と小信号トラ
ンジスタのコレクタ引出し領域となるN⁺型領域
１１とをそれぞれ領域７、領域６ａに拡散により
形成する。次に、小信号トランジスタのベース領
域となるＰ型領域１２と抵抗領域となるＰ型領域
１３とをそれぞれ領域６ａ、領域６ｂに拡散によ
り形成する。さらに、電力用トランジスタのエミ
ツタ直列抵抗として作用するN⁺型領域１４と小
信号トランジスタのエミツタ領域となるN⁺型領
域１５を拡散により形成する。最後に、電力用ト
ランジスタのエミツタ、ベース、コレクタの各電
極１６，１７，１８と、小信号トランジスタのエ
ミツタ、ベース、コレクタの各電極１９，２０，
２１と、抵抗の電極２２，２３を形成する。半導
体基板の表面はSiO₂膜２４で被覆し保護してい
る。

なお第１図〜第３図では、選択拡散のマスクな
どに使用するために形成されているSiO₂膜を省
略して図示している。また第４図では、半導体集
積回路内部の各素子を接続する配線電極を省略し
て図示している。また電力用トランジスタのエミ
ツタ領域である領域１０，１４は複数個形成して
マルチエミツタ構造とするのが普通であるが、こ
こではシングルエミツタ構造として図示してい
る。

このような半導体集積回路では、領域１，２
が、その上に複数の回路素子を構成するための基
板であるとともに、電力用トランジスタのコレク
タ領域ともなる。従つて、電力用トランジスタの
コレクタ飽和電圧V_CE（sat）は個別素子なみに小
さくできるし、電力用トランジスタのコレクタ電
極に要する面積によりチツプサイズが大きくなる
こともない。

しかし、まだ解決すべき問題が残されている。
すなわち、領域２，６はエピタキシヤル成長法で
成長させた領域を２層重ねした領域、いわゆるダ
ブルエピタキシヤル領域として形成されるのが普
通である。この場合、２層目のエピタキシヤル領
域である領域６は一層目の領域２と比べるとどう
しても結晶欠陥（転移、積層欠陥など）が多く発
生し、この結晶性の悪い領域６に電力用トランジ
スタと複数の回路素子の活性領域を形成すること
になる。この結晶性の悪さは、あまり高耐圧を要
求しない複数の回路素子には影響が少ないが、比
較的高耐圧で面積も大きい電力用トランジスタに
は影響が少なくない。電力用トランジスタでは一
般に、耐圧特性（コレクタ・ベース間電圧V_CBO、
コレクタ・エミツタ間電圧V_CEO）が劣化する。及
び製造歩留りが低下するなどの悪影響が現われ
る。なお、高抵抗率のＮ型基板に長時間の高濃度
拡散を行つて領域１を形成して残部を領域２とす
る方法もあり、この方法によればダブルエピタキ
シヤル成長を行う必要はない。しかし、この場合
でも、特に半導体集積回路のように拡散を始めと
する種々の処理工程を非常に多く経る場合は、最
上層である領域６の表面付近には結晶欠陥（転
移、積層欠陥、キズなど）がかなり多く発生す
る。この領域６の表面付近の結晶性の悪さが、上
述と同様に、電力用トランジスタの耐圧特性の劣
化や製造歩留りの低下をまねいている。

また、電力用トランジスタでは、電流集中によ
る二次破壊を防止するための安定化バランス抵抗
としてエミツタ直列抵抗を付与することが多い。
第４図の従来構造では、領域１４の横方向抵抗を
利用してエミツタ直列抵抗を付与している。この
ため、領域１４はある程度の面積を必要とし、そ
の分チツプサイズが大きくなるという欠点があ
る。大電流を流したとき、領域１４の電流密度が
極度に大きくなり、エミツタ直列抵抗の焼損破壊
が起り易いという欠点もある。

そこで、本発明の目的は、上述の如き欠点を解
決することが可能な電力用トランジスタを含む半
導体集積回路を提供することにある。

上記目的を達成するための本発明は、理解を容
易にするために実施例の図面第５図〜第１１図の
符号を参照して説明すると、第１導電型で低抵抗
率の第１の半導体領域３１と、前記第１の半導体
領域３１に隣接する第１導電型で高抵抗率の第２
の半導体領域３２と、その一部が前記第２の半導
体領域３２で囲まれるように形成された第１導電
型とは反対の第２導電型の第３の半導体領域３３
と、その一部が前記第２の半導体領域３２で囲ま
れるように形成され且つ前記第３の半導体領域３
３とは分離された第２導電型の第４の半導体領域
３４と、その一部が第３の半導体領域３３で囲ま
れるように形成された第１導電型の第５の半導体
領域３５と、少なくとも前記第２の半導体領域３
２と前記第３の半導体領域３３と前記第４の半導
体領域３４と前記第５の半導体領域３５とを被覆
するように形成された第１導電型で高抵抗率のエ
ピタキシヤル成長層３８と、前記エピタキシヤル
成長層３８を貫通して前記第３の半導体領域３３
に達するように形成された第２導電型の第６の半
導体領域３９と、前記エピタキシヤル成長層３８
の一部に基づいて少なくとも前記第５の半導体領
域３５の上に設けられた第１導電型の第７の半導
体領域３８ａと、前記エピタキシヤル成長層３８
を貫通して前記第４の半導体領域３４に達すると
共に前記エピタキシヤル成長層３８の一部を環状
に囲むように形成された第２導電型の第８の半導
体領域４０と、前記第８の半導体領域４０によつ
て囲まれた前記エピタキシヤル成長層３８の一部
から成る第９の半導体領域３８ｂ，３８ｃと、前
記第９の半導体領域３８ｂ，３８ｃの中に形成さ
れた例えば小信号のトランジスタ、抵抗等の回路
素子と、前記第１の半導体領域３１に設けられた
電力用トランジスタのコレクタ電極５０と、前記
第６の半導体領域３９に設けられた電力用トラン
ジスタのベース電極４９と、前記第７の半導体領
域３８ａに接続されるように設けられた前記電力
用トランジスタのエミツタ電極４８と、を具備
し、前記第１及び第２の半導体領域３１，３２が
前記電力用トランジスタのコレクタ領域、前記第
３の半導体領域３３が前記電力用トランジスタの
ベース領域、前記第５の半導体領域３５が前記電
力用トランジスタのエミツタ領域、前記第６の半
導体領域３９が前記電力用トランジスタのベース
引出し領域、及び前記第７の半導体領域３８ａが
エミツタ直列抵抗領域として働くように構成され
た半導体集積回路に係わるものである。

上記本発明によれば、電力用トランジスタの活
性領域が半導体基板の表面から遠ざけられて形成
されているので、半導体基板の表面付近に発生し
易い結晶欠陥の悪影響が軽減され、電力用トラン
ジスタの耐圧特性の劣化や製造歩留りの低下とい
つた不利益が減少する。また、電力用トランジス
タのエミツタ直列抵抗を形成するために余分な面
積を必要としないことから、チツプサイズの節約
となる。さらに、このエミツタ直列抵抗は電流容
量が大きく、エミツタ直列抵抗の焼損破壊が起り
難い。

以下、第５図〜第１１図を参照して本発明の実
施例に係わる集積回路の製造方法及び構造につい
て述べる。

第５図〜第１１図は半導体シリコン基板を使用
して電力用トランジスタを含む集積回路を形成す
る際の各工程に於ける断面を示すものである。ま
ず第５図に示す如く、厚さ約250μｍのN⁺型（第
１導電型）基板から成る第１の半導体領域３１の
上にエピタキシヤル成長法により燐を軽くドープ
したＮ型の第２の半導体領域３２を形成する。こ
の第１及び第２の半導体領域３１，３２は、集積
回路の基板としての働きを有する他、電力用トラ
ンジスタのコレクタ領域としての働きも有する。
なお領域３２の抵抗率は10〜15Ω・cmと高抵抗率
であり、厚さは約40μｍである。次に、領域３２
の電力用トランジスタを作成すべき部分に、電力
用トランジスタのベース領域となるＰ型（第２導
電型）の第３の半導体領域３３を形成する。ま
た、領域３２の複数の回路素子（通常はトランジ
スタ、ダイオード、抵抗など多数の回路素子を形
成するが、ここでは説明を簡略化するために小信
号トランジスタ１個と抵抗１個の簡単な例とす
る。）を形成すべき部分にＰ型の第４の半導体領
域３４を形成する。領域３３と３４はＰ型不純物
である硼素を領域３２の表面より拡散して同時に
形成しており、表面不純物濃度は約１×
10¹⁶atoms／cm³、深さは約10μｍである。なお、
領域３３の真下の領域３１，３２およびこれらの
周辺領域が電力用トランジスタのコレクタ領域と
なる。

次に、第６図に示す如く、電力用トランジスタ
のエミツタ領域となるN⁺型の第５の半導体領域
３５を領域３３の中に形成する。また、小信号ト
ランジスタの埋込コレクタ領域となるN⁺型半導
体領域３６と抵抗の寄生もれ電流防止領域となる
N⁺型半導体領域３７を領域３４の中に形成する。
領域３５，３６，３７はＮ型不純物であるアンチ
モンまたは砒素を領域３３あるいは３４の表面よ
り拡散して同時に形成しており、表面不純物濃度
は約８＋10¹⁹atoms／cm³深さは約5μｍである。

次に第７図に示す如く、領域３２〜３７の上に
エピタキシヤル成長法により燐を軽くドープした
Ｎ型のエピタキシヤル成長層から成る領域３８を
形成する。このエピタキシヤル成長層から成る領
域３８の抵抗率は約10〜15Ω・cmと高抵抗率であ
り、厚さは約12μｍである。

次に第８図に示す如く、電力用トランジスタの
ベース領域となる第３の半導体領域３３に連結し
てベース引出し領域となるＰ型の第６の半導体領
域３９を領域に形成する。領域３９は、電力用ト
ランジスタのエミツタ直列抵抗領域となるＮ型の
第７の半導体領域３８ａを環状に包囲して、領域
３８ａを電力用トランジスタのコレクタ領域から
絶縁分離している。また、第４の半導体領域３４
と連結して分離領域となるＰ型の第８の半導体領
域４０，４１を領域３８に形成する。領域４０
は、領域３８のうちの複数の回路素子を作成すべ
き部分を環状包囲して、この部分を電力用トラン
ジスタのコレクタ領域から絶縁分離している。領
域４１は小信号トランジスタを作成すべきＮ型の
第９の半導体領域３８ｂと抵抗を作成すべき領域
３８ｃとを絶縁分離している。領域３９，４０，
４１は、Ｐ型不純物である硼素を領域３８の表面
より拡散して同時に形成しており、表面不純物濃
度は約１×10¹⁹atoms／cm³、深さは約10μｍ（領
域３３，３４が上方に拡大するため、領域３８の
厚さより少し浅くともよい）である。

次に、第９図に示す如く、エミツタ電極接続領
域となるN⁺型の第10の半導体領域４２と、領域
３９から領域３８ａへ注入される正孔電流を減少
させるように作用するN⁺型の第11の半導体領域
４３とを領域３８ａに形成する。また、領域３８
ｂに小信号トランジスタのコレクタ引出し領域と
なるN⁺型の半導体領域４４を形成する。尚領域
４２は島状に分散して形成する。領域４３は領域
３９の表面側の部分に隣接している。領域４２，
４３，４４はＮ型不純物である燐を領域３８の表
面より拡散して同時に形成しており、表面不純物
濃度は約１×10²⁰atoms／cm³、深さは約5μｍであ
る。

次に第１０図に示す如く、領域３８ｂに小信号
トランジスタのベース領域となるＰ型半導体領域
４５を形成する。また、領域３８ｃに抵抗領域と
なるＰ型領域４６を形成する。領域４５，４６は
Ｐ型不純物である硼素を領域３８の表面より拡散
して同時に形成しており、表面不純物濃度は約５
×10¹⁸atoms／cm³、深さは約3μｍである。

次に、第１１図に示す如く、領域４５の表面よ
りＮ型不純物である燐を拡散して、領域４５に小
信号トランジスタのエミツタ領域となるN⁺型領
域４７を形成する。領域４７の表面不純物濃度は
約１×10²⁰atoms／cm³、深さは約1.5μｍである。
次に、第１の半導体領域３１に電力用トランジス
タのコレクタ電極５０、第６の半導体領域３９に
電力用トランジスタのベース電極４９、第７の半
導体領域３８ａと第10の半導体領域４２との上に
電力用トランジスタのエミツタ電極４８、小信号
トランジスタのエミツタ、ベース、コレクタの各
電極５１，５２，５３、及び抵抗の電極５４，５
５をアルミニウムの蒸着によりそれぞれ形成す
る。半導体基板の表面はSiO₂膜５６で被覆し保
護されている。なお、第５図〜第１１図では、選
択拡散マスクなどに使用するために形成されてい
るSiO₂膜を省略して図示している。また第１１
図では、半導体集積回路内部の各素子を接続する
配線電極を省略して図示している。

上述のように半導体集積回路を構成することに
よつて次の利点が得られる。

(a) 電力用トランジスタの活性領域の主要部分
は、ダブルエピタキシヤル領域の１層目である
第２の半導体領域３２に形成され、最終的に表
面領域になるダブルエピタキシヤル領域の２層
目であるエピタキシヤル成長層から成る領域３
８には形成されず、このエピタキシヤル成長層
から成る領域３８は、電力用トランジスタに関
しては主としてエミツタ直列抵抗を得るための
第７の半導体領域３８ａとして使用されてい
る。したがつて、エピタキシヤル成長層から成
る領域３８に多く発生してしまう結晶欠陥が電
力用トランジスタの耐圧劣化や製造歩留りの低
下といつた不利益に結びつく確率が大幅に減少
した。その結果、電力用高耐圧トランジスタを
含む半導体集積回路を製造歩留りよく製造する
ことが可能となつた。

(b) 電力用トランジスタのエミツタ直列抵抗領域
である領域３８ａはエミツタ領域である領域３
５の上部にあり、エミツタ直列抵抗は領域３８
ａの縦方向のバルク抵抗を利用している。この
ため、電力用トランジスタにエミツタ直列抵抗
を付与したことによりチツプサイズが大きくな
ることはなく、チツプサイズ増大に基づくコス
トアツプや製造歩留りの低下といつた問題もな
い。

(c) 電力用トランジスタのエミツタ直列抵抗を流
れる電流の通路が領域３８ａのほゞ全域（全横
断面）に渡つている。したがつて、エミツタ直
列抵抗の電流容量が大きく、エミツタ直列抵抗
の焼損事故が起り難い。なお、高抵抗率の領域
３８ａにエミツタ電極４８を低抵抗接続するた
めに、電極接続領域として低抵抗率領域を形成
するのは通常行われる手段である。上記実施例
では、エミツタ電極接続領域として、第７の半
導体領域３８ａの表面側にN⁺型（第１導電型）
で低抵抗率の複数の第10の半導体領域４２が島
状に分散配置している。この場合、エミツタ直
列抵抗は、領域４２の先端部と領域３５の間の
領域３８ａの持つバルク抵抗を利用することに
なり、領域４２が領域３８ａに分散配置されて
いることから、エミツタ直列抵抗が領域３８ａ
に分配配置されることになる。したがつて、エ
ミツタ直列抵抗領域である領域３８ａに電流が
分散して流れることになり、エミツタ直列抵抗
は一層焼損し難くなつている。しかも、この電
流分散の効果は、エミツタ領域である領域３５
からベース領域である領域３３に流れる電流を
集中させない方向に作用するため、電力用トラ
ンジスタの二次破壊耐量が向上するという利点
も生んでいる。

(d) 電力用トランジスタのベース引出し領域であ
る領域３９とエミツタ直列抵抗領域である領域
３８ａの境界即ち第７の半導体領域３８ａの表
面側であつて第６の半導体領域３９と隣接する
部分に形成された第11の半導体領域４３は、領
域３９から領域３８ａへ注入される正孔（領域
３９の多数キヤリア）による電流を減少させ、
電力用トランジスタの電流増幅率h_FEのリニア
リテイを改善する役目を果している。領域４３
が存在しないと、拡散による不純物濃度が高い
領域３９の表面近傍から低不純物濃度の領域３
８ａに注入される正孔電流が大きくなり、この
正孔電流のベース電流に占める割合が低電流領
域で大きいため、低電流領域でのh_FEが低下し
てh_FEのリニアリテイが悪くなる。領域３９の
下部の方は拡散による不純物濃度がかなり低く
なつているので、そこから領域３８ａに注入さ
れる正孔電流は少ない。したがつて、領域３９
の下部の方まで領域４３が延在していなくても
実用上問題はない。

(e) 第５図〜第１１図で説明した製造方法では、
領域３３と３４、領域３５と３６と３７、領域
３９と４０と４１を同時に形成するので、半導
体集積回路を合理的に製造することが可能にな
る。

以上、実施例について説明したが、本発明はこ
の実施例に限定されることなく、本発明の趣旨を
逸脱しない範囲で種々の変更が可能である。例え
ば、電力用トランジスタを、マルチエミツタ構造
としたり、ダーリントン接続された２個のトラン
ジスタとしてもよい。また不純物を拡散して形成
した領域を、不純物をイオン注入法でイオンを打
込んで形成するようにしてもよい。また各領域の
抵抗率や不純物濃度および寸法等を所望の特性に
応じて種々変更してもよい。また、電力用トラン
ジスタのコレクタ高抵抗領域となる第２の半導体
領域３２はエピタキシヤル成長法で形成するのが
普通で、この場合に本発明の効果が顕著である。
しかし、高抵抗率の半導体基板に電力用トランジ
スタのコレクタ低抵抗領域となる第１の半導体領
域３１を拡散により形成して残部を第２の半導体
領域３２としても本発明の効果は十分に発揮され
る。

【図面の簡単な説明】

第１図、第２図、第３図、及び第４図は、従来
の集積回路の各製造工程の状態を示す断面図、第
５図、第６図、第７図、第８図、第９図、第１０
図、及び第１１図は本発明の１実施例に係わる集
積回路の各製造工程の状態を示す断面図である。 尚図面に用いられている符号に於いて、３１は
第１の半導体領域、３２は第２の半導体領域、３
３は第２の半導体領域、３４は第４の半導体領
域、３５は第５の半導体領域、３８はエピタキシ
ヤル成長層、３８ａは第７の半導体領域、４０は
第８の半導体領域、３８ｂ，３８ｃは第９の半導
体領域である。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電型で低抵抗率の第１の半導体領域３
   １と、 前記第１の半導体領域３１に隣接する第１導電
   型で高抵抗率の第２の半導体領域３２と、 その一部が前記第２の半導体領域３２で囲まれ
   るように形成された第１導電型とは反対の第２導
   電型の第３の半導体領域３３と、 その一部が前記第２の半導体領域３２で囲まれ
   るように形成され且つ前記第３の半導体領域３３
   とは分離された第２導電型の第４の半導体領域３
   ４と、 その一部が第３の半導体領域３３で囲されるよ
   うに形成された第１導電型の第５の半導体領域３
   ５と、 少なくとも前記第２の半導体領域３２と前記第
   ３の半導体領域３３と前記第４の半導体領域３４
   と前記第５の半導体領域３５とを被覆するように
   形成された第１導電型で高抵抗率のエピタキシヤ
   ル成長層３８を貫通して前記第３の半導体領域３
   ３に達するように形成された第２導電型の第６の
   半導体領域３９と、 前記エピタキシヤル成長層３８の一部に基づい
   て少なくとも前記第５の半導体領域３５の上に設
   けられた第１導電型の第７の半導体領域３８ａ
   と、 前記エピタキシヤル成長層３８を貫通して前記
   第４の半導体領域３４に達すると共に前記エピタ
   キシヤル成長層３８の一部を環状に囲むように形
   成された第２導電型の第８の半導体領域４０と、 前記第８の半導体領域４０によつて囲まれた前
   記エピタキシヤル成長層３８の一部から成る第９
   の半導体領域と、 前記第９の半導体領域の中に形成された半導体
   回路素子と、 前記第１の半導体領域３１に設けられた電力用
   トランジスタのコレクタ電極５０と、 前記第６の半導体領域３９に設けられた電力用
   トランジスタのベース電極４９と、 前記第７の半導体領域３８ａに接続されるよう
   に設けられた前記電力用トランジスタのエミツタ
   電極４８と、 を具備し、前記第１及び第２の半導体領域３１，
   ３２が前記電力用トランジスタのコレクタ領域、
   前記第３の半導体領域３３が前記電力用トランジ
   スタのベース領域、前記第５の半導体領域３５が
   前記電力用トランジスタのエミツタ領域、前記第
   ６の半導体領域３９が前記電力用トランジスタの
   ベース引出し領域、及び前記第７の半導体領域３
   ８ａがエミツタ直列抵抗領域として働くように構
   成された半導体集積回路。 ２ 前記第２の半導体領域３２はエピタキシヤル
   成長法で形成された領域である特許請求の範囲第
   １項記載の半導体集積回路。 ３ 前記第７の半導体領域３８ａは、その表面側
   に、前記エミツタ電極４８に接続され且つ島状に
   分散された複数個の第１導電型で低抵抗率の領域
   ４２を有するものである特許請求の範囲第１項又
   は第２項記載の半導体集積回路。 ４ 前記第７の半導体領域３８ａは、その表面側
   において前記第６の半導体領域３９と隣接する部
   分に、第１導電型で低抵抗率の領域４３を有する
   ものである特許請求の範囲第１項又は第２項又は
   第３項記載の半導体集積回路。