JPS622552A - 半導体検査装置および半導体検査方法 - Google Patents
半導体検査装置および半導体検査方法Info
- Publication number
- JPS622552A JPS622552A JP60140801A JP14080185A JPS622552A JP S622552 A JPS622552 A JP S622552A JP 60140801 A JP60140801 A JP 60140801A JP 14080185 A JP14080185 A JP 14080185A JP S622552 A JPS622552 A JP S622552A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- probing
- semiconductor
- lsi
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＩＣ，ＬＣＩ等の半導体装置の故障解析に用
いる装置および方法に関するものであり、特に微細化、
高密度高集積化ＬＳＩのどこが故障しているかを効果的
に検出できる半導体検査装置および検査方法を提供する
ものである。
いる装置および方法に関するものであり、特に微細化、
高密度高集積化ＬＳＩのどこが故障しているかを効果的
に検出できる半導体検査装置および検査方法を提供する
ものである。
従来の技術
ＬＳＩの高集積化に伴い、ＬＳＩのどこが故障している
かをＬＳＩの入出力端子を用いる電気的方法だけで解析
することは困難になってきた。この為、ＬＳＩの内部回
路の電気的状態を直接測定、観察する必要がある。
かをＬＳＩの入出力端子を用いる電気的方法だけで解析
することは困難になってきた。この為、ＬＳＩの内部回
路の電気的状態を直接測定、観察する必要がある。
従来、上記目的に対し、ＬＳＩ内部の°Ａｌ配線パター
ンに対し金属探針を機械的に接触させて電気的状態を測
定し、故障箇所を発見していた。しかし、この方法はＬ
ＳＩの微細化に伴ない前記金属探針をＬＳＩ内部のＡＩ
配線に対して正確に機械的接触させることが困難となり
今日のＬＳＩの解析に適応できなくなってきた。更に、
金属探針および配線に付遊する容量が測定精度を劣化さ
せる等の問題がある。
ンに対し金属探針を機械的に接触させて電気的状態を測
定し、故障箇所を発見していた。しかし、この方法はＬ
ＳＩの微細化に伴ない前記金属探針をＬＳＩ内部のＡＩ
配線に対して正確に機械的接触させることが困難となり
今日のＬＳＩの解析に適応できなくなってきた。更に、
金属探針および配線に付遊する容量が測定精度を劣化さ
せる等の問題がある。
近年、上記問題に対し、例えば解説記事（日経エレクト
ｏ＝クス３−１５ ／ １８５ Ｐ１７２〜２０１）
に記される様な走査形電子顕微鏡（Ｓ、Ｅ、Ｍ、）を応
用した電子ビームプローバーの研究、開発が行なわれ、
ＬＳＩの解析に応用されている。本装置は、真空中のＬ
ＳＩ表面に電子ビームを照射し、ＬＳＩ表面から放出さ
れる二次電子信号を検出しＬＳＩ内部の電気的状態を非
接触で観察するもので′あり、ＬＳＩの微細化に対応で
きる特徴を有する。
ｏ＝クス３−１５ ／ １８５ Ｐ１７２〜２０１）
に記される様な走査形電子顕微鏡（Ｓ、Ｅ、Ｍ、）を応
用した電子ビームプローバーの研究、開発が行なわれ、
ＬＳＩの解析に応用されている。本装置は、真空中のＬ
ＳＩ表面に電子ビームを照射し、ＬＳＩ表面から放出さ
れる二次電子信号を検出しＬＳＩ内部の電気的状態を非
接触で観察するもので′あり、ＬＳＩの微細化に対応で
きる特徴を有する。
一方、微細に絞ったレーザー光をＬＳＩに照射してＬＳ
Ｉの内部状態を解析するレーザープローババーの開発も
行なわれている。この方法は大気中でＬＳＩ内部のロジ
ック状態を非接触で解析するものである。
Ｉの内部状態を解析するレーザープローババーの開発も
行なわれている。この方法は大気中でＬＳＩ内部のロジ
ック状態を非接触で解析するものである。
発明が解決しようとする問題点
上述の二つの非接触プロービング手段だけでは、大規模
ＬＳＩのどこが故障しているかを解明することは非常に
困難となる。
ＬＳＩのどこが故障しているかを解明することは非常に
困難となる。
非接触プロービング技術を用いてＬＳＩの故障解析を行
う場合、ＬＳＩの故障が検出された外部端子より順次Ｌ
ＳＩの内部にむかってプロービングしかつそのプロービ
ング結果が正しいか否かを判定していく必要がある。こ
の場合、今日のＬＳＩに於いてはその回路規模が大きい
為に膨大な数のノード全てに対してプロービングを行い
その結果が正しいか否かを判断していくことは不可能に
近い。
う場合、ＬＳＩの故障が検出された外部端子より順次Ｌ
ＳＩの内部にむかってプロービングしかつそのプロービ
ング結果が正しいか否かを判定していく必要がある。こ
の場合、今日のＬＳＩに於いてはその回路規模が大きい
為に膨大な数のノード全てに対してプロービングを行い
その結果が正しいか否かを判断していくことは不可能に
近い。
このため、ＬＳＩの故障と関係のあるノード（内部回路
の特定部分）に対してのみプロービングし、判定を行う
事が有効と考えられるがＬＳＩの故障症状に応じてどの
ノードをプロービングするかを決定し、その結果の判断
を遂−人手によって行うことは効率的でない。又、プロ
ービングすべきノード選択、グローピング結果の判定は
ＬＳＩの回路構成、パターン配置を熟知した人でなけれ
ば行うことができない。
の特定部分）に対してのみプロービングし、判定を行う
事が有効と考えられるがＬＳＩの故障症状に応じてどの
ノードをプロービングするかを決定し、その結果の判断
を遂−人手によって行うことは効率的でない。又、プロ
ービングすべきノード選択、グローピング結果の判定は
ＬＳＩの回路構成、パターン配置を熟知した人でなけれ
ば行うことができない。
問題点を解決するだめの手段
本発明は上記問題点に鑑みなされたものであり、微細化
、高集積化ＬＳＩの故障解析を効率的に行える手段を提
供するものである。即ち、本発明の半導体検査装置はＬ
ＳＩに対する信号入力手段とＬＳＩ出力を期待値と比較
する手段と、ＬＳＩをＸ方向、Ｙ方向に移動させる為の
Ｘ−Ｙステージと、ＬＳＩ内部の電気的状態を非接触で
プロービングする手段と、プロービング位置決定、結果
の判定および実行手段とを有するものである。
、高集積化ＬＳＩの故障解析を効率的に行える手段を提
供するものである。即ち、本発明の半導体検査装置はＬ
ＳＩに対する信号入力手段とＬＳＩ出力を期待値と比較
する手段と、ＬＳＩをＸ方向、Ｙ方向に移動させる為の
Ｘ−Ｙステージと、ＬＳＩ内部の電気的状態を非接触で
プロービングする手段と、プロービング位置決定、結果
の判定および実行手段とを有するものである。
そして、本発明の検査方法は、ＬＳＩの人、力端子にテ
スト信号を印加し、そのときの前記半導体装置の出力端
子に現われる出力信号を期待値信号と比較し、前記出力
信号と期待値との一致又は不一致を検出し、前記不一致
の場合に前記出力端子に現われる誤り信号を用いて非接
触プロービング手段を制御して前記半導体装置の特定部
分をプロービングし、このプロービングデーターと前記
プロービング部分の期待値とを比較することにより、前
記半導体装置の故障箇所を検出することを特徴とする半
導体装置の検査方法である。
スト信号を印加し、そのときの前記半導体装置の出力端
子に現われる出力信号を期待値信号と比較し、前記出力
信号と期待値との一致又は不一致を検出し、前記不一致
の場合に前記出力端子に現われる誤り信号を用いて非接
触プロービング手段を制御して前記半導体装置の特定部
分をプロービングし、このプロービングデーターと前記
プロービング部分の期待値とを比較することにより、前
記半導体装置の故障箇所を検出することを特徴とする半
導体装置の検査方法である。
作 用
本発明の半導体検査装置は、ＬＳＩの故障症状に応じて
ＬＳＩの故障に関係するノード（内部回路の特定部分）
を抽出し、非接触プロービング手段によって前記故障に
関係するメートをプロービングし、プロービングの結果
を自動的に判定することが可能となり、微細化、高集積
化ＬＳＩの故障箇所を容易かつ迅速に検出することがで
きる。
ＬＳＩの故障に関係するノード（内部回路の特定部分）
を抽出し、非接触プロービング手段によって前記故障に
関係するメートをプロービングし、プロービングの結果
を自動的に判定することが可能となり、微細化、高集積
化ＬＳＩの故障箇所を容易かつ迅速に検出することがで
きる。
実施例
本発明による半導体検査装置の一実施例を第１図、第２
図を用いて説明する。
図を用いて説明する。
第１図は本発明の一実施例の検査装置の構成を示すブロ
ック図である。半導体装置（ＬＳＩ）１０に対して、信
号入力手段２０によりテスト入力信号が印加され、この
ときの半導体装置１ｏの出力データーは比較手段３０に
よって半導体装置１゜の期待値（正常出力信号）と比較
される。半導体装置１０はＸ−Ｙステージ６０上に載置
され、Ｘ。
ック図である。半導体装置（ＬＳＩ）１０に対して、信
号入力手段２０によりテスト入力信号が印加され、この
ときの半導体装置１ｏの出力データーは比較手段３０に
よって半導体装置１゜の期待値（正常出力信号）と比較
される。半導体装置１０はＸ−Ｙステージ６０上に載置
され、Ｘ。
Ｙ方向に移動可能となっている。半導体装置１０の故障
は比較手段３０によって検出され、故障検出時の前記テ
スト入力信号の状態、故障が検出された半導体装置の出
力端子Ｎｏ等が比較手段３゜に記憶される。ここで本実
施例の半導体検査装置は、半導体装置１０のどこに故障
原因が存在するかをつきとめる為に半導体装置１０の内
部回路の電気的状態を非接触プロービング手段４ｏによ
り測定する。このとき、半導体装置１０の内部回路のど
こをプロービングするかは半導体装置１ｏの故障症状に
よって異なる。そこで本実施例の半導体検査装置では、
半導体装置１０の故障症状に応じて半導体装置１ｏの内
部のどこをプロービングするかを自動的に決定するプロ
ーブノード決定手段７ｏによって選ばれた場所をプロー
ビングし、このプロービング結果は判定手段８０によっ
て自動的に期待値（プロービング部分の正常動作値）と
比較される。
は比較手段３０によって検出され、故障検出時の前記テ
スト入力信号の状態、故障が検出された半導体装置の出
力端子Ｎｏ等が比較手段３゜に記憶される。ここで本実
施例の半導体検査装置は、半導体装置１０のどこに故障
原因が存在するかをつきとめる為に半導体装置１０の内
部回路の電気的状態を非接触プロービング手段４ｏによ
り測定する。このとき、半導体装置１０の内部回路のど
こをプロービングするかは半導体装置１ｏの故障症状に
よって異なる。そこで本実施例の半導体検査装置では、
半導体装置１０の故障症状に応じて半導体装置１ｏの内
部のどこをプロービングするかを自動的に決定するプロ
ーブノード決定手段７ｏによって選ばれた場所をプロー
ビングし、このプロービング結果は判定手段８０によっ
て自動的に期待値（プロービング部分の正常動作値）と
比較される。
次に第２図を用いて本実施例の具体的構成について説明
する。
する。
第２図に於いて解析するＬＳＩ（半導体装置）１０に対
しては電源電圧並びにテスト入力信号を印加し、同時に
ＬＳｌｌｏの出力端子より出力される出力信号が期待値
と一致するか否かを比較判断し、この比較結果を記憶す
るロジックテスター２１により、必要な電圧、テストパ
ターン信号の印加、並びに出力信号が期待値と一致する
か否かの比較判断がなされる。すなわち、テスター２１
は第１図の信号入力手段２ｏと比較手段３ｏを有するも
のである。この比較判断の結果不一致が検出された不良
ＬＳＩには次のプロービングにより故障箇所を検出する
。
しては電源電圧並びにテスト入力信号を印加し、同時に
ＬＳｌｌｏの出力端子より出力される出力信号が期待値
と一致するか否かを比較判断し、この比較結果を記憶す
るロジックテスター２１により、必要な電圧、テストパ
ターン信号の印加、並びに出力信号が期待値と一致する
か否かの比較判断がなされる。すなわち、テスター２１
は第１図の信号入力手段２ｏと比較手段３ｏを有するも
のである。この比較判断の結果不一致が検出された不良
ＬＳＩには次のプロービングにより故障箇所を検出する
。
本実施例に於いてはＬＳＩ内部回路の動作状態を解析す
る為の非接触プロービング手段としてレーザープローバ
ー４０を用いる。レーザー光源４１（本実施例ではＨｅ
−Ｎｅレーザー：λ：６３２ａ人）から出力されるレ
ーザー光４２はレーザー光学系４３並びにパワー制御、
パルス制御を行うＡ 、Ｏ０Ｍ（アコストオプティック
モジュレータ： Ａｃｏｕｇｔ。
る為の非接触プロービング手段としてレーザープローバ
ー４０を用いる。レーザー光源４１（本実施例ではＨｅ
−Ｎｅレーザー：λ：６３２ａ人）から出力されるレ
ーザー光４２はレーザー光学系４３並びにパワー制御、
パルス制御を行うＡ 、Ｏ０Ｍ（アコストオプティック
モジュレータ： Ａｃｏｕｇｔ。
−０ｐｔｉｃ Ｍｏｄｕｌａｔｏｒ ） ａ ４を介し
て光学顕微鏡４６に入射される。光学顕微鏡４６に入射
されたレーザー光は対物レンズ４６によって絞られ、細
いレーザービーム４２４としてＬＳ１１ｏ表面に照射さ
れる。尚、このときＬＳｌｌｏは開封されて半導体チッ
プの表面部分が露出している必要がある。
て光学顕微鏡４６に入射される。光学顕微鏡４６に入射
されたレーザー光は対物レンズ４６によって絞られ、細
いレーザービーム４２４としてＬＳ１１ｏ表面に照射さ
れる。尚、このときＬＳｌｌｏは開封されて半導体チッ
プの表面部分が露出している必要がある。
ここで、公知のごとくレーザプロービング法の原理は、
ＬＳＩを構成するＭＯＳＦＥＴの例えばドレイン領域に
レーザー光を照射しＬＳＩの電源端子に現われる光励起
電流を測定することにより、レーザー照射中のＭＯＳＦ
ＥＴの電気的状態（ＯＮｌｏＦＦ）を解析できるもので
ある。
ＬＳＩを構成するＭＯＳＦＥＴの例えばドレイン領域に
レーザー光を照射しＬＳＩの電源端子に現われる光励起
電流を測定することにより、レーザー照射中のＭＯＳＦ
ＥＴの電気的状態（ＯＮｌｏＦＦ）を解析できるもので
ある。
すなわち、ＬＳｌｌｏの内部ではレーザー光照射による
電子−正孔の対が励起されレーザー照射する回路ノード
の電気的状態に対応した光励起電流がＬＳｌｌｏの電源
端子又はＧＮ用端子に流れる。
電子−正孔の対が励起されレーザー照射する回路ノード
の電気的状態に対応した光励起電流がＬＳｌｌｏの電源
端子又はＧＮ用端子に流れる。
この光励起電流は光励起電流検出器４７によって測定さ
れ、逐次光励起電流メモリ４８に記憶される。
れ、逐次光励起電流メモリ４８に記憶される。
ロジックテスター２１ 、Ａ、Ｏ，Ｍ４４．光励起電流
検出器４７並びに光励起電流メモリ４８はタイミング的
に同期して動作する必要がある為、これらはタイミング
コントローラー４９によってタイミング制御されている
。尚、前記Ａ、Ｏ，Ｍ４４はＡ、Ｏ，Ｍ、ドライバー６
０を介して動作する。
検出器４７並びに光励起電流メモリ４８はタイミング的
に同期して動作する必要がある為、これらはタイミング
コントローラー４９によってタイミング制御されている
。尚、前記Ａ、Ｏ，Ｍ４４はＡ、Ｏ，Ｍ、ドライバー６
０を介して動作する。
本実施例に於いてはレーザービーム４２１がＬＳｌｌｏ
の内部のどこに照射されているかをテレビカメラ６１．
モニターテレビ６２によって必要に応じて観察すること
ができる。
の内部のどこに照射されているかをテレビカメラ６１．
モニターテレビ６２によって必要に応じて観察すること
ができる。
次にＬＳｌｌｏはｘ−ｙステージ６ｏ上に載置されステ
ージコントローラー６１の制御によってｘ−Ｙステージ
６ｏを移動することで、レーザ−ビーム４２５１ＬＳ１
１ｏ表面の任意の場所に対して照射可能としている。尚
、Ｘ−Ｙステージ６゜はＸ−Ｙ方向以外にＺ軸方向、回
転軸の調整機構。
ージコントローラー６１の制御によってｘ−Ｙステージ
６ｏを移動することで、レーザ−ビーム４２５１ＬＳ１
１ｏ表面の任意の場所に対して照射可能としている。尚
、Ｘ−Ｙステージ６゜はＸ−Ｙ方向以外にＺ軸方向、回
転軸の調整機構。
も有しておりＬＳ１１０表面でのレーザースポットの焦
点調整、ＬＳ Ｉ １ｏの平行度の調整が可能である。
点調整、ＬＳ Ｉ １ｏの平行度の調整が可能である。
制御用電子計算機了１は前述のロジックテスター２１．
光励起電流メモリー４８．タイミングコントローラー４
９ 、Ａ、Ｏ，Ｍ ドライバー６０及びステージコント
ローラー６１をプログラム制御するとともに光励起電流
メモリ４８に記憶されたデーターの解析を行う。測定デ
ーター、解析結果は必要に応じて磁気ディスクメモリ６
３に記憶、保存することができる。又、必要に応じて記
憶保存された測定データーおよび解析結果は随時読み出
して必要な処理を施して表示装置（ディスプレイ）６４
に表示される。以上の構成によりＬＳＩ内部回路の動作
状態を非接触でプロービングすることが可能となる。尚
、制御用電子計算機７１は抜術するＬＳＩ設計データー
を参照し、ＬＳＩ内部回路のどこをプロービングするか
を決定する為に通信回線７２を介してホストコンピュー
ター７３と接続されている。
光励起電流メモリー４８．タイミングコントローラー４
９ 、Ａ、Ｏ，Ｍ ドライバー６０及びステージコント
ローラー６１をプログラム制御するとともに光励起電流
メモリ４８に記憶されたデーターの解析を行う。測定デ
ーター、解析結果は必要に応じて磁気ディスクメモリ６
３に記憶、保存することができる。又、必要に応じて記
憶保存された測定データーおよび解析結果は随時読み出
して必要な処理を施して表示装置（ディスプレイ）６４
に表示される。以上の構成によりＬＳＩ内部回路の動作
状態を非接触でプロービングすることが可能となる。尚
、制御用電子計算機７１は抜術するＬＳＩ設計データー
を参照し、ＬＳＩ内部回路のどこをプロービングするか
を決定する為に通信回線７２を介してホストコンピュー
ター７３と接続されている。
次に上記構成による半導体検査装置を用いたＬＳＩ内部
の動作解析例について第３図を用いて説明する。第３図
は第６図に示すＬＳｌｌｏの一部の内部回路たとえば制
御回路８０に接続されたゲート回路８１０８ケのノード
（Ａ、Ｈ）に対してレーザープロービングによる光励起
電流を測定した結果を示す。尚、このときＬＳｌｌｏの
入力端子には前記テスト入力信号が印加されている。第
３図から判るようにテスト入力信号のステップの進行に
伴いノードＡ、Ｈをレーザープロービングしたときの光
励起電流値が変化していることが判る。ＬＳｌｌｏは論
理ＬＳＩであシ、内部回路の動作は論理“１″、′φ”
に対応して動作しており、測定された光励起電流は、公
知の如く論理″１″、″φ”に対応している。第４図に
第３図に示した光励起電流値を２値化して論理表示した
結果を示す。
の動作解析例について第３図を用いて説明する。第３図
は第６図に示すＬＳｌｌｏの一部の内部回路たとえば制
御回路８０に接続されたゲート回路８１０８ケのノード
（Ａ、Ｈ）に対してレーザープロービングによる光励起
電流を測定した結果を示す。尚、このときＬＳｌｌｏの
入力端子には前記テスト入力信号が印加されている。第
３図から判るようにテスト入力信号のステップの進行に
伴いノードＡ、Ｈをレーザープロービングしたときの光
励起電流値が変化していることが判る。ＬＳｌｌｏは論
理ＬＳＩであシ、内部回路の動作は論理“１″、′φ”
に対応して動作しており、測定された光励起電流は、公
知の如く論理″１″、″φ”に対応している。第４図に
第３図に示した光励起電流値を２値化して論理表示した
結果を示す。
次に本発明の半導体検査方法の概要とともに本発明の半
導体検査装置に関するプロービングノード決定手段の内
容について説明する。
導体検査装置に関するプロービングノード決定手段の内
容について説明する。
第６図に本発明の半導体検査方体−実施例の流れを示す
。まず、ステップ１．ステップ２においてＬＳｌｌｏに
は前記信号入力手段２０によりテスト信号が入力される
と同時に前記比較手段３゜によりＬＳｌｌｏの良否判定
がなされる。前記良否判定の結果、ＬＳｌｌｏが良品の
場合は故障解析を必要としないため処理を終了する。一
方、前記良否判定の結果、ＬＳｌｌｏが故障と判定され
た場合はステップ３１により故障が検出されたＬＳｌｌ
ｏの出力端子、”φ”誤り故障か１ｎ誤り故障等の故障
状態の解析がなされ、ステップ４により出力端子に故障
を出力するだめの条件、即ち前記出力端子に接続される
ＬＳｌｌｏの内部のゲート回路の入力ノードのなかで故
障あるいは故障伝播の可能性があるノードの数、ノード
Ｎｏが調べられる。ここで前記故障あるいは故障伝播の
可能性がある入力ノードの数が１ケであればこの１ケの
ノードを出力とするゲート回路を解析対象として再び前
記ステップ３を実行する。又、前記故障あるいは故障伝
播の可能性がある入力ノードの数が複数の場合はステッ
プ６により前記複数入力ノードのなかに正常ノードが含
まれているかを解析し故障あるいは故障伝播の可能性の
ある入力ノードの数を限定する。この結果をステップ６
で判定し、故障あるいは故障伝播の可能性のある入力ノ
ードの数が１ケとなればこの１ケのノードを出力とする
ゲート回路を解析対象として再びステップ３を実行する
。又、前記ステップ６での判定の結果故障あるいは故障
伝播の可能性のあるノードの数が複数の場合はそれらの
ノードを前記非接触プロービング手段（本実施例ではレ
ーザープローバー４０）によりステップ７でプロービン
グする。このとき、対象となるノードに対して前記レー
ザービーム４２／ｌを照射する必要がある。本発明の装
置ではＸ−Ｙステージ６０を移動させることにより、前
記対象ノードにレーザービーム４２１が照射され、第３
．４．５図で説明したごとき結果が得られる。複数ノー
ドをプロービングした結果はステップ８で判定され、実
際に故障あるいは故障伝播しているノードが１ケとなっ
た場合はこの１ケのノードを出力とするゲート回路を解
析対象として再びステップ３を実行する。又、実際に故
障あるいは故障伝播しているノードが複数の場合は順次
、これらのノードを出力とするゲート回路を解析対象と
してステップ３を実行する。尚、このとき前記複数ノー
ドが間接的に共通するノードに接続される場合はこの共
通ノードを解析対象として前記ステップ３を実行すれば
より効率的となる。
。まず、ステップ１．ステップ２においてＬＳｌｌｏに
は前記信号入力手段２０によりテスト信号が入力される
と同時に前記比較手段３゜によりＬＳｌｌｏの良否判定
がなされる。前記良否判定の結果、ＬＳｌｌｏが良品の
場合は故障解析を必要としないため処理を終了する。一
方、前記良否判定の結果、ＬＳｌｌｏが故障と判定され
た場合はステップ３１により故障が検出されたＬＳｌｌ
ｏの出力端子、”φ”誤り故障か１ｎ誤り故障等の故障
状態の解析がなされ、ステップ４により出力端子に故障
を出力するだめの条件、即ち前記出力端子に接続される
ＬＳｌｌｏの内部のゲート回路の入力ノードのなかで故
障あるいは故障伝播の可能性があるノードの数、ノード
Ｎｏが調べられる。ここで前記故障あるいは故障伝播の
可能性がある入力ノードの数が１ケであればこの１ケの
ノードを出力とするゲート回路を解析対象として再び前
記ステップ３を実行する。又、前記故障あるいは故障伝
播の可能性がある入力ノードの数が複数の場合はステッ
プ６により前記複数入力ノードのなかに正常ノードが含
まれているかを解析し故障あるいは故障伝播の可能性の
ある入力ノードの数を限定する。この結果をステップ６
で判定し、故障あるいは故障伝播の可能性のある入力ノ
ードの数が１ケとなればこの１ケのノードを出力とする
ゲート回路を解析対象として再びステップ３を実行する
。又、前記ステップ６での判定の結果故障あるいは故障
伝播の可能性のあるノードの数が複数の場合はそれらの
ノードを前記非接触プロービング手段（本実施例ではレ
ーザープローバー４０）によりステップ７でプロービン
グする。このとき、対象となるノードに対して前記レー
ザービーム４２／ｌを照射する必要がある。本発明の装
置ではＸ−Ｙステージ６０を移動させることにより、前
記対象ノードにレーザービーム４２１が照射され、第３
．４．５図で説明したごとき結果が得られる。複数ノー
ドをプロービングした結果はステップ８で判定され、実
際に故障あるいは故障伝播しているノードが１ケとなっ
た場合はこの１ケのノードを出力とするゲート回路を解
析対象として再びステップ３を実行する。又、実際に故
障あるいは故障伝播しているノードが複数の場合は順次
、これらのノードを出力とするゲート回路を解析対象と
してステップ３を実行する。尚、このとき前記複数ノー
ドが間接的に共通するノードに接続される場合はこの共
通ノードを解析対象として前記ステップ３を実行すれば
より効率的となる。
次に本発明の半導体検査装置並びに本発明の半導体検査
方法を用いて、実際のＬＳＩ故障解析を行う具体的な例
について第７図、第８図、第９図を用いて説・明する。
方法を用いて、実際のＬＳＩ故障解析を行う具体的な例
について第７図、第８図、第９図を用いて説・明する。
。。
第７図に於いてＬＳｌｌｏの入力端子１．２゜３へは信
号入力手段２ｏによりテスト入力信号が印加され、出力
端子４からは前記テスト入力信号に対応する出力信号が
出力される。この出力信号はＬＳｌｌｏの期待値（正常
動作時の出力信号）と比較され、ＬＳｌｌｏの良否判定
が行われる。
号入力手段２ｏによりテスト入力信号が印加され、出力
端子４からは前記テスト入力信号に対応する出力信号が
出力される。この出力信号はＬＳｌｌｏの期待値（正常
動作時の出力信号）と比較され、ＬＳｌｌｏの良否判定
が行われる。
この良否判定の結果ＬＳ１１０が不良と判定された場合
について、以下に説明する。
について、以下に説明する。
一般［ＬＳＩはＣＡＤ（コンピュータ、エイデ。
ラド デザイｙ ： Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ
Ｄｅｓ＋ｉｇｎ）を用いて設計する場合が多く、従って
ＣＡＤを実行する電子計算機にはＬＳＩの回路接続情報
、ＬＳＩのマスクレイプラト情報、ロジックシミュレー
ターによるロジックシミュレーション結果等のＬＳＩ設
計データーが保存されている。そこで本実施例では解析
に用いるテスト入力データー、ＬＳＩのテスト結果（前
記良否判定）、及び前記ＬＳＩの回路接続情報、テスト
入力データーによるＬＳＩのロジックシミュレーション
結果を用いて、前記良否判定によって故障が検出された
ＬＳＩの出力端子よりＬＳＩ内部へ向ってＬＳＩ内部回
路のどのノードが故障あるいは故障伝播の可能性がある
かを順次推定していき、この推定が困難となった場合に
オペレーターに対して実際のプロービングを促すと同時
にプロービングすべｔＬｓＩ内部。
Ｄｅｓ＋ｉｇｎ）を用いて設計する場合が多く、従って
ＣＡＤを実行する電子計算機にはＬＳＩの回路接続情報
、ＬＳＩのマスクレイプラト情報、ロジックシミュレー
ターによるロジックシミュレーション結果等のＬＳＩ設
計データーが保存されている。そこで本実施例では解析
に用いるテスト入力データー、ＬＳＩのテスト結果（前
記良否判定）、及び前記ＬＳＩの回路接続情報、テスト
入力データーによるＬＳＩのロジックシミュレーション
結果を用いて、前記良否判定によって故障が検出された
ＬＳＩの出力端子よりＬＳＩ内部へ向ってＬＳＩ内部回
路のどのノードが故障あるいは故障伝播の可能性がある
かを順次推定していき、この推定が困難となった場合に
オペレーターに対して実際のプロービングを促すと同時
にプロービングすべｔＬｓＩ内部。
ノードＮｏ（又はノード名）を通知する方法を用いる。
第８図に第７図に示したＬＳｌｌｏの内部回路の一部の
構成、第９図に解析に用いるテスト入力データー、ロジ
ックシミュレーションデータニ、及びテスト結果を示す
。
構成、第９図に解析に用いるテスト入力データー、ロジ
ックシミュレーションデータニ、及びテスト結果を示す
。
例として、第８図に示すＬＳｌｌｏのノード６が５−ａ
−φ（φ縮退故障）となっている場合について説明する
。第９図に示すテスト入力によりテストした場合、出力
端子Ｎｏ ４にテストステップｔ７ で１φ”誤り信号
（本来、′１”であるべきはずの信号が６φ”として検
出される）が出力され、故障回路として判定される。こ
の時点よりＬＳＩ回路のどの部分に故障が存在するかを
推定してい〈プロセス及びプロービング要求の方法を以
下に示す。尚、以下の説明に用いるスラップＮｏ。
−φ（φ縮退故障）となっている場合について説明する
。第９図に示すテスト入力によりテストした場合、出力
端子Ｎｏ ４にテストステップｔ７ で１φ”誤り信号
（本来、′１”であるべきはずの信号が６φ”として検
出される）が出力され、故障回路として判定される。こ
の時点よりＬＳＩ回路のどの部分に故障が存在するかを
推定してい〈プロセス及びプロービング要求の方法を以
下に示す。尚、以下の説明に用いるスラップＮｏ。
は前記第６図に示しだステップＮｏ、と対応する。
ステップ２：ｔ７で出力端子４のφ誤りとして検出
ステップ３：ｔ７に於けるＧ６の入力ツードア、８゜９
の状態分析、 ステップ４：この結果、ノード９に＝ψ”誤り信号が存
在することが考えられる、 ステップ３：ｔ７に於いてレード９が”φ”誤りとなる
条件分析、 ステップ４：この結果、Ｇ５はＡＮＤゲートであるため
、Ｇ６の入力端子２又はノー ド６のいずれか、あるいは２．６ の双方が”φ”誤りしていると考 えられる、 ステップ５：過去のテスト（ｔ、〜１６）よシ入力端子
２．ノード６の５−ａ−φを 否定できるか、 ステップ６：入力端子２のＳ −ａ−φ否定条件はノー
ド８．９が”φ”でノード ７が”１”となり、出力端字４に ”φ”誤りが発生しないことであ る。又、ノード６の５−ａ−φ否 定条件はノード７．８が”φ”で ノード９が“１”となシ、出力端 子４に６φ”誤りが発生しないこ とである。ところがｔ１〜ｔ６には 上記条件を満たすテストは存在し ない。
の状態分析、 ステップ４：この結果、ノード９に＝ψ”誤り信号が存
在することが考えられる、 ステップ３：ｔ７に於いてレード９が”φ”誤りとなる
条件分析、 ステップ４：この結果、Ｇ５はＡＮＤゲートであるため
、Ｇ６の入力端子２又はノー ド６のいずれか、あるいは２．６ の双方が”φ”誤りしていると考 えられる、 ステップ５：過去のテスト（ｔ、〜１６）よシ入力端子
２．ノード６の５−ａ−φを 否定できるか、 ステップ６：入力端子２のＳ −ａ−φ否定条件はノー
ド８．９が”φ”でノード ７が”１”となり、出力端字４に ”φ”誤りが発生しないことであ る。又、ノード６の５−ａ−φ否 定条件はノード７．８が”φ”で ノード９が“１”となシ、出力端 子４に６φ”誤りが発生しないこ とである。ところがｔ１〜ｔ６には 上記条件を満たすテストは存在し ない。
ステップ７：入力端子２．ノード６の双方に“φ“誤り
の可能性がある為、入力端子 ２、ノード６をプローブする。
の可能性がある為、入力端子 ２、ノード６をプローブする。
ステップ８ニプロービングにより入力端子２はｂ
すので入力端子２のＳ −ａ −０は
否定される。ノード６は状態″１′
を示さない為、ノード６のＳ −ａ
−φの可能性が強い。
（確認）Ｇ２の入力端子３をプローブする。
入力端子３は１″、′φ”の両方
の状態をとっているのでノード６の
５−ａ−φ故障が確認される。
上記プロセスのステップ２〜６は故障あるいは故障伝播
ノードの推定プロセスであり、ステップ７．８はオペレ
ーターに対するプロービングの要求とプロービングを要
求するノードＮＯを通知するものである。尚、ステップ
７で実際のプロービングを要求する理由は故障あるいは
故障伝播の可能性があるノードの数が２ヶ以上になると
推定プロセスが複雑となる為である。
ノードの推定プロセスであり、ステップ７．８はオペレ
ーターに対するプロービングの要求とプロービングを要
求するノードＮＯを通知するものである。尚、ステップ
７で実際のプロービングを要求する理由は故障あるいは
故障伝播の可能性があるノードの数が２ヶ以上になると
推定プロセスが複雑となる為である。
本発明は上記プロセスをソフトウェア−化し、プロービ
ングを要求するノードを自動的に決定し、オペレーター
は本ソフトウェア−からのプロービング要求に基づきプ
ロービングを要求するノードに対してプロービングする
。
ングを要求するノードを自動的に決定し、オペレーター
は本ソフトウェア−からのプロービング要求に基づきプ
ロービングを要求するノードに対してプロービングする
。
次にプロービングの結果が正しいか否かを判定するソフ
トウェア−について説明する。
トウェア−について説明する。
本実施例は、Ｌ３Ｉ内部回路に対するプロービング結果
の判定は、前述のロジックシミュレーションデーターと
比較する方法を用いる。従って前記推定プロセスに用い
たロジックシミュレーションデーターを利用できる為、
簡単に比較判定する。
の判定は、前述のロジックシミュレーションデーターと
比較する方法を用いる。従って前記推定プロセスに用い
たロジックシミュレーションデーターを利用できる為、
簡単に比較判定する。
ことが可能となる。
これらのソフトウェア−並びに必要なデーターは全て第
２図に示したホストコンピューター７６上にあり、プロ
ービングシステムのとのデーターのやりとりは第２図の
通信回線７４を通して行われる。
２図に示したホストコンピューター７６上にあり、プロ
ービングシステムのとのデーターのやりとりは第２図の
通信回線７４を通して行われる。
尚、本実施例では非接触プロービング手段として、レー
ザープローバーを用いたが電子ビームプローバーに置換
えても良い。又、前述のＬＳＩ設計データーのマスクレ
イアウト情報を用い、プロービングの対象ノードのＸ−
Ｙ座標を算出し自動的にｘ−Ｙステージ６ｏを制御して
対象ノードをプロービングすることにより、より効果的
な故障解析が可能となる。
ザープローバーを用いたが電子ビームプローバーに置換
えても良い。又、前述のＬＳＩ設計データーのマスクレ
イアウト情報を用い、プロービングの対象ノードのＸ−
Ｙ座標を算出し自動的にｘ−Ｙステージ６ｏを制御して
対象ノードをプロービングすることにより、より効果的
な故障解析が可能となる。
発明の効果
本発明は非接触プロービング技術を用いることにより、
微細領域の解析機能を有し、更に大規模ＬＳＩの膨大な
数のノードの中からＬＳＩの故障に関係するノードを効
果的にプロービングし、膨大なテスト入力信号に対する
プロービング結果を自動的に判定することが可能となる
。従って微細化、高集積化ＬＳＩの故障診断を効果的に
実施することが可能となる。
微細領域の解析機能を有し、更に大規模ＬＳＩの膨大な
数のノードの中からＬＳＩの故障に関係するノードを効
果的にプロービングし、膨大なテスト入力信号に対する
プロービング結果を自動的に判定することが可能となる
。従って微細化、高集積化ＬＳＩの故障診断を効果的に
実施することが可能となる。
第１図は本発明一実施例の半導体検査装置の概略構成図
、第２図は本発明一実施例の半導体検査装置の詳細構成
図、第３図は光励起電流測定結果を示す図、第４図は光
励起電流を２値化により論理表示した図、第６図はＬＳ
Ｉ内部回路の一部を示す図、第６図は本発明の検査方法
の流れを示す７０−チャート、第７図は良否判定の方法
を示す図、第８図は故障回路の例を示す図、第９図は故
障推定並びにプロービングに用いるデータを示す図であ
る。 １ｏ・・・・・・半導体装置、２ｏ・・・・・・信号入
力手段、２１・・・・・・ロジックテスター、３０・・
・・・・比較手段、４０・・・・・・非接触プロービン
グ手段、６０・・・・・・Ｘ−Ｙステージ、７０・・・
・・・プローブノード決定手段、８０・・・・・・判定
手段、４２．４２’・・・・・・レーザー光、４７・・
・・・・光電流検出器、７１・・・・・・制御用電子計
算機、７５・・・・・−ホストコンピュータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 勿 ６θ 第２図 第３図 Ｃ−−−一−−− Ｄ −〜＾−−□−−−
−−−−−−Ｅ−−一−−−− ｖＪ４図 第５図 第６図 第８図 第９図
、第２図は本発明一実施例の半導体検査装置の詳細構成
図、第３図は光励起電流測定結果を示す図、第４図は光
励起電流を２値化により論理表示した図、第６図はＬＳ
Ｉ内部回路の一部を示す図、第６図は本発明の検査方法
の流れを示す７０−チャート、第７図は良否判定の方法
を示す図、第８図は故障回路の例を示す図、第９図は故
障推定並びにプロービングに用いるデータを示す図であ
る。 １ｏ・・・・・・半導体装置、２ｏ・・・・・・信号入
力手段、２１・・・・・・ロジックテスター、３０・・
・・・・比較手段、４０・・・・・・非接触プロービン
グ手段、６０・・・・・・Ｘ−Ｙステージ、７０・・・
・・・プローブノード決定手段、８０・・・・・・判定
手段、４２．４２’・・・・・・レーザー光、４７・・
・・・・光電流検出器、７１・・・・・・制御用電子計
算機、７５・・・・・−ホストコンピュータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 勿 ６θ 第２図 第３図 Ｃ−−−一−−− Ｄ −〜＾−−□−−−
−−−−−−Ｅ−−一−−−− ｖＪ４図 第５図 第６図 第８図 第９図
Claims (3)
- （１）半導体装置に対して信号入力する手段と、この入
力に対する前記半導体装置の出力を期待値と比較する手
段と、前記半導体装置内部の電気的状態を非接触でプロ
ービングする手段と、前記半導体装置を少なくともＸ方
向、Ｙ方向に移動可能とするステージと、前記半導体装
置の故障症状に応じて前記半導体装置内部のどこをプロ
ービングするかを自動的に決定する手段と、プロービン
グ結果を判定する手段とを有してなることを特徴とする
半導体検査装置。 - （２）非接触プロービング手段を、レーザープローバー
又は電子ビームプローバーにより構成したことを特徴と
する特許請求の範囲第１項記載の半導体検査装置。 - （３）半導体装置の入力端子にテスト信号を印加し、そ
のときの前記半導体装置の出力端子に現われる出力信号
を期待値信号と比較し、前記出力信号と期待値との一致
又は不一致を検出し、前記不一致の場合に前記出力端子
に現われる誤り信号を用いて非接触プロービング手段を
制御して前記半導体装置の特定部分をプロービングし、
このプロービングデーターと前記プロービング部分の期
待値とを比較することにより、前記半導体装置の故障箇
所を検出することを特徴とする半導体の検査方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60140801A JPS622552A (ja) | 1985-06-27 | 1985-06-27 | 半導体検査装置および半導体検査方法 |
| KR1019860005081A KR900007993B1 (ko) | 1985-06-27 | 1986-06-25 | 반도체검사장치 및 반도체검사방법 |
| US07/097,358 US4761607A (en) | 1985-06-27 | 1987-09-08 | Apparatus and method for inspecting semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60140801A JPS622552A (ja) | 1985-06-27 | 1985-06-27 | 半導体検査装置および半導体検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622552A true JPS622552A (ja) | 1987-01-08 |
Family
ID=15277054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60140801A Pending JPS622552A (ja) | 1985-06-27 | 1985-06-27 | 半導体検査装置および半導体検査方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4761607A (ja) |
| JP (1) | JPS622552A (ja) |
| KR (1) | KR900007993B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252417A (ja) * | 1987-04-09 | 1988-10-19 | Tokyo Electron Ltd | 半導体処理装置 |
| JPH059469U (ja) * | 1991-07-25 | 1993-02-09 | 松下電工株式会社 | 電気かみそり |
| JP2012084849A (ja) * | 2010-10-07 | 2012-04-26 | Raytheon Co | 未知の半導体装置の機能の非破壊的な決定 |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4996659A (en) * | 1986-08-20 | 1991-02-26 | Hitachi, Ltd. | Method of diagnosing integrated logic circuit |
| DE3889986T2 (de) * | 1987-07-13 | 1994-09-15 | Hamamatsu Photonics Kk | Anordnung eines Spannungsdetektors. |
| US4878179A (en) * | 1987-11-12 | 1989-10-31 | Rockwell International Corporation | Interactive diagnostic methodology and apparatus for microelectronic devices |
| US4907230A (en) * | 1988-02-29 | 1990-03-06 | Rik Heller | Apparatus and method for testing printed circuit boards and their components |
| US5025209A (en) * | 1988-06-30 | 1991-06-18 | Victor Company Of Japan, Ltd. | Apparatus for detecting surface potential distribution |
| US5023545A (en) * | 1990-06-04 | 1991-06-11 | The United States Of America | Circuit probing system |
| JP2937440B2 (ja) * | 1990-08-21 | 1999-08-23 | 株式会社東芝 | 集積回路検査装置 |
| US5175495A (en) * | 1991-04-30 | 1992-12-29 | Lsi Logic Corporation | Detection of semiconductor failures by photoemission and electron beam testing |
| EP0527321A1 (de) * | 1991-08-05 | 1993-02-17 | Siemens Aktiengesellschaft | Verfahren zur automatischen Fehlerdiagnose von elektrischen Baugruppen |
| JP2884847B2 (ja) * | 1991-10-03 | 1999-04-19 | 三菱電機株式会社 | 故障検出機能を備えた半導体集積回路装置の製造方法 |
| US5258706A (en) * | 1991-10-16 | 1993-11-02 | Siemens Aktiengesellschaft | Method for the recognition of testing errors in the test of microwirings |
| US5334540A (en) * | 1991-11-14 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | OBIC observation method and apparatus therefor |
| US5455517A (en) * | 1992-06-09 | 1995-10-03 | International Business Machines Corporation | Data output impedance control |
| JPH0645418A (ja) * | 1992-07-21 | 1994-02-18 | Mitsubishi Denki Eng Kk | 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 |
| JPH0714898A (ja) * | 1993-06-23 | 1995-01-17 | Mitsubishi Electric Corp | 半導体ウエハの試験解析装置および解析方法 |
| JPH0720208A (ja) * | 1993-07-02 | 1995-01-24 | Mitsubishi Electric Corp | 被測定素子のテスト方法及びテストシステム |
| JP3124417B2 (ja) * | 1993-07-13 | 2001-01-15 | 三菱電機株式会社 | 論理シミュレーションシステム及び論理シミュレーション方法 |
| JP2718370B2 (ja) * | 1994-07-29 | 1998-02-25 | 日本電気株式会社 | 配線ショート箇所検出方法および配線ショート箇所検出装置 |
| US5659244A (en) * | 1994-09-21 | 1997-08-19 | Nec Corporation | Electronic circuit tester and method of testing electronic circuit |
| US6028434A (en) * | 1994-11-28 | 2000-02-22 | Lockheed Fort Worth Company | Method and apparatus for detecting emitted radiation from interrupted electrons |
| US5633807A (en) * | 1995-05-01 | 1997-05-27 | Lucent Technologies Inc. | System and method for generating mask layouts |
| US5665899A (en) * | 1996-02-23 | 1997-09-09 | Rosemount Inc. | Pressure sensor diagnostics in a process transmitter |
| JP2956597B2 (ja) * | 1996-07-31 | 1999-10-04 | 日本電気株式会社 | 半導体検査装置 |
| US5905381A (en) * | 1996-08-22 | 1999-05-18 | Lsi Logic Corporation | Functional OBIC analysis |
| US6169408B1 (en) * | 1996-09-30 | 2001-01-02 | Motorola, Inc. | Method and apparatus for testing an integrated circuit with a pulsed radiation beam |
| KR100230427B1 (ko) * | 1997-06-23 | 1999-11-15 | 윤종용 | 박막 트랜지스터용 액정표시장치 소스드라이버에서의 디코더 테스트방법 및 이를 이용한 디코더 테스트 제어장치 |
| US6466040B1 (en) * | 1997-08-01 | 2002-10-15 | Carl Zeiss Jena Gmbh | Three dimensional optical beam induced current (3-D-OBIC) |
| DE19901767A1 (de) * | 1999-01-18 | 2000-07-20 | Etec Ebt Gmbh | Verfahren und Vorrichtung zum Testen der Funktion einer Vielzahl von Mikrostrukturelementen |
| US6915248B1 (en) * | 1999-06-28 | 2005-07-05 | Cadence Design Systems, Inc. | Method and apparatus for transforming test stimulus |
| US7235800B1 (en) * | 2000-05-31 | 2007-06-26 | Advanced Micro Devices, Inc. | Electrical probing of SOI circuits |
| US6549022B1 (en) * | 2000-06-02 | 2003-04-15 | Sandia Corporation | Apparatus and method for analyzing functional failures in integrated circuits |
| DE10227332A1 (de) * | 2002-06-19 | 2004-01-15 | Akt Electron Beam Technology Gmbh | Ansteuervorrichtung mit verbesserten Testeneigenschaften |
| DE10253717B4 (de) * | 2002-11-18 | 2011-05-19 | Applied Materials Gmbh | Vorrichtung zum Kontaktieren für den Test mindestens eines Testobjekts, Testsystem und Verfahren zum Testen von Testobjekten |
| US6833718B1 (en) | 2002-12-20 | 2004-12-21 | Advanced Micro Devices, Inc. | Photon beacon |
| US6828809B1 (en) * | 2002-12-20 | 2004-12-07 | Advanced Micro Devices, Inc. | Photon detection enhancement of superconducting hot-electron photodetectors |
| US7355418B2 (en) * | 2004-02-12 | 2008-04-08 | Applied Materials, Inc. | Configurable prober for TFT LCD array test |
| US20060038554A1 (en) * | 2004-02-12 | 2006-02-23 | Applied Materials, Inc. | Electron beam test system stage |
| US6833717B1 (en) * | 2004-02-12 | 2004-12-21 | Applied Materials, Inc. | Electron beam test system with integrated substrate transfer module |
| US7319335B2 (en) | 2004-02-12 | 2008-01-15 | Applied Materials, Inc. | Configurable prober for TFT LCD array testing |
| US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| US7202689B2 (en) * | 2005-04-15 | 2007-04-10 | International Business Machines Corporation | Sensor differentiated fault isolation |
| US7535238B2 (en) * | 2005-04-29 | 2009-05-19 | Applied Materials, Inc. | In-line electron beam test system |
| WO2007106759A2 (en) * | 2006-03-14 | 2007-09-20 | Applied Materials, Inc. | Method to reduce cross talk in a multi column e-beam test system |
| US7786742B2 (en) | 2006-05-31 | 2010-08-31 | Applied Materials, Inc. | Prober for electronic device testing on large area substrates |
| US7602199B2 (en) * | 2006-05-31 | 2009-10-13 | Applied Materials, Inc. | Mini-prober for TFT-LCD testing |
| KR100820752B1 (ko) * | 2006-06-05 | 2008-04-10 | 양 전자시스템 주식회사 | 평판표시소자의 프로브 검사장치 및 이를 이용한 프로브검사방법 |
| US20080088325A1 (en) * | 2006-09-01 | 2008-04-17 | Murray David W | Method and system for performing embedded diagnostic application at subassembly and component level |
| JP2008071227A (ja) * | 2006-09-15 | 2008-03-27 | Nec Electronics Corp | 半導体集積回路 |
| JP6520371B2 (ja) * | 2015-05-13 | 2019-05-29 | 富士ゼロックス株式会社 | 基板検査装置、基板検査方法、及び基板検査プログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972738A (ja) * | 1982-09-16 | 1984-04-24 | イーツエーテー、インテグレイテツド、サーキツト、テスチング、ゲゼルシヤフト、フユア、ハルプライタープリユーフテヒニク、ミツト、ベシユレンクテル、ハフツング | Ｖｌｓｉ回路内部の欠陥探索方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4169244A (en) * | 1978-02-03 | 1979-09-25 | Plows Graham S | Electron probe testing, analysis and fault diagnosis in electronic circuits |
| US4168796A (en) * | 1978-04-13 | 1979-09-25 | Ncr Corporation | Tester with driver/sensor circuit having programmable termination devices |
| US4335457A (en) * | 1980-08-08 | 1982-06-15 | Fairchild Camera & Instrument Corp. | Method for semiconductor memory testing |
| US4588950A (en) * | 1983-11-15 | 1986-05-13 | Data Probe Corporation | Test system for VLSI digital circuit and method of testing |
-
1985
- 1985-06-27 JP JP60140801A patent/JPS622552A/ja active Pending
-
1986
- 1986-06-25 KR KR1019860005081A patent/KR900007993B1/ko not_active IP Right Cessation
-
1987
- 1987-09-08 US US07/097,358 patent/US4761607A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972738A (ja) * | 1982-09-16 | 1984-04-24 | イーツエーテー、インテグレイテツド、サーキツト、テスチング、ゲゼルシヤフト、フユア、ハルプライタープリユーフテヒニク、ミツト、ベシユレンクテル、ハフツング | Ｖｌｓｉ回路内部の欠陥探索方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252417A (ja) * | 1987-04-09 | 1988-10-19 | Tokyo Electron Ltd | 半導体処理装置 |
| JP2511955B2 (ja) * | 1987-04-09 | 1996-07-03 | 東京エレクトロン株式会社 | 半導体処理装置 |
| JPH059469U (ja) * | 1991-07-25 | 1993-02-09 | 松下電工株式会社 | 電気かみそり |
| JP2012084849A (ja) * | 2010-10-07 | 2012-04-26 | Raytheon Co | 未知の半導体装置の機能の非破壊的な決定 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR870000599A (ko) | 1987-02-19 |
| KR900007993B1 (ko) | 1990-10-23 |
| US4761607A (en) | 1988-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS622552A (ja) | 半導体検査装置および半導体検査方法 | |
| US9201022B2 (en) | Extraction of systematic defects | |
| US7135344B2 (en) | Design-based monitoring | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| US20130176558A1 (en) | Detecting method for forming semiconductor device | |
| US9689923B2 (en) | Adaptive electrical testing of wafers | |
| CN110494965B (zh) | 检查***、晶圆图显示器、晶圆图显示方法以及存储介质 | |
| JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
| JPH11154695A (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
| JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
| JPH10170585A (ja) | 回路基板検査方法 | |
| JPS5965441A (ja) | 半導体集積回路の故障解析装置 | |
| JP7499864B2 (ja) | 検査方法 | |
| US7899237B2 (en) | Method, apparatus and system for detecting anomalies in mixed signal devices | |
| JP2888999B2 (ja) | 半導体集積回路の検査装置 | |
| Platt et al. | Fault diagnosis on the TMS320C80 (MVP) using FastScan™ | |
| JPH01307679A (ja) | 半導体装置の自動不良解析装置 | |
| JPH0214538A (ja) | 検査装置 | |
| JPS6350031A (ja) | 論理集積回路の故障診断方法 | |
| JPH04114445A (ja) | 半導体試験システム | |
| Brauner et al. | CAD as the foundation for quality assurance in VLSI fabrication | |
| JPH11287848A (ja) | 回路の遅延特性を決定するシステム及び方法 | |
| JPH10335404A (ja) | 検査装置及び検査方法 | |
| JPS62235578A (ja) | 集積回路の内部診断装置 | |
| JP2001083204A (ja) | 基板テスタ |