JPS6350031A - 論理集積回路の故障診断方法 - Google Patents

論理集積回路の故障診断方法

Info

Publication number
JPS6350031A
JPS6350031A JP61192884A JP19288486A JPS6350031A JP S6350031 A JPS6350031 A JP S6350031A JP 61192884 A JP61192884 A JP 61192884A JP 19288486 A JP19288486 A JP 19288486A JP S6350031 A JPS6350031 A JP S6350031A
Authority
JP
Japan
Prior art keywords
logic
information
functional block
integrated circuit
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61192884A
Other languages
English (en)
Other versions
JPH0799380B2 (ja
Inventor
Noboru Yamaguchi
昇 山口
Hideo Nakamura
英夫 中村
Yoshimune Hagiwara
萩原 吉宗
Tsukasa Sato
司 佐藤
Haruo Koizumi
治男 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61192884A priority Critical patent/JPH0799380B2/ja
Priority to US07/084,153 priority patent/US4996659A/en
Publication of JPS6350031A publication Critical patent/JPS6350031A/ja
Publication of JPH0799380B2 publication Critical patent/JPH0799380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理集積回路の故障診断方法に関し、特に非
接触テスタを用いて論理集積回路内の一部の機能ブロッ
ク毎に故障診断を行なうことのできる方法に関するもの
である。
〔従来の技術〕
論理集積回路の故障診断は、その集積素子数の増大とと
もに困難性が急激に大きくなってきている。
上記の問題を解決する一つの有力な方法として、電子ビ
ームやレーザビームを利用して内部素子の信号電位を観
測する技術が開発されている。
上記の技術としては1例えば“ストロボSEMのオンラ
イン化”(日本学術振興会第132委員会第89回研究
会資料 P、19〜25  昭和59年11月9日)又
はアイ、イー、イー、イー、“デザイン アンド テス
ト オブ コンピュータズ″の第2巻、第5号(IEE
E、 Design & Te5t of Co+np
uters。
Vol、2. No、5.1985.10. p、74
〜82 )に示されている方法がある。
上記の方法においては、先ず、観測される集積回路の論
理動作を成る時点で停止させ、その時の集積回路のチッ
プ表面をストロボSEM (走査形電子顕微鏡)で観察
する。
その際に得られるSEM像としては、その時点における
集積回路の論理状態に応じた最上層配線像が得られる。
例えば論理“0”の配線は光って見え、論理111”の
配線は暗くて見えないので、集積回路の論理状態に応じ
た配線像を得ることができる。
次に、上記の実際に得られた配線像を、論理シミュレー
ション及びマスクデータによって再生される期待配線像
と比較することにより、故障診断を行うことができる。
〔発明が解決しようとする問題点〕
上記のごとき従来の故障診断方法においては、論理動作
を成る時点で停止させて検査する必要があるため、遅延
時間やハザード等のようなタイミングに係る論理の不良
動作を検出することができないという問題がある。又、
集積回路の論理規模が増大すると、論理シミュレーショ
ンに要する時間もマスクパターンから期待配線像を再生
するのに要する時間も非常に大きなものとなり、そのた
め故障診断の時間が非常に長くなってしまうという問題
がある。
本発明は上記のごとき従来技術の問題を解決するために
なされたものであり、タイミングに関する不良動作も検
出することができ、かつシミュレーション等に要する時
間も少なく、故障診断を短時間で正確に行うことのでき
る論理集積回路の故障診断方法を提供することを目的と
するものである。
〔問題を解決するための手段〕
上記の目的は次のようにして達成される。
まず、LSIテスタ上又は実装置上に搭載された状態で
動作している論理集積回路に含まれる機能ブロックの入
力信号列及び出力信号列を非接触テスタで検出する。上
記の非接触テスタとしては電子ビームテスタやレーザビ
ームテスタを用い、上記機能ブロックの特定の信号線に
電子ビームやレーザビームを照射することによってその
部分の信号の時間的変化を観測する。
次に、上記の機能ブロックの正常な機能に対応して予め
設定されている論理シミュレーションの入力データとし
て、上記の非接触テスタで検出した入力信号列を用いて
論理シミュレーションを行う。
次に、上記の論理シミュレーションによって得られた出
力信号列と前記の非接触テスタで得られた出力信号列と
を比較照合する。この比較照合によって得られる不一致
データを解析することによって故障診断を行うことがで
きる。
〔作用〕
上記のように本発明においては、電子ビームやレーザビ
ームを特定のポイントに焦点を合わせて照射するので、
その部分の信号の時間変化を容易に求めることができる
又、論理シミュレーションは集積回路全体に対して行う
必要はなく、検査の対象とする機能ブロック、例えば故
障が予想される機能ブロックに対してだけ行えばよいの
で検査を行う個所が小部分で済み、従って故障診断に要
する時間が短縮される。又、論理シミュレーションの結
果とマスクパターンのデータから配線の期待像を再生す
る必要もないので、その点からも故障診断を容易かつ短
時間で行うことが可能となる。
〔実施例〕
第1図は、本発明の故障診断方法に用いる装置の全体構
成図である。
第1図において、1は被観測論理集積回路チップ、2は
被観測論理集積回路チップ1内に含まれている機能ブロ
ックであり、この部分の故障診断を行う。
次に、電子ビームテスタ3は、観測ポイントに電子ビー
ムを照射し、そこで発生する2次電子の量を検出するこ
とによってその部分の信号電位を観測するものである。
次に、観測信号処理装置4は、電子ビームテスタ3で得
られた観測ポイントの波形データを“0”′1”の論理
情報に変換する装置である。なお、変換タイミングは基
本クロックとの位相差で示され、通常後記の汎用コンピ
ュータ7によって指示される。
次に、位置制御装置5は、電子ビームテスタ3による観
測点を決定するための装置であり、電子ビームを照射す
る位置を決定するために、試料台の移動量やビームの偏
向角を求めてこれを電子ビームテスタ3に送る。この時
の移動量は試料台を動かすための相対量である。又、観
測位置は通常汎用コンピュータ7に存在するマスクデー
タから求められる絶対座標で与えられる。従って位置制
御装置5は絶対座標から相対移動量に求める装置である
ともいうことができる。
なお、絶対座標と相対移動量との変換を行うためには、
マスクデータの座標系と試料台の座標系との対応づけを
前もって行っておく必要がある。
この対応づけは手動で行う必要があるので、位置制御装
置5にはX方向及びY方向へ移動させるための調整つま
みが付いており、この対応づけは最低3つの点を選んで
行われる。
次に、汎用テスタ6は、被観測論理集積回路1を動作さ
せるためのテストパターンを供給する装置であり、内部
にテストパターンメモリとタイミング制御情報とを有し
、テストパターンメモリに格納されたデータをタイミン
グ制御情報に従って外部に出力する。この出力信号はテ
ストされる被観測論理集積回路1に印加される。
なお、テストパターンメモリのデータはホストの汎用コ
ンピュータ7で生成され、磁気テープや通信回線を用い
て汎用テスタ6へ送られる。
次に、大型の汎用コンピュータ7は、被観測論理集積回
路チップ1のマスクパターンの情報及び論理接続情報を
格納しており、又、信号線の位置座標を求めるプログラ
ム及び論理シミュレータを有している。
次に、第2図は、第1図の装置において故障診断を行う
処理順序の一実施例を示したフローチャートである。
第2図において、まず処理z1では、汎用テスタ6に被
観測論理集積回路1を動作させるためのテストパターン
をセットする。このパターンは、通常汎用コンピュータ
7等の論理シミュレータで予め作成しておく。そして、
汎用テスタ6を動作させることによって被観測論理集積
回路1にテストパターンを供給する。このテストパター
ンに応じて被観測論理集積回路1は動作を開始する。
次に、処理22においては、故障診断を行う機能ブロッ
ク、倒えば故障があると予想されている機能ブロック2
を選択し、その入力又は出力の一つの信号の座標軸を汎
用コンピュータ7内で求める。
そしてその情報を位置制御装置5へ送り、それによって
観測すべき信号の位置へ電子ビームテスタ3の電子ビー
ムの焦点を合わせる。
次に、処理23において、電子ビームテスタ3では、観
測ポイントで発生する二次電子の量を検出することによ
って観測ポイントの信号レベルの時間波形を再生する。
これを観測信号処理装置4で論理レベルに変換し、汎用
コンピュータ7へ送信する。
上記の処理22及び23を観測しようとしている機能ブ
ロックの全ての入力信号及び出力信号に対して行う。処
理24では上記の観測が全て終了したか否かを判定し、
終了していない場合には処理22へ戻り、全ての観測が
終了するまで行う。
次に、処理25においては、汎用コンピュータ7で取得
した機能ブロック2の入力信号によってこの機能ブロッ
クの論理シミュレーションの記述に対する入力データを
編集する。
次に、処理26では、上記の入力データに基づき該機能
ブロックの論理シミュレーションを実行する。
以下、処理26の論理シミュレーションについて詳細に
説明する。
汎用コンピュータ7には次のものが格納されている。
(1)被検査機能ブロックの論理回路をシミュレーショ
ンの回路記述言語で表現したもの。
(2)被検査機能ブロックの入力信号の論理データ(“
OIIと“1”)の列。
(3)被検査機能ブロックの出力信号の論理データの列
(4)論理シミュレーションプログラム。
なお、上記の(2)及び(3)は電子ビームテスタを用
いて観測したデータによって得たものである。
処理26の論理シミュレーションにおいては、上記(2
)の入力信号と上記(1)の回路記述とを入力として上
記(4)の論理シミュレーションプログラムを作動させ
る。すなわち、(2)の入力信号で(1)の回路をコン
ピュータ上で模擬的に動作させる。
このシミュレーション・ランの結果として(1)の回路
の出力信号の論理データ列を得ることができる。
次に、処理27では、前記の処理23で得た出力信号の
観測データと処理26で得られたシミユレーション値の
出力信号とを比較照合する。
次に、処理28では、上記の照合結果で不一致が生じた
テストパターンを解析することによって故障診断を行う
なお、上記の照合結果が全て一致していれば故障がなか
ったことになる。
又、処理28において、故障診断を行う際に機能ブロッ
クの規模が大きい場合には、更にその機能ブロックを複
数のブロックに分割し、これに対して上記の処理21〜
28を行えば、故障診断をそれぞれ小さな回路に対して
行うことができるので、故障診断がより容易になる。
〔発明の効果〕
以上、説明したごとく本発明によれば、観測のために論
理集積回路の動作を停止させる必要がないので、回路の
遅延時間やハザード等のタイミングに関する論理の不良
動作も検出することができる。又、配線像の期待パター
ンを求める必要もない。更に論理シミュレーションや故
障診断は小さな機能ブロック毎に行なうことができるの
で、故障診断を必要とする機能ブロック、例えば故障が
発生していると予想される機能ブロックだけに対して故
障診断を行えばよいので故障診断の時間が非常に短くな
り、かつ、論理集積回路内のどの部分が故障しているか
も正確に診断することが可能になる、等の多くの優れた
効果が得られる。
【図面の簡単な説明】
第1図は本発明の故障診断方法を実行する装置の全体構
成を示す一実施例図、第2図は本発明の故障診断方法の
処理手順の一実施例図である。 〈符号の説明〉 1・・・被観測論理集積回路チップ 2・・・被検査機能ブロック 3・・・電子ビームテスタ 4・・・観測信号処理装置 5・・・位置制御装置 6・・・汎用テスタ 7・・・汎用コンピュータ

Claims (1)

    【特許請求の範囲】
  1. 1、汎用LSIテスタ上または実装置上に搭載された状
    態で動作している論理集積回路に含まれる機能ブロック
    の入力信号列及び出力信号列を非接触テスタで検出し、
    上記機能ブロックの正常な機能に対応して予め設定され
    ている論理シミュレーションの入力データとして上記入
    力信号列を用いて論理シミュレーションを行い、該論理
    シミュレーションによって得られた出力信号列と上記の
    非接触テスタで得られた出力信号列とを比較照合するこ
    とによって故障診断を行うことを特徴とする論理集積回
    路の故障診断方法。
JP61192884A 1986-08-20 1986-08-20 論理集積回路の故障診断方法 Expired - Fee Related JPH0799380B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61192884A JPH0799380B2 (ja) 1986-08-20 1986-08-20 論理集積回路の故障診断方法
US07/084,153 US4996659A (en) 1986-08-20 1987-08-12 Method of diagnosing integrated logic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61192884A JPH0799380B2 (ja) 1986-08-20 1986-08-20 論理集積回路の故障診断方法

Publications (2)

Publication Number Publication Date
JPS6350031A true JPS6350031A (ja) 1988-03-02
JPH0799380B2 JPH0799380B2 (ja) 1995-10-25

Family

ID=16298579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61192884A Expired - Fee Related JPH0799380B2 (ja) 1986-08-20 1986-08-20 論理集積回路の故障診断方法

Country Status (1)

Country Link
JP (1) JPH0799380B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311112A (ja) * 2001-04-13 2002-10-23 Sony Corp 半導体試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311112A (ja) * 2001-04-13 2002-10-23 Sony Corp 半導体試験方法
JP4644966B2 (ja) * 2001-04-13 2011-03-09 ソニー株式会社 半導体試験方法

Also Published As

Publication number Publication date
JPH0799380B2 (ja) 1995-10-25

Similar Documents

Publication Publication Date Title
US4996659A (en) Method of diagnosing integrated logic circuit
KR900007993B1 (ko) 반도체검사장치 및 반도체검사방법
EP1149385B1 (en) Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation
US11669957B2 (en) Semiconductor wafer measurement method and system
US6249891B1 (en) High speed test pattern evaluation apparatus
JPH0522385B2 (ja)
US5825191A (en) IC fault location tracing apparatus and method
JPS6350031A (ja) 論理集積回路の故障診断方法
JP3686124B2 (ja) 電子ビームテストシステムを使用する故障解析方法
JPH0787207B2 (ja) 集積回路試験装置
JPH01244384A (ja) 論理集積回路の故障診断装置
JP2000088925A (ja) 半導体デバイスの故障箇所特定方法及びその装置
JP2539055B2 (ja) 集積回路試験装置
JP3699215B2 (ja) Lsi用不良解析装置
JPH09329649A (ja) Lsi不良自動解析装置及び解析方法
JPS5965441A (ja) 半導体集積回路の故障解析装置
JPS6375578A (ja) 論理回路の故障診断方法
JPH01307679A (ja) 半導体装置の自動不良解析装置
JPH11287848A (ja) 回路の遅延特性を決定するシステム及び方法
JPH0766036B2 (ja) 集積回路の試験方法および試験装置
JPH0777562A (ja) ショート故障診断データ生成方法
JP2000046917A (ja) 論理集積回路の故障診断方法
JPS63305265A (ja) 半導体集積回路用故障解析装置
JPH05240927A (ja) 半導体素子解析装置
JPS6069709A (ja) 制御盤の検査システム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees