JPH0645418A - 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 - Google Patents
半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路Info
- Publication number
- JPH0645418A JPH0645418A JP4193977A JP19397792A JPH0645418A JP H0645418 A JPH0645418 A JP H0645418A JP 4193977 A JP4193977 A JP 4193977A JP 19397792 A JP19397792 A JP 19397792A JP H0645418 A JPH0645418 A JP H0645418A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- semiconductor
- obic
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 専用のテスト用回路を内蔵することなく、半
導体集積回路の故障検出率を向上させる半導体テストシ
ステムを提供する。 【構成】 半導体テストシステムは、ＯＢＩＣ測定装置
８とテスタ５とを備える。テスタ５は、半導体集積回路
１の入力パッド２ａにテスト信号を入力する。これと同
期して、ＯＢＩＣ測定装置８は、半導体集積回路１のド
レイン領域６にレーザービーム７を順次照射し、ＯＢＩ
Ｃの有無を検出する。半導体集積回路１の出力パッド２
ｂからの出力信号と、ＯＢＩＣ測定装置８からのＯＢＩ
Ｃ検出信号とが、テスタ５内の比較器５ｃにより、期待
値５ｂと比較される。 【効果】 内部回路の測定が容易になり、大規模化、高
集積化された半導体集積回路の故障検出率が向上する。
導体集積回路の故障検出率を向上させる半導体テストシ
ステムを提供する。 【構成】 半導体テストシステムは、ＯＢＩＣ測定装置
８とテスタ５とを備える。テスタ５は、半導体集積回路
１の入力パッド２ａにテスト信号を入力する。これと同
期して、ＯＢＩＣ測定装置８は、半導体集積回路１のド
レイン領域６にレーザービーム７を順次照射し、ＯＢＩ
Ｃの有無を検出する。半導体集積回路１の出力パッド２
ｂからの出力信号と、ＯＢＩＣ測定装置８からのＯＢＩ
Ｃ検出信号とが、テスタ５内の比較器５ｃにより、期待
値５ｂと比較される。 【効果】 内部回路の測定が容易になり、大規模化、高
集積化された半導体集積回路の故障検出率が向上する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路を試
験するための半導体テストシステム、そのシステムを用
いた半導体テスト方法、そのテスト方法に適した半導体
集積回路、およびその回路の配線パターン作成方法に関
する。
験するための半導体テストシステム、そのシステムを用
いた半導体テスト方法、そのテスト方法に適した半導体
集積回路、およびその回路の配線パターン作成方法に関
する。
【０００２】
【従来の技術】図６に従来の半導体テストシステムの概
略図を示す。図６において、符号５はテスタを示す。テ
スタ５には、接続線４を介して複数のプローブ３が接続
されている。符号１はテスタ５により試験される半導体
集積回路を示す。半導体集積回路１は外部端子としての
入力パッド２ａ、出力パッド２ｂおよび電源パッド２ｃ
を備える。それぞれのパッド２ａ，２ｂ，２ｃには、プ
ローブ３が接触している。
略図を示す。図６において、符号５はテスタを示す。テ
スタ５には、接続線４を介して複数のプローブ３が接続
されている。符号１はテスタ５により試験される半導体
集積回路を示す。半導体集積回路１は外部端子としての
入力パッド２ａ、出力パッド２ｂおよび電源パッド２ｃ
を備える。それぞれのパッド２ａ，２ｂ，２ｃには、プ
ローブ３が接触している。
【０００３】この半導体テストシステムにおいて、テス
トパターンに応じた電気信号が、テスタ５から入力パッ
ド２ａに入力される。その結果、半導体集積回路１の機
能に応じた出力信号が出力パッド２ｂから出力される。
この出力信号をテスタ５が検出し、期待値と比較するこ
とにより半導体集積回路１が試験される。
トパターンに応じた電気信号が、テスタ５から入力パッ
ド２ａに入力される。その結果、半導体集積回路１の機
能に応じた出力信号が出力パッド２ｂから出力される。
この出力信号をテスタ５が検出し、期待値と比較するこ
とにより半導体集積回路１が試験される。
【０００４】図５に上記従来の半導体テストシステムの
試験対象であるゲートアレイ等の半導体集積回路のマス
クパターンの一例を示す。図５において、ゲート１６の
両側にドレイン領域１３およびソース領域１４が存在す
る。そして、ドレイン領域１３およびソース領域１４上
を覆うように、第一層金属配線１０、第二層金属配線１
１、および第三層金属配線１２が配置されている。符号
１５は、これらの配線や領域を相互接続するためのコン
タクトホールを示す。
試験対象であるゲートアレイ等の半導体集積回路のマス
クパターンの一例を示す。図５において、ゲート１６の
両側にドレイン領域１３およびソース領域１４が存在す
る。そして、ドレイン領域１３およびソース領域１４上
を覆うように、第一層金属配線１０、第二層金属配線１
１、および第三層金属配線１２が配置されている。符号
１５は、これらの配線や領域を相互接続するためのコン
タクトホールを示す。
【０００５】
【発明が解決しようとする課題】従来の半導体テストシ
ステムにおいては、上述のようにテストパターンに従っ
た電気信号を入力パッドに入力することによってのみ半
導体集積回路の試験を行っていたため、半導体集積回路
が大規模化および高集積化すると、それに従ってテスト
パターンを増大させる必要があった。しかし、大規模化
および高集積化の程度が大きいと、テストパターンの増
大のみでは故障検出率を上げることが困難になってく
る。場合によっては、故障検出が不可能な部分が出てく
る。信頼性のある試験手段として、専用のテスト用回路
を半導体集積回路内に付加する方法もあるが、スペース
増大およびコスト上昇の問題がある。
ステムにおいては、上述のようにテストパターンに従っ
た電気信号を入力パッドに入力することによってのみ半
導体集積回路の試験を行っていたため、半導体集積回路
が大規模化および高集積化すると、それに従ってテスト
パターンを増大させる必要があった。しかし、大規模化
および高集積化の程度が大きいと、テストパターンの増
大のみでは故障検出率を上げることが困難になってく
る。場合によっては、故障検出が不可能な部分が出てく
る。信頼性のある試験手段として、専用のテスト用回路
を半導体集積回路内に付加する方法もあるが、スペース
増大およびコスト上昇の問題がある。
【０００６】この発明は上記問題点に鑑み成されたもの
であり、その目的は、テストパターンを増大させること
なく、また専用のテスト用回路を付加することなく、半
導体集積回路の故障検出率を向上させ、半導体集積回路
の試験を容易化することを目的とする。
であり、その目的は、テストパターンを増大させること
なく、また専用のテスト用回路を付加することなく、半
導体集積回路の故障検出率を向上させ、半導体集積回路
の試験を容易化することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体テ
ストシステムは、半導体集積回路内の少なくとも一つの
トランジスタ能動領域に光ビームを順次照射し、光ビー
ム励起電流の発生の有無を検出するＯＢＩＣ測定装置
と、外部端子を通じて半導体集積回路にテスト信号を入
力しかつその出力信号を受けると共に、ＯＢＩＣ測定装
置からの出力信号を受けて、両出力信号を期待値と比較
するテスタと、テスタおよびＯＢＩＣ測定装置を同期さ
せるための同期手段とを備えて構成されている。
ストシステムは、半導体集積回路内の少なくとも一つの
トランジスタ能動領域に光ビームを順次照射し、光ビー
ム励起電流の発生の有無を検出するＯＢＩＣ測定装置
と、外部端子を通じて半導体集積回路にテスト信号を入
力しかつその出力信号を受けると共に、ＯＢＩＣ測定装
置からの出力信号を受けて、両出力信号を期待値と比較
するテスタと、テスタおよびＯＢＩＣ測定装置を同期さ
せるための同期手段とを備えて構成されている。
【０００８】この発明に係る半導体テスト方法は、外部
端子を通じ半導体集積回路にテスト信号を入力する工程
と、半導体集積回路内の少なくとも一つのトランジスタ
能動領域に、テスト信号の入力に同期して光ビームを順
次照射する工程と、テスト信号に対応して生じた半導体
集積回路の出力信号を外部端子を通じて検出すると共
に、光ビームに対応した光ビーム励起電流の有無を検出
する工程と、その検出結果を期待値と比較する工程とを
備えて構成されている。
端子を通じ半導体集積回路にテスト信号を入力する工程
と、半導体集積回路内の少なくとも一つのトランジスタ
能動領域に、テスト信号の入力に同期して光ビームを順
次照射する工程と、テスト信号に対応して生じた半導体
集積回路の出力信号を外部端子を通じて検出すると共
に、光ビームに対応した光ビーム励起電流の有無を検出
する工程と、その検出結果を期待値と比較する工程とを
備えて構成されている。
【０００９】この発明に係る半導体集積回路の配線パタ
ーン作成方法は、上記半導体テスト方法により試験され
る半導体集積回路の配線パターンを作成する方法であっ
て、半導体集積回路内の検査すべきトランジスタ能動領
域を決める工程と、該検査すべきトランジスタ能動領域
とコンタクトしない配線に関し、該トランジスタ能動領
域上を避けるように配線パターンを形成する工程とを備
えて構成されている。
ーン作成方法は、上記半導体テスト方法により試験され
る半導体集積回路の配線パターンを作成する方法であっ
て、半導体集積回路内の検査すべきトランジスタ能動領
域を決める工程と、該検査すべきトランジスタ能動領域
とコンタクトしない配線に関し、該トランジスタ能動領
域上を避けるように配線パターンを形成する工程とを備
えて構成されている。
【００１０】この発明に係る半導体集積回路は、上記半
導体テスト方法により試験される半導体集積回路であっ
て、上記少なくとも一つのトランジスタ能動領域上に、
該トランジスタ能動領域とコンタクトしない配線を置か
ないように構成されている。
導体テスト方法により試験される半導体集積回路であっ
て、上記少なくとも一つのトランジスタ能動領域上に、
該トランジスタ能動領域とコンタクトしない配線を置か
ないように構成されている。
【００１１】
【作用】この発明の半導体テストシステムを用いて半導
体集積回路の試験を行うと、該半導体集積回路の外部端
子からのテスト信号の入力のみでは検出することが困難
な回路深部の故障でも、トランジスタ能動領域に対する
ＯＢＩＣ測定により容易に検出することができる。従っ
て、故障検出率が上昇し、大規模高集積化された半導体
集積回路でも故障検出率を低下させることなく試験を行
うことができる。また、ＯＢＩＣ測定箇所の実質的増加
により、半導体集積回路の外部端子に与えるテストパタ
ーンを著しく簡略化することが可能である。また、故障
検出率向上のために、テストパターンを与える外部端子
数を増やす必要もない。これらのことは、単に光ビーム
によるＯＢＩＣ測定試験と、テストパターン信号入力に
よる出力観察試験とを組み合わせるだけでなく、光ビー
ムの照射とテストパターン信号の入力を同期させて行う
ことにより達成されるものである。このテストパターン
簡略化により試験時間を短縮できるので、大規模集積回
路の試験が容易に行われる。
体集積回路の試験を行うと、該半導体集積回路の外部端
子からのテスト信号の入力のみでは検出することが困難
な回路深部の故障でも、トランジスタ能動領域に対する
ＯＢＩＣ測定により容易に検出することができる。従っ
て、故障検出率が上昇し、大規模高集積化された半導体
集積回路でも故障検出率を低下させることなく試験を行
うことができる。また、ＯＢＩＣ測定箇所の実質的増加
により、半導体集積回路の外部端子に与えるテストパタ
ーンを著しく簡略化することが可能である。また、故障
検出率向上のために、テストパターンを与える外部端子
数を増やす必要もない。これらのことは、単に光ビーム
によるＯＢＩＣ測定試験と、テストパターン信号入力に
よる出力観察試験とを組み合わせるだけでなく、光ビー
ムの照射とテストパターン信号の入力を同期させて行う
ことにより達成されるものである。このテストパターン
簡略化により試験時間を短縮できるので、大規模集積回
路の試験が容易に行われる。
【００１２】この発明の半導体テスト方法は、上記作用
故に、大規模高集積化された半導体集積回路でも高い検
出率で故障を検出することができる。
故に、大規模高集積化された半導体集積回路でも高い検
出率で故障を検出することができる。
【００１３】この発明の半導体集積回路の配線パターン
作成方法によれば、検査すべき（すなわち光ビームを照
射すべき）トランジスタ能動領域上を避けるように配線
パターンを形成しているので、故障検出率の高い大規模
半導体集積回路が得られる。またその配線パターン作成
をＣＡＤを用いて効率的に行うことができる。
作成方法によれば、検査すべき（すなわち光ビームを照
射すべき）トランジスタ能動領域上を避けるように配線
パターンを形成しているので、故障検出率の高い大規模
半導体集積回路が得られる。またその配線パターン作成
をＣＡＤを用いて効率的に行うことができる。
【００１４】この発明の半導体集積回路は、光ビームを
照射すべきトランジスタ能動領域が余計な配線で覆われ
ていないので、トランジスタ能動領域への光ビームの照
射によるＯＢＩＣ測定が容易となり、回路深部の故障を
容易に検出することができるので、故障検出率を低下さ
せることなく大規模高集積化することが可能となる。
照射すべきトランジスタ能動領域が余計な配線で覆われ
ていないので、トランジスタ能動領域への光ビームの照
射によるＯＢＩＣ測定が容易となり、回路深部の故障を
容易に検出することができるので、故障検出率を低下さ
せることなく大規模高集積化することが可能となる。
【００１５】
【実施例】図１にこの発明の一実施例の半導体テストシ
ステムの概略図を示す。この半導体テストシステムは、
ＯＢＩＣ（Ｏｐｔｉｃａｌ Ｂｅａｍ Ｉｎｄｕｃｅｄ
Ｃｕｒｒｅｎｔ；光ビーム励起電流）測定装置８とテス
タ５とを備える。
ステムの概略図を示す。この半導体テストシステムは、
ＯＢＩＣ（Ｏｐｔｉｃａｌ Ｂｅａｍ Ｉｎｄｕｃｅｄ
Ｃｕｒｒｅｎｔ；光ビーム励起電流）測定装置８とテス
タ５とを備える。
【００１６】ＯＢＩＣ測定装置８は、試験対象である半
導体集積回路１の複数のトランジスタ能動領域、例えば
複数のＭＯＳトランジスタのドレイン領域６に、レーザ
ービーム７を順次照射する機能を備える。
導体集積回路１の複数のトランジスタ能動領域、例えば
複数のＭＯＳトランジスタのドレイン領域６に、レーザ
ービーム７を順次照射する機能を備える。
【００１７】半導体集積回路１は、外部端子としての入
力パッド２ａ，出力パッド２ｂ，電源パッド２ｃを備え
ている。テスタ５には、接続線４ａ，４ｂ，４ｃを介し
てプローブ３が接続されている。接続線４ａに接続され
たプローブ３は、半導体集積回路１の入力パッド２ａに
接触している。接続線４ｂに接続されたプローブ３は、
半導体集積回路１の出力パッド２ｂに接触している。接
続線４ｃに接続されたプローブ３は、半導体集積回路１
の電源パッド２ｃに接触している。電源電圧Ｖｄｄを伝
える接続線４ｃには、ＯＢＩＣ測定装置８に一端が接続
された接続線２０の他端が接続されている。
力パッド２ａ，出力パッド２ｂ，電源パッド２ｃを備え
ている。テスタ５には、接続線４ａ，４ｂ，４ｃを介し
てプローブ３が接続されている。接続線４ａに接続され
たプローブ３は、半導体集積回路１の入力パッド２ａに
接触している。接続線４ｂに接続されたプローブ３は、
半導体集積回路１の出力パッド２ｂに接触している。接
続線４ｃに接続されたプローブ３は、半導体集積回路１
の電源パッド２ｃに接触している。電源電圧Ｖｄｄを伝
える接続線４ｃには、ＯＢＩＣ測定装置８に一端が接続
された接続線２０の他端が接続されている。
【００１８】テスタ５は、動作タイミングの基準となる
クロック信号を付与するクロック源５ａを備える。ＯＢ
ＩＣ測定装置８のレーザービーム７の照射をテスタ５の
動作に同期させるため、クロック源５ａからのクロック
信号をＯＢＩＣ測定装置８に伝達するように、接続線２
２がテスタ５とＯＢＩＣ測定装置８の間に設けられてい
る。
クロック信号を付与するクロック源５ａを備える。ＯＢ
ＩＣ測定装置８のレーザービーム７の照射をテスタ５の
動作に同期させるため、クロック源５ａからのクロック
信号をＯＢＩＣ測定装置８に伝達するように、接続線２
２がテスタ５とＯＢＩＣ測定装置８の間に設けられてい
る。
【００１９】テスタ５はまた、期待値５ｂを付与する例
えば期待値メモリと、比較器５ｃとを備える。比較器５
ｃは、半導体集積回路１の出力パッド２ｂからの出力信
号、およびＯＢＩＣ測定装置８から接続線２１を介して
伝達されるＯＢＩＣ検出信号を、期待値５ｂと比較す
る。
えば期待値メモリと、比較器５ｃとを備える。比較器５
ｃは、半導体集積回路１の出力パッド２ｂからの出力信
号、およびＯＢＩＣ測定装置８から接続線２１を介して
伝達されるＯＢＩＣ検出信号を、期待値５ｂと比較す
る。
【００２０】次にこの半導体システムの動作を説明す
る。この半導体テストシステムにおいて、テスタ５から
のテスト信号に応じて半導体集積回路１から出力された
信号、およびＯＢＩＣ測定装置８から半導体集積回路１
のドレイン領域６に照射されたレーザービーム７に対応
したＯＢＩＣ検出信号が、テスタ５において期待値５ｂ
と比較される。
る。この半導体テストシステムにおいて、テスタ５から
のテスト信号に応じて半導体集積回路１から出力された
信号、およびＯＢＩＣ測定装置８から半導体集積回路１
のドレイン領域６に照射されたレーザービーム７に対応
したＯＢＩＣ検出信号が、テスタ５において期待値５ｂ
と比較される。
【００２１】まず、テスタ５から、接続線４ａおよびプ
ローブ３を介して、所定のテストパターンに応じたテス
ト信号を、半導体集積回路１の入力パッド２ａに入力す
る。このテスト信号の入力に対応して、半導体集積回路
１の機能に応じた出力信号が出力パッド２ｂから出力さ
れる。この出力信号は、プローブ３および接続線４ｂを
介して、テスタ５内の比較器５ｃに送られる。
ローブ３を介して、所定のテストパターンに応じたテス
ト信号を、半導体集積回路１の入力パッド２ａに入力す
る。このテスト信号の入力に対応して、半導体集積回路
１の機能に応じた出力信号が出力パッド２ｂから出力さ
れる。この出力信号は、プローブ３および接続線４ｂを
介して、テスタ５内の比較器５ｃに送られる。
【００２２】一方、テスタ５から半導体集積回路１への
テスト信号の入力と並行して、ＯＢＩＣ測定装置８から
レーザービーム７が、半導体集積回路１の内部回路の所
定の複数のドレイン領域６に、順次、照射される。この
レーザービーム７の照射は、半導体集積回路１の所定の
内部回路の測定を、入出力パッド２ａ，２ｂの測定と同
時にできるように、テスト信号の付与に同期して行われ
る。その同期をとるために、テスタ５内のクロック源５
ａから接続線２２を介して、ＯＢＩＣ測定装置８にクロ
ック信号が送られる。ＯＢＩＣ測定装置８は、このクロ
ック信号に基づくタイミングで、レーザービーム７の照
射を実行する。レーザービーム７の照射によって半導体
集積回路１の内部で光励起電流が生じると、この光励起
電流により、電源パッド２ｃおよび接続線４ｃにかかる
電源電圧Ｖｄｄが変化する。この電源電圧Ｖｄｄの変化
は、接続線２０を介して、ＯＢＩＣ測定装置８により検
出される。ＯＢＩＣ測定装置８は、このようにして、光
励起電流の発生の有無を検出する。そして、光励起電流
の発生の有無を示すＯＢＩＣ検出信号が接続線２１を介
して、ＯＢＩＣ測定装置８からテスタ５の比較器５ｃに
送られる。
テスト信号の入力と並行して、ＯＢＩＣ測定装置８から
レーザービーム７が、半導体集積回路１の内部回路の所
定の複数のドレイン領域６に、順次、照射される。この
レーザービーム７の照射は、半導体集積回路１の所定の
内部回路の測定を、入出力パッド２ａ，２ｂの測定と同
時にできるように、テスト信号の付与に同期して行われ
る。その同期をとるために、テスタ５内のクロック源５
ａから接続線２２を介して、ＯＢＩＣ測定装置８にクロ
ック信号が送られる。ＯＢＩＣ測定装置８は、このクロ
ック信号に基づくタイミングで、レーザービーム７の照
射を実行する。レーザービーム７の照射によって半導体
集積回路１の内部で光励起電流が生じると、この光励起
電流により、電源パッド２ｃおよび接続線４ｃにかかる
電源電圧Ｖｄｄが変化する。この電源電圧Ｖｄｄの変化
は、接続線２０を介して、ＯＢＩＣ測定装置８により検
出される。ＯＢＩＣ測定装置８は、このようにして、光
励起電流の発生の有無を検出する。そして、光励起電流
の発生の有無を示すＯＢＩＣ検出信号が接続線２１を介
して、ＯＢＩＣ測定装置８からテスタ５の比較器５ｃに
送られる。
【００２３】半導体集積回路１からの出力信号と、ＯＢ
ＩＣ測定装置８からのＯＢＩＣ検出信号とが、テスタ５
の比較器５ｃにおいて、期待値５ｂと比較される。
ＩＣ測定装置８からのＯＢＩＣ検出信号とが、テスタ５
の比較器５ｃにおいて、期待値５ｂと比較される。
【００２４】例えば、ＣＭＯＳインバータのｎチャネル
トランジスタあるいはｐチャネルトランジスタのドレイ
ン領域にレーザービームを照射した場合の、光ビーム励
起電流（ＯＢＩＣ）検出信号の期待値を表１に示す。
トランジスタあるいはｐチャネルトランジスタのドレイ
ン領域にレーザービームを照射した場合の、光ビーム励
起電流（ＯＢＩＣ）検出信号の期待値を表１に示す。
【００２５】
【表１】
【００２６】図１の半導体集積回路１には、二つの入力
パッド２ａ、二つの出力パッド２ｂおよび四つのドレイ
ン領域６を示したが、実際には、入力端子、出力端子お
よび測定すべきドレイン領域の数はさらに多いことが一
般的である。そのような場合のテストサイクルと期待値
の一例を図２に示す。左側の欄の期待値は、入力したテ
スト信号に対応した各出力パッド２ｂ（出力ピン）の出
力信号の期待値であり、右側の欄の期待値は、各ドレイ
ン領域６に照射したレーザービーム７に対応したＯＢＩ
Ｃ検出信号の期待値である。ｐ１〜ｐ６……は測定対象
である出力ピン（パッド）を特定する記号であり、ｄ１
〜ｄ５……はレーザービーム７を照射する（すなわち測
定対象である）ドレイン領域６を特定する記号である。
レーザービーム７の照射は１つのドレイン領域ごとに順
次に行われるので、ＯＢＩＣ検出信号の期待値の測定も
１つのドレイン領域ごとに順次に行われる。テストサイ
クルは十を単位に記載しているが、このように限定され
るわけではない。
パッド２ａ、二つの出力パッド２ｂおよび四つのドレイ
ン領域６を示したが、実際には、入力端子、出力端子お
よび測定すべきドレイン領域の数はさらに多いことが一
般的である。そのような場合のテストサイクルと期待値
の一例を図２に示す。左側の欄の期待値は、入力したテ
スト信号に対応した各出力パッド２ｂ（出力ピン）の出
力信号の期待値であり、右側の欄の期待値は、各ドレイ
ン領域６に照射したレーザービーム７に対応したＯＢＩ
Ｃ検出信号の期待値である。ｐ１〜ｐ６……は測定対象
である出力ピン（パッド）を特定する記号であり、ｄ１
〜ｄ５……はレーザービーム７を照射する（すなわち測
定対象である）ドレイン領域６を特定する記号である。
レーザービーム７の照射は１つのドレイン領域ごとに順
次に行われるので、ＯＢＩＣ検出信号の期待値の測定も
１つのドレイン領域ごとに順次に行われる。テストサイ
クルは十を単位に記載しているが、このように限定され
るわけではない。
【００２７】このように、この実施例では、半導体集積
回路１の入出力パッド２ａ，２ｂを用いた期待値測定に
加えて、半導体集積回路１の内部回路のドレイン領域６
を対象としたＯＢＩＣの期待値測定を同時に実行してい
る。このため、入出力パッド２ａ，２ｂでの測定のみで
は困難な内部回路の故障検出が容易に可能となる。
回路１の入出力パッド２ａ，２ｂを用いた期待値測定に
加えて、半導体集積回路１の内部回路のドレイン領域６
を対象としたＯＢＩＣの期待値測定を同時に実行してい
る。このため、入出力パッド２ａ，２ｂでの測定のみで
は困難な内部回路の故障検出が容易に可能となる。
【００２８】次に、この発明の半導体テストシステムに
適用するのに適した半導体集積回路の配線パターンの一
例を図３に示す。この配線パターンにおいて、前述した
図５の従来パターンと異なり、測定すべきドレイン領域
１３と、このドレイン領域１３に対応したソース領域１
４の上には、これらのドレイン，ソース領域１３，１４
とコンタクトしない第２層金属配線１１および第３層金
属配線１２が設けられていない。第２層金属配線１１お
よび第３層金属配線１２は、図３，図５の比較より明ら
かなように、ドレイン領域１３およびソース領域１４の
上方を通過しないように、横方向にシフトさせて配線し
てある。第一層金属配線１０は、ドレイン領域１３およ
びソース領域１４とのコンタクトを取る必要上、横方向
にシフトさせることはできない。なお、その他の構成は
図５の従来パターンと同様である。
適用するのに適した半導体集積回路の配線パターンの一
例を図３に示す。この配線パターンにおいて、前述した
図５の従来パターンと異なり、測定すべきドレイン領域
１３と、このドレイン領域１３に対応したソース領域１
４の上には、これらのドレイン，ソース領域１３，１４
とコンタクトしない第２層金属配線１１および第３層金
属配線１２が設けられていない。第２層金属配線１１お
よび第３層金属配線１２は、図３，図５の比較より明ら
かなように、ドレイン領域１３およびソース領域１４の
上方を通過しないように、横方向にシフトさせて配線し
てある。第一層金属配線１０は、ドレイン領域１３およ
びソース領域１４とのコンタクトを取る必要上、横方向
にシフトさせることはできない。なお、その他の構成は
図５の従来パターンと同様である。
【００２９】図３の半導体集積回路は、測定すべきドレ
イン領域１３上に余計な配線が設けられていない。した
がって、高集積，大規模な半導体集積回路においても、
容易かつ確実にレーザービームをドレイン領域１３に照
射することができ、内部回路の故障箇所を確実に検出す
ることができる。
イン領域１３上に余計な配線が設けられていない。した
がって、高集積，大規模な半導体集積回路においても、
容易かつ確実にレーザービームをドレイン領域１３に照
射することができ、内部回路の故障箇所を確実に検出す
ることができる。
【００３０】この半導体集積回路の設計において、まず
回路接続を設計し、次に内部回路の試験のために測定す
べきドレイン領域を決め、しかる後、例えばマスタ・ラ
スイスにおいて、その領域上を避けるようにマスタに配
線を施すようにしてもよい。
回路接続を設計し、次に内部回路の試験のために測定す
べきドレイン領域を決め、しかる後、例えばマスタ・ラ
スイスにおいて、その領域上を避けるようにマスタに配
線を施すようにしてもよい。
【００３１】好ましくは、設計した回路接続のデータお
よび測定すべきドレイン領域のリストをＣＡＤに入力
し、ＣＡＤにより、測定すべきドレイン領域上を避ける
ようにマスタに自動配線を施す。この方法を、図４のフ
ローチャートにより説明する。まず、ＣＡＤに回路接続
のデータおよび測定すべきドレイン領域のリストを入力
する（ステップＳ１）。次に、回路接続のデータに従っ
て自動配線を行う（ステップＳ２）。続いて、配線座標
と測定ドレイン領域の座標とを比較する（ステップＳ
３）。この比較により、余計な（すなわち測定ドレイン
領域にコンタクトしない）配線がその測定ドレイン領域
上にあるか否かを判断し（ステップＳ４）、測定ドレイ
ン領域上にあれば、測定ドレイン領域上を回避するよう
に配線し直す（ステップＳ５）。そうでなければ、その
ままにする。そして、全配線が終了したかどうかを判断
し（ステップＳ６）、全配線が終了していれば処理を終
了し、そうでなければステップＳ２に戻る。これによ
り、この発明による半導体テストシステムに適用するの
に適した半導体集積回路の配線パターンを自動生成する
ことができる。
よび測定すべきドレイン領域のリストをＣＡＤに入力
し、ＣＡＤにより、測定すべきドレイン領域上を避ける
ようにマスタに自動配線を施す。この方法を、図４のフ
ローチャートにより説明する。まず、ＣＡＤに回路接続
のデータおよび測定すべきドレイン領域のリストを入力
する（ステップＳ１）。次に、回路接続のデータに従っ
て自動配線を行う（ステップＳ２）。続いて、配線座標
と測定ドレイン領域の座標とを比較する（ステップＳ
３）。この比較により、余計な（すなわち測定ドレイン
領域にコンタクトしない）配線がその測定ドレイン領域
上にあるか否かを判断し（ステップＳ４）、測定ドレイ
ン領域上にあれば、測定ドレイン領域上を回避するよう
に配線し直す（ステップＳ５）。そうでなければ、その
ままにする。そして、全配線が終了したかどうかを判断
し（ステップＳ６）、全配線が終了していれば処理を終
了し、そうでなければステップＳ２に戻る。これによ
り、この発明による半導体テストシステムに適用するの
に適した半導体集積回路の配線パターンを自動生成する
ことができる。
【００３２】
【発明の効果】この発明は以上説明したように構成され
ているので、次のような種々の効果を奏する。
ているので、次のような種々の効果を奏する。
【００３３】請求項１記載の半導体テストシステムによ
れば、故障検出のための専用回路を半導体集積回路内に
付加することなく、半導体集積回路の故障検出率を上げ
ることができる。また、外部端子に与えるテストパター
ンの増大を避けることができ、試験が容易になる。
れば、故障検出のための専用回路を半導体集積回路内に
付加することなく、半導体集積回路の故障検出率を上げ
ることができる。また、外部端子に与えるテストパター
ンの増大を避けることができ、試験が容易になる。
【００３４】請求項２記載の半導体テスト方法によれ
ば、大規模集積回路でも、故障検出率を低下させること
なく試験することができる。また、外部端子からの試験
だけでは故障検出の困難な半導体集積回路の深部も容易
に検査することができる。
ば、大規模集積回路でも、故障検出率を低下させること
なく試験することができる。また、外部端子からの試験
だけでは故障検出の困難な半導体集積回路の深部も容易
に検査することができる。
【００３５】請求項３記載の半導体集積回路の配線パタ
ーン作成方法によれば、検査すべきトランジスタ能動領
域が余計な配線により覆われないので、故障検出率の高
い半導体集積回路を得ることができる。また、深部まで
容易に試験することのできる半導体集積回路を提供する
ことができる。
ーン作成方法によれば、検査すべきトランジスタ能動領
域が余計な配線により覆われないので、故障検出率の高
い半導体集積回路を得ることができる。また、深部まで
容易に試験することのできる半導体集積回路を提供する
ことができる。
【００３６】請求項４記載の半導体集積回路の配線パタ
ーン作成方法によれば、ＣＡＤを用いて配線パターン作
成を効率的に行うことができる。
ーン作成方法によれば、ＣＡＤを用いて配線パターン作
成を効率的に行うことができる。
【００３７】請求項５記載の半導体集積回路は、トラン
ジスタ能動領域が余計な配線で覆われていないので、ト
ランジスタ能動領域からのＯＢＩＣ測定により直接内部
回路の故障を検出することができる。従って、この半導
体集積回路は、故障検出率を非常に高く維持したまま、
大規模化および高集積化が可能であり、信頼性のある製
品として得ることができる。
ジスタ能動領域が余計な配線で覆われていないので、ト
ランジスタ能動領域からのＯＢＩＣ測定により直接内部
回路の故障を検出することができる。従って、この半導
体集積回路は、故障検出率を非常に高く維持したまま、
大規模化および高集積化が可能であり、信頼性のある製
品として得ることができる。
【図１】この発明の一実施例による半導体テストシステ
ムを示す概略図である。
ムを示す概略図である。
【図２】この発明による半導体テストシステムを用いて
半導体集積回路の試験を行うときの期待値の一例を示す
図である。
半導体集積回路の試験を行うときの期待値の一例を示す
図である。
【図３】この発明による半導体テストシステムにより試
験するのに適した半導体集積回路の配線パターンを示す
図である。
験するのに適した半導体集積回路の配線パターンを示す
図である。
【図４】この発明による半導体テストシステムにより試
験するのに適した半導体集積回路の配線パターン作成方
法の一実施例を示すフローチャートである。
験するのに適した半導体集積回路の配線パターン作成方
法の一実施例を示すフローチャートである。
【図５】従来の半導体集積回路の配線パターンを示す図
である。
である。
【図６】従来の半導体テストシステムを示す概略図であ
る。
る。
１ 半導体集積回路 ５ テスタ ８ ＯＢＩＣ測定装置
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１１月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】この半導体集積回路の設計において、まず
回路接続を設計し、次に内部回路の試験のために測定す
べきドレイン領域を決め、しかる後、例えばマスタ・ス
ライスにおいて、その領域上を避けるようにマスタに配
線を施すようにしてもよい。
回路接続を設計し、次に内部回路の試験のために測定す
べきドレイン領域を決め、しかる後、例えばマスタ・ス
ライスにおいて、その領域上を避けるようにマスタに配
線を施すようにしてもよい。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/268 Ｚ 8617−4Ｍ 27/04 Ｔ 8427−4Ｍ
Claims (5)
- 【請求項１】 外部端子を有する半導体集積回路を試験
する半導体テストシステムであって、 上記半導体集積回路内の少なくとも一つのトランジスタ
能動領域に光ビームを順次照射し、光ビーム励起電流の
発生の有無を検出するＯＢＩＣ測定装置と、 上記外部端子を通じて上記半導体集積回路にテスト信号
を入力しかつその出力信号を受けると共に、上記ＯＢＩ
Ｃ測定装置からの出力信号を受けて、両出力信号を期待
値と比較するテスタと、 上記テスタおよび上記ＯＢＩＣ測定装置を同期させるた
めの同期手段と、 を備える半導体テストシステム。 - 【請求項２】 外部端子を有する半導体集積回路を試験
する方法であって、 (a) 上記外部端子を通じて上記半導体集積回路にテスト
信号を入力する工程と、 (b) 上記半導体集積回路内の少なくとも一つのトランジ
スタ能動領域に、上記工程(a) のテスト信号の入力に同
期して光ビームを順次照射する工程と、 (c) 上記入力したテスト信号に対応して生じた上記半導
体集積回路からの出力信号を上記外部端子を通じて検出
すると共に、上記照射した光ビームに対応した光ビーム
励起電流の有無を検出する工程と、 (d) 上記工程(c) における検出結果を期待値と比較する
工程と、 を備える半導体テスト方法。 - 【請求項３】 請求項２記載の半導体テスト方法により
試験される半導体集積回路の配線パターンを作成する方
法であって、 (a) 上記半導体集積回路内の検査すべきトランジスタ能
動領域を決める工程と、 (b) 上記検査すべきトランジスタ能動領域とコンタクト
しない配線に関し、該トランジスタ能動領域上を避ける
ように配線パターンを形成する工程と、 を備えた半導体集積回路の配線パターン作成方法。 - 【請求項４】 上記工程(a) は、上記検査すべきトラン
ジスタ能動領域のリストをＣＡＤに入力する工程を備
え、 上記工程(b) は、上記ＣＡＤにより、上記検査すべきト
ランジスタ能動領域を避けるように自動配線を実行する
工程を備える請求項３記載の半導体集積回路の配線パタ
ーン作成方法。 - 【請求項５】 請求項２記載の半導体テスト方法により
試験される半導体集積回路であって、 上記少なくとも一つのトランジスタ能動領域上に、該ト
ランジスタ能動領域とコンタクトしない配線を置かない
ようにしたことを特徴とする半導体集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193977A JPH0645418A (ja) | 1992-07-21 | 1992-07-21 | 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 |
| US08/091,261 US5453994A (en) | 1992-07-21 | 1993-07-15 | Semiconductor test system, semiconductor test method, method of wiring pattern formation and semiconductor integrated circuit |
| DE4324207A DE4324207C2 (de) | 1992-07-21 | 1993-07-19 | Integrierte Halbleiterschaltung sowie Verfahren zum Ausbilden eines Verdrahtungsmusters und Testen einer so hergestellten integrierten Halbleiterschaltung |
| FR9308902A FR2694094B1 (fr) | 1992-07-21 | 1993-07-20 | Systeme et procede de test de semi-conducteurs, procede de formation d'un modele de cablage et circuit integre a semi-conducteurs a tester. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193977A JPH0645418A (ja) | 1992-07-21 | 1992-07-21 | 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645418A true JPH0645418A (ja) | 1994-02-18 |
Family
ID=16316927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4193977A Pending JPH0645418A (ja) | 1992-07-21 | 1992-07-21 | 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5453994A (ja) |
| JP (1) | JPH0645418A (ja) |
| DE (1) | DE4324207C2 (ja) |
| FR (1) | FR2694094B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009541728A (ja) * | 2006-06-19 | 2009-11-26 | サントル ナシオナル デチュード スパシアル | 集積回路を分析する方法、観察方法、及びこれらの関連装置 |
| JP2011165740A (ja) * | 2010-02-05 | 2011-08-25 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905381A (en) * | 1996-08-22 | 1999-05-18 | Lsi Logic Corporation | Functional OBIC analysis |
| US5760594A (en) * | 1996-09-30 | 1998-06-02 | Vlsi Technology, Inc. | Contamination monitoring using capacitance measurements on MOS structures |
| US5821549A (en) | 1997-03-03 | 1998-10-13 | Schlumberger Technologies, Inc. | Through-the-substrate investigation of flip-chip IC's |
| US6897440B1 (en) * | 1998-11-30 | 2005-05-24 | Fab Solutions, Inc. | Contact hole standard test device |
| JP3749107B2 (ja) * | 1999-11-05 | 2006-02-22 | ファブソリューション株式会社 | 半導体デバイス検査装置 |
| JP3874996B2 (ja) * | 2000-05-30 | 2007-01-31 | ファブソリューション株式会社 | デバイス検査方法および装置 |
| TW528874B (en) * | 2000-10-26 | 2003-04-21 | Nec Electronics Corp | Non-destructive inspection method |
| JP3847568B2 (ja) * | 2001-03-01 | 2006-11-22 | ファブソリューション株式会社 | 半導体装置製造方法 |
| JP4738610B2 (ja) | 2001-03-02 | 2011-08-03 | 株式会社トプコン | 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法 |
| JP3913555B2 (ja) * | 2002-01-17 | 2007-05-09 | ファブソリューション株式会社 | 膜厚測定方法および膜厚測定装置 |
| TWI228597B (en) * | 2004-02-25 | 2005-03-01 | Nat Applied Res Laboratories | Device monitor for RF and DC measurements |
| US7450245B2 (en) | 2005-06-29 | 2008-11-11 | Dcg Systems, Inc. | Method and apparatus for measuring high-bandwidth electrical signals using modulation in an optical probing system |
| US7659981B2 (en) * | 2005-08-26 | 2010-02-09 | Dcg Systems, Inc. | Apparatus and method for probing integrated circuits using polarization difference probing |
| US7733100B2 (en) | 2005-08-26 | 2010-06-08 | Dcg Systems, Inc. | System and method for modulation mapping |
| SG166089A1 (en) | 2009-05-01 | 2010-11-29 | Dcg Systems Inc | Systems and method for laser voltage imaging state mapping |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1187301A (en) * | 1966-05-23 | 1970-04-08 | Matsushita Electronics Corp | A Noise-Measuring Method |
| US3636450A (en) * | 1969-12-23 | 1972-01-18 | Collins Radio Co | Digital mos fet characteristic tester |
| US4698587A (en) * | 1985-03-28 | 1987-10-06 | The United States Of America As Represented By The Secretary Of The Air Force | Method of characterizing critical timing paths and analyzing timing related failure modes in very large scale integrated circuits |
| JPS61267336A (ja) * | 1985-05-21 | 1986-11-26 | Matsushita Electric Ind Co Ltd | 半導体装置の検査方法および検査装置 |
| JPS622552A (ja) * | 1985-06-27 | 1987-01-08 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査方法 |
| DE3531129A1 (de) * | 1985-08-30 | 1987-03-12 | Siemens Ag | Verfahren und anordnung zum betrieb eines rastermikroskopes |
| US4996659A (en) * | 1986-08-20 | 1991-02-26 | Hitachi, Ltd. | Method of diagnosing integrated logic circuit |
| US4928278A (en) * | 1987-08-10 | 1990-05-22 | Nippon Telegraph And Telephone Corporation | IC test system |
| JPS6489442A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Measuring method of semiconductor device |
| JP2727799B2 (ja) * | 1991-07-11 | 1998-03-18 | 日本電気株式会社 | 半導体集積回路 |
| JPH05136240A (ja) * | 1991-11-14 | 1993-06-01 | Mitsubishi Electric Corp | Ｏｂｉｃ観察方法およびその装置 |
| US5334540A (en) * | 1991-11-14 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | OBIC observation method and apparatus therefor |
-
1992
- 1992-07-21 JP JP4193977A patent/JPH0645418A/ja active Pending
-
1993
- 1993-07-15 US US08/091,261 patent/US5453994A/en not_active Expired - Fee Related
- 1993-07-19 DE DE4324207A patent/DE4324207C2/de not_active Expired - Fee Related
- 1993-07-20 FR FR9308902A patent/FR2694094B1/fr not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009541728A (ja) * | 2006-06-19 | 2009-11-26 | サントル ナシオナル デチュード スパシアル | 集積回路を分析する方法、観察方法、及びこれらの関連装置 |
| JP2011165740A (ja) * | 2010-02-05 | 2011-08-25 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4324207C2 (de) | 1999-07-22 |
| FR2694094B1 (fr) | 1995-10-06 |
| US5453994A (en) | 1995-09-26 |
| FR2694094A1 (fr) | 1994-01-28 |
| DE4324207A1 (de) | 1994-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645418A (ja) | 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 | |
| KR900007993B1 (ko) | 반도체검사장치 및 반도체검사방법 | |
| KR100527911B1 (ko) | 논리 집적 회로들의 논리적인 기능 테스트 데이터를물리적인 표시로 맵핑하기 위한 집적 회로 테스트소프트웨어 시스템 | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| US6553546B1 (en) | Failure analyzing apparatus and failure analyzing method for semiconductor integrated circuit | |
| JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
| US5825191A (en) | IC fault location tracing apparatus and method | |
| US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
| JP2004045132A (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
| JPH11204597A (ja) | 半導体装置の製造方法および半導体ウエハ | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JP2518162B2 (ja) | 半導体集積回路故障検査装置 | |
| JP2006261391A (ja) | 半導体装置およびその検査方法 | |
| JP2000091392A (ja) | 異物・外観検査装置およびそれを用いた情報の作成方法 | |
| US20080219546A1 (en) | Method, apparatus and system for detecting anomalies in mixed signal devices | |
| JP2005109325A (ja) | 半導体集積回路の評価素子群および評価方法 | |
| TWM656377U (zh) | Shmoo的連續性作為記憶體可運行的判定裝置 | |
| JPH0259628B2 (ja) | ||
| AU2001275838B2 (en) | Diagnosting reliability of vias by E-beam probing | |
| JP2888999B2 (ja) | 半導体集積回路の検査装置 | |
| JP5343454B2 (ja) | 半導体装置の検査方法 | |
| JPH0996664A (ja) | 論理回路のテストパターン発生方法及び装置 | |
| JPH03120697A (ja) | 集積回路装置 | |
| JPH07113852A (ja) | 半導体集積回路 | |
| JPS62145851A (ja) | 半導体集積回路 |