JPH04114445A - 半導体試験システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、多数の伝送線路をもちかつ個々の伝送線路
において複数の接点箇所を有する接続装置の前記各伝送
線路を介して、半導体試験装置における多数の試験ピン
の各々と半導体装置における多数のピン端子の各々とを
個別的に接続して半導体装置の機能試験と電気的特性試
験とを行う半導体試験システムに係り、特には、機能試
験と電気的特性試験の実施に先立って、各伝送線路にお
いて接触不良または断線によるオープン箇所を見つけ出
す技術に関するものである。

〈従来の技術〉 第５図は、物理的かつ電気的な接続装置を介して半導体
試験装置と試験対象である半導体装置とを接続してなる
従来の半導体試験システムを概略的に示したものである
。

半導体試験装置Ａ０は、制御装置２と、波形発生器４と
、波形検出器６と、直流測定器８と、信号発生回路１０
とを備えている。波形発生器４、波形検出器６および直
流測定器８はそれぞれ複数個装備されており、信号発生
回路１０は数百側装備されている。

波形発生器４、波形検出器６および信号発生回路１０は
、半導体装置Ｃの機能試験を行うためのものであり、波
形発生器４から各種の電圧・電流波形を試験データとし
て発生して信号発生回路１０および物理的かつ電気的な
接続装置Ｂ（これについては後述する）を介して半導体
装置Ｃにおける対応するピン端子３８ａに出力し、上記
電圧・電流波形に対応して半導体装置Ｃのピン端子３８
ａから構成される装置Ｂおよび信号発生回路１０を介し
て入力されてくる出力データを波形検出器６によって検
出するようになっている。

この場合、制御装置２は、内蔵しているマイクロコンピ
ュータの試験プログラムに従って各波形発生器４に対し
てそれぞれが発生すべき試験データを指定するとともに
、各波形検出器６から入力した半導体装置Ｃの出力デー
タを解析することにより半導体装置Ｃの機能試験を行う
。

信号発生回路１０は、各波形発生器４からの試験データ
を半導体装置Ｃにおける多数のピン端子３８ａに分配し
て供給し、また、多数のピン端子３８ａからの出力デー
タを各波形検出器６に分配する。

直流測定器８は、半導体装置Ｃの電気的特性試験を行う
ためのものであり、制御装置２によって指定された直流
信号を試験データとして信号発生回路１０におけるリレ
ーおよび接続装置Ｂを介して半導体装置Ｃにおける対応
するピン端子３８ａに出力し、かつ、上記直流信号に対
応して半導体装置Ｃのピン端子３８ａから構成される装
置Ｂおよび信号発生回路ＩＯにおけるリレーを介して入
力されてくる出力データを入力し、制御ＩＩ装置２に送
出するようになっている。制御装置２は、その出力デー
タを解析することにより半導体装置Ｃの電気的特性試験
を行う。

機能試験および電気的特性試験が実行される場合、半導
体装置Ｃはブローμやハンドラなどの外部機器４０上に
セントされる。半導体装置Ｃがウェハ上に形成されてい
る場合にはブローμが使用され、半導体装ＷＣがパッケ
ージ化されている場合にはハンドラが使用される。

半導体試験装置Ａ０と半導体装置Ｃとを物理的かつ電気
的に接続する接続装置Ｂは、次のように構成されている
（プローハ使用時）。

接続装置ｌＢは、第１ないし第３の接続ボード３０．３
２．３４と、プローブカード３６とを備えている。

第１の接続ボード３０の上下両面には、パターン配線に
よって多数のランド３０ａ、３０ｂが形成されている。

第２の接続ボード３２の上下両面には、出退自在で突出
付勢された多数のポゴピン３２ａ、３２ｂが設けられて
いる。第３の接続ボード３４の上面には多数のランド３
４ａが、下面には多数のポゴピン３４ｂがそれぞれ設け
られている。プローブカード３６の上面には多数のラン
ド３６ａが、下面には多数のプローブ３６ｂがそれぞれ
設けられている。

半導体試験装置Ａ。における多数の信号発注回路１０の
それぞれにおける出力ラインに、各々多数のポゴピンか
らなる試験ピン１０ａが接続され、これらの試験ピンｔ
Ｏａが半導体試験装置Ａ０の下面に設けられている。こ
の試験ピン１０ａと第１の接続ボード３０のランド３０
ａとが第１の接点Ｐ１をなし、第１の接続ボード３０の
ランド３０ｂと第２の接続ボード３２のポゴピン３２ａ
とが第２の接点Ｐ２をなし、第２の接続ボード３２のポ
ゴピン３２ｂと第３の接続ボード３４のランド３４ａと
が第３の接点Ｐ３をなし、第３の接続ボード３４のポゴ
ピン３４ｂとプローブカード３６のランド３６ａとが第
４の接点Ｐ４をなし、プローブカード３６のプローブ３
６ｂの針先と半導体装置Ｃのピン端子３８ａとが第５の
接点Ｐ５をなしている。

このような第１ないし第５の接点Ｐ１〜Ｐ５を１つずつ
有する伝送線路が半導体装置Ｃにおける多数のピン端子
３８ａの数だけ存在している。

これら多数の伝送線路の接点群において１つでも接触不
良があったり、各接続ボード３０．３２３４およびプロ
ーブカード３６において１つでも断線箇所があったりす
ると、半導体試験装置Ａ０による半導体装置Ｃの機能試
験および電気的特性試験に支障を来すことになる。

そ、二で、試験を行う前に、半導体試験装置Ａ。

の試験ピン１０ａから半導体装置Ｃのピン端子３８ａに
至るまでの伝送線路の接続確認検査を実施する。

以下、この接続確認検査の方法を第６図によって説明す
る。

第６図は、１つのピン端子３８ａに対する接続装置Ｂに
おける１ライン分の伝送線路りの等価回路を示している
。

第１ないし第３の接続ボード３０，３２．３４およびプ
ローブカード３６は、それぞれ等価な第１ないし第４の
線路部分３０１．３２Ｎ、３４７！３６１として表され
ている。直流測定器８は、定電流源８ａと電圧計８ｂと
して表されている。

この直流測定器８は、第１の接点Ｐ１に対して信号発生
回路１０におけるリレーを介して接続されるが、ここで
は信号発生回路１０を省略しである。

接続確認検査であるため、半導体装置Ｃの代わりにアル
ミベタウェハＣ０を用い、これにプローブ３６ｂを接触
させている。電圧計８ｂおよびアルミへタウエバＣ０を
それぞれ接地することにより、閉ループを構成している
。

このような直流測定器８、伝送線路りおよびアルミベタ
ウェハＣ８からなる閉ループの検査系Ｅがピン端子３８
ａの数だけ構成される。

接続確認検査は、制御装置２における検査用のプログラ
ムに従って、順次、検査系Ｅの１つずつに対して実行さ
れる。

すなわち、まず、直流測定器８における定電流源８ａよ
りある検査系已に電流を流し、電圧計８ｂで得られた検
出電圧を制御装置２に送出する。

制御装置２は、その検出電圧がゼロであれば、検査系Ｅ
にオープン状態（接触不良または断＊）がないと判定し
、次の検査系Ｅの検査へと移る。

検出電圧が一定値以上または無限大であれば、その検査
系Ｅにおいてオープン状態が生じていると判定する。こ
の場合は、オープン状態となっている箇所を見つけて修
理し、修理が終わると、次の検査系Ｅに対する検査に移
る。

すべての検査系已について、オープン状態がないことが
確認された後、機能試験と電気的特性試験とを実行する
。

〈発明が解決しようとする課題〉 従来の半導体試験システムにおいては、その伝送線路り
の接続確認検査を上記のように行うように構成されてい
たので、検査系Ｅのオープン状態（接触不良または断１
１１）を検出したときに、その接触不良が第１ないし第
５の接点Ｐ１〜Ｐ５のいずれで生じているのか、また、
断線が第１ないし第４の線路部分３０１，３２１，３４
１．３１１１のいずれにおいて生じているのかが直接に
は判らないため、いちいち接触不良または断線のオープ
ン箇所を見つけ出さなければならないわずられしさがあ
った。

近年では半導体装置Ｃのピン端子３８ａの数が増加する
傾向にあり、５００ピン以上の半導体装置もある。この
ような半導体装置の試験前の接続確認検査においては、
５００以上もの伝送線路りが存在しており、接触不良ま
たは断線を生じる伝送線路りの数も増えるため、オープ
ン箇所の発見に多大な労力と時間とを費やさなければな
らないという問題がある。

この発明は、上記のような問題点を解消するために創案
されたものであって、接Ｖｔ確認検査において、短時間
で容易かつ正確にオープン箇所を発見できる半導体試験
システムを得ることを目的とする。

〈課題を解決するための手段〉 この発明に係る半導体試験システムは、多数の伝送線路
をもちかつ個々の伝送線路において複数の接点箇所を有
する接続装置の前記各伝送線路を介して、半導体試験装
置における多数の試験ピンの各々と半導体装置における
多数のピン端子の各々とを個別的に接続して半導体装置
の機能試験と電気的特性試験とを行う半導体試験システ
ムにおいて、各伝送線路に入力した信号がオープン箇所
で反射されて同じ伝送線路を戻ってくる各反射信号の波
形状態に基づいて各伝送線路のオープン箇所を特定する
オープン箇所検出装置を設けたことを特徴とするもので
ある。

〈作用〉 この発明に係る半導体試験システムは、反射信号の波形
の歪みの程度が検査用入力信号の入射端からオープン箇
所までの距離に応じて変化することを利用したもので、
オープン箇所検出装置は、この反射信号の歪みの程度に
基づいてオープン箇所を自動的に特定する。

〈実施例〉 以下、この発明の一実施例を図面に基づいて詳細に説明
する。

第１図は、物理的かつ電気的な接続装置を介して半導体
試験装置と試験対象である半導体装置とを接続してなる
この発明の実施例に係る半導体試験システムを概略的に
示したものである。

この実施例の半導体試験装置Ａ１は、従来例の半導体試
験装置ＦＡａと同様に、装置Ａ１の全体を制御する制御
装置２と、半導体装置Ｃの機能試験を司るためのそれぞ
れ複数個の波形発生器４、波形検出器６および多数の信
号発生回路１０と、半導体装置Ｃの電気的特性試験およ
び接続確認検査を司るだめの複数の直流測定器８とを備
えているとともに、新たな構成要素として、接Ｖｔ確認
検査において対象となる伝送線路りにオープン状態（接
触不良または断線）が生したときに、そのオープン箇所
を検出するオープン箇所検出装置１２を備えている。

波形発生器４、波形検出器６および直流測定器８と制御
装置２および信号発生回路１０との関係、ならびに、信
号発生回路１０と接続装置Ｂとの関係については、従来
例と同様であるので説明を省略する。接続装置Ｂの具体
的構造も従来例と同様であるので、単にブロックのみで
示す。

オープン箇所検出装置１２は、制御装置２に対しては双
方向的に接続され、接続装置Ｂに対しては信号発生回路
１０におけるリレーを介して双方向的に接続されている
。

すべての伝送線路りに対する接続確認検査において、オ
ープン箇所検出装置１２からの検出結果に基づいて制御
袋Ｗ２がある伝送線路りにオープン状態（接触不良また
は断線）が生していると判定したとき、制御装置２は、
オープン箇所検出装置１２を信号発生回路１０における
リレーを介してそのオープン状態の伝送線路りに接続す
るようになっている。

第２図は、オープン箇所検出装置１２のブロック構成と
、このオープン箇所検出装置１２と接続確認検査におけ
る伝送線路りとの接続状態とを示す。

伝送線路りは、第６図で説明したのと同様、接続装置Ｂ
における第１ないし第３の接続ボード３０．３２．３４
およびプローブカード３６に等価な第１ないし第４の線
路部分３０１．３２Ｌ　　３４７！　　３６１からなっ
ている。

Ｐ１〜Ｐ５について、第５図を参照しながら再説明する
と、Ｐｌは、半導体試験装置Ａ、の試験ピン１０ａと第
１の接続ボード３０のランド３０ａとがなす第１の接点
、Ｐ２は、第１および第２の接続ボード３０．３２のラ
ンド３０ｂとポゴピン３２ａとがなす第２の接点（第１
および第２の線路部分３０１．３２１間）、Ｐ３ば、第
２および第３の接続ボード３２．３４のポゴピン３２ｂ
とランド３４．　ａとがなす第３の接点（第２および第
３の線路部分３２Ｌ　　３４１間）、Ｐ４は、第３の接
続ボード３４とプローブカード３６のポゴピン３４ｂと
ランド３６ａとがなす第４の接点（第３および第４の線
路部分３４１．３６ｊｉ間）、Ｐ５は、プローブ３６ｂ
の針先とアルミへタウエバＣ０とがなす第５の接点をそ
れぞれ表している。

オープン箇所検出装置１２は、波形発生レジスタ１４と
、波形発生用可変電圧発生回路（ドライブ回路）１６と
、波形検出レジスタ１８と、波形検出用波形電圧比較回
路（コンパレータ回路）２０とを備えている。

波形発生レジスタ１４は、制御装置２から送出されてき
た第３図（ａ）に示すようなステップ状の入力波形信号
ＳＩＮを生成するための入力波形データをストアするも
のである。波形発生用可変電圧発注回路１Ｇは、波形発
生レジスタ１４からの入力波形データに基づいて対応す
る入力波形信号５ｉ１１を生成し伝送線路りに対して出
力するものである。

波形発生用可変電圧発生回路１６から出力された人力波
形信号ＳＩＮは、伝送線路りを伝搬し、アルミへタウエ
バＣ９もしくは接触不良または断線のオープン箇所で反
射して戻って（る。

波形発生用可変電圧発生回路１６のインピーダンスと伝
送線路りのインピーダンスとを等しく設定した場合、反
射信号の波形は、第３図（ｂ）以下に示すように、波亮
値の１／２のレベルで平坦部分をもつ階段波形となる。

そして、その平坦部分の時間幅は、信号の往復行程、つ
まり、波形発生用可変電圧発生回路１６の出力端子から
反射点までの距離の２倍に比例する。

そこで、予めの実験により、オープン状態の生じていな
い正常状態のときの反射波形のデータと、第１ないし第
５の接点Ｐ１〜Ｐ５を個別的にオープン状態にしたとき
の各反射波形のデータを測定しておき、これらの波形デ
ータを前もって制御装置２を通して波形検出レジスタ１
８！ニスドアしておく。

なお、第３図（ｂＴは正常波形信号Ｓ　ＮｏＭを示し、
第３図（ｃ）〜（ｇ）はそれぞれ、第１ないし第５の接
点ＰＩ−Ｐ５がオープン状態のときのオープン波形信号
Ｓ　ＡＩＩＮＩ　−Ｓ　ＡｌＮ５を示している。

これら正常波形信号Ｓ　Ｎｏ）Ｉのデータと各オープン
波形信号５ＡＩＩＮ＋〜Ｓ　ＡｌｌＮ５のデータとを参
照データとして波形検出レジスタ１８に予めストアして
おくのである。

波形検出用波形電圧比較回路２０は、実際の接続確認検
査において戻ってきた反射信号の波形と、波形検出レジ
スタ１８にストアされている参照データの波形とを比較
し、正常波形信号５Ｎ（ｌイと−致している場合には正
常信号を制御装置２に送出し、オープン波形信号ＳＡＭ
□〜Ｓ　ＡｌｌＮ５のいずれかと一致しでいる場合には
、そのいずれと一致しているかを示すオープン箇所指示
信号を制御装置２に送出し、以上のいずれとも異なると
きは異常信号とともにその反射信号の波形データを制御
装置２に送出するように構成されている。

軌−作 次に、この実施例に係る半導体試験システムによる接続
確認検査の動作を第４図のフローチャートに従って説明
する。

ステップＳ２で、直流測定器８を制御して伝送線路りの
すべてに対してオープン状態かショート状態かの検査を
行う。ステップＳ４で、オープン状態となっている伝送
線路りが存在したかどうかを判断し、すべての伝送線路
りが正常状態であれば、接続確認検査の動作を終了し、
半導体装置Ｃの機能試験と電気的特性試験とに進む。

ステップＳ４においてオープン状態となっている伝送線
路りが存在していると判断したときは、ステップＳ６に
進み、そのオープン状態の伝送線路りを抽出し、ステッ
プＳ８で、そのオープン状態の伝送線路りに対してオー
プン箇所検出装置１２を信号発生回路１０におけるリレ
ーを介して接続する。

次いで、ステップＳＩＯで、オープン箇所検出装置１２
を駆動し、オープン箇所の検出を行う。

すなわち、波形発生レジスタ１４からの波形信号データ
に基づいて波形発生用可変電圧発生回路１６で第３図（
ａ）に示す入力波形信号ＳＩＮを生成し、これをオープ
ン状態の伝送線路りに対して出力し、そのオープン箇所
からの反射信号を波形検出用波形電圧比較回路２０で検
出する。

次のステップ３１２〜３２０では、波形検出用波形電圧
比較回路２０において波形検出レジスタ１８にストアさ
れているオープン波形信号Ｓ□８〜Ｓ０９．の波形デー
タと検出波形信号の波形データとを順次比較する。

ステップＳ１２では、検出波形データと第１の接点Ｐ１
でのオープン波形データ（ＳＡｌｌＮ＋）とを比較し、
一致しておれば、ステップＳ２２に進んでオープン箇所
が第１の接点Ｐ１である旨のメツセージ出力を行い、不
一致であれば、ステップＳ１４に進む。

ステップＳ１４では、検出波形データと第２の接点Ｐ２
でのオープン波形データ（Ｓ０８□）とを比較し、一致
しておれば、ステップＳ２４に進んでオープン箇所が第
２の接点Ｐ２である旨のメ。

セージ出力を行い、不一致であれば、ステップ８１６に
進む。

ステップＳ１６では、検出波形データと第３の接点Ｐ３
でのオープン波形データ（Ｓ　ＡｌＮ５）とを比較し、
一致しておれば、ステップＳ２６に進んでオープン箇所
が第３の接点Ｐ３である旨のメソセージ出力を行い、不
一致であれば、ステップＳ１８に進む。

ステップＳ１８では、検出波形データと第４の接点Ｐ４
でのオープン波形データ（ＳＡｌｌＮ４）とを比較し、
一致しておれば、ステップ３２８に進んでオープン箇所
が第４の接点Ｐ４である旨のメソセージ出力を行い、不
一致であれば、ステップＳ２０に進む。

ステップＳ２０では、検出波形データと第５の接点Ｐ５
でのオープン波形データ（ＳＡＩＩＮＳ）とを比較し、
一致しておれば、ステップ５３０に進んでオープン箇所
が第５の接点Ｐ５である旨のメソセージ出力を行い、不
一致であれば、ステップＳ３２に進む。

検出波形データがオープン波形データ（ＳＡＩ１１１〜
Ｓ　ＡｌｌＮ５）のいずれとも一致しないときは、接点
Ｐ１〜Ｐ５でのオープン状態（接触不良）ではなく、線
路部分３０１．３２Ｅ、３４１．３６１におけるオープ
ン状態（断線）ということになるが、この場合は、ステ
ップＳ３２において、正常波形信号Ｓ　ＮＯＨの波形デ
ータと検出波形データとの平坦部分の差分からオープン
箇所までの距離を算出し、ステップＳ３４でオープン箇
所までの長さをメツセージ出力する。

そして、ステップ３２２〜３３０またはステップＳ３４
の次にステップＳ３６に進みアイドリング状態に入る。

この状態で、作業者はメツセージ出力に基づいてオープ
ン箇所を修理し、修理が終わると、再起動を行う。

ステップ３３８で再起動が指令されたと判断すると、ス
テップＳ２にリターンして、オープン箇所が正しく修理
されたかどうかを判断し、修理が正しければ、次のオー
プン状態となっている伝送線路りについて、上記と同様
のオープン箇所の特定を行った後、修理を行い、その修
理が正しく行われたたとを確かめてさらに次のオープン
状態となっている伝送線路りについて同様の処理を繰り
返す。

そして、すべての伝送線路りにおいてオープン状態がな
くなると、全動作を終了し、次工程の機能試験および電
気的特性試験へと移る。

以上のように、伝送線路りの数が非常に多く、かつ、個
々の伝送線路りにおいてオープン状態となる場所が複数
もしくは不特定数あるにもかかわらず、短時間で容易に
オープン箇所を正確に知らせることができるのである。

〈発明の効果〉 以上のようにこの発明によれば、オープン箇所からの反
射信号の波形の歪みの程度が検査用入力信号の入射端か
らオープン箇所までの距離に応じて変化することを利用
し、その反射信号の歪みの程度に基づいてオープン箇所
を自動的に特定するオープン箇所検出装置を設けたので
、半導体試験装置における多数の試験ピンの各々と半導
体装置における多数のピン端子の各々とを個別的に接続
する伝送線路が非常に多（存在しても、それらの接続確
認検査において、短時間のうちに容易かつ正確にオープ
ン箇所を特定することができるという効果を奏する。

【図面の簡単な説明】

第１図ないし第４図はこの発明の一実施例に係り、第１
図は接続装置を介して半導体試験装置と半導体装置とを
接続した状態の半導体試験システムの概略構成図、第２
図はオープン箇所検出装置と伝送線路とを示す回路図、
第３図は動作説明に供する波形図、第４図は動作説明に
供するフローチャートである。第５図は従来例に係る半
導体試験システムの概略構成図、第６図は従来例におけ
る接続確認検査の説明図である。 Ａ１は半導体試験装置、Ｂは接続装置、Ｃは半導体装置
、Ｄは伝送線路、２は制御装置、４は波形発生器、６は
波形検出器、８は直流測定器、１０は信号発生回路、ｌ
ｏａは半導体試験装置における試験ピン、１２はオープ
ン箇所検出装置、１４は波形発生レジスタ、１６は波形
発生用可変電圧発生回路、１８は波形検出レジスタ、２
０は波形検出用波形電圧比較回路、３０１〜３６ｎは線
路部分、Ｐ１〜Ｐ５は接点、３６ｂはプローブ、３８ａ
は半導体装置におけるピン端子である。 なお、図中、同一符号は同一部分または相当部分を示す
。

Claims (1)

【特許請求の範囲】
1. （１）多数の伝送線路をもちかつ個々の伝送線路におい
   て複数の接点箇所を有する接続装置の前記各伝送線路を
   介して、半導体試験装置における多数の試験ピンの各々
   と半導体装置における多数のピン端子の各々とを個別的
   に接続して半導体装置の機能試験と電気的特性試験とを
   行う半導体試験システムにおいて、 各伝送線路に入力した信号がオープン箇所で反射されて
   同じ伝送線路を戻ってくる各反射信号の波形状態に基づ
   いて各伝送線路のオープン箇所を特定するオープン箇所
   検出装置を設けたことを特徴とする半導体試験システム
   。