JPH0720208A - 被測定素子のテスト方法及びテストシステム - Google Patents
被測定素子のテスト方法及びテストシステムInfo
- Publication number
- JPH0720208A JPH0720208A JP5164586A JP16458693A JPH0720208A JP H0720208 A JPH0720208 A JP H0720208A JP 5164586 A JP5164586 A JP 5164586A JP 16458693 A JP16458693 A JP 16458693A JP H0720208 A JPH0720208 A JP H0720208A
- Authority
- JP
- Japan
- Prior art keywords
- test
- defective
- device under
- tests
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 この発明は、効率良く被測定素子を試験する
ことを目的とする。 【構成】 第１テストから第Ｎテストまでの一連のテス
トのうちいずれかのテスト終了後にいずれかの被測定素
子が不良品と判定された場合には、その不良の被測定素
子のみを新たな被測定素子と交換した後、そのテストの
次のテストから一連のテストが再開される。
ことを目的とする。 【構成】 第１テストから第Ｎテストまでの一連のテス
トのうちいずれかのテスト終了後にいずれかの被測定素
子が不良品と判定された場合には、その不良の被測定素
子のみを新たな被測定素子と交換した後、そのテストの
次のテストから一連のテストが再開される。
Description
【０００１】
【産業上の利用分野】この発明は、被測定素子の試験を
行うテスト方法及びテストシステムに関する。
行うテスト方法及びテストシステムに関する。
【０００２】
【従来の技術】従来のこの種のテストシステムを図４に
示す。ＬＳＩテスタ１にハンドラ９が接続されている。
ＬＳＩテスタ１は、中央処理装置（以下、ＣＰＵとす
る）２と、４個の被測定素子（以下、デバイスとする）
４ａ、４ｂ、４ｃ及び４ｄの測定を行う測定部３と、記
憶部５とを備えている。記憶部５は、第１テストから第
Ｎテストまでの各テストの試験プログラムを格納するプ
ログラム格納部６と、デバイス４ａ、４ｂ、４ｃ及び４
ｄのテスト可否情報を格納するテスト可否情報格納部１
３ａ、１３ｂ、１３ｃ及び１３ｄとを有している。測定
部３には、それぞれデバイス４ａ、４ｂ、４ｃ及び４ｄ
に電気的に接触されるコンタクタ８ａ、８ｂ、８ｃ及び
８ｄが接続されている。
示す。ＬＳＩテスタ１にハンドラ９が接続されている。
ＬＳＩテスタ１は、中央処理装置（以下、ＣＰＵとす
る）２と、４個の被測定素子（以下、デバイスとする）
４ａ、４ｂ、４ｃ及び４ｄの測定を行う測定部３と、記
憶部５とを備えている。記憶部５は、第１テストから第
Ｎテストまでの各テストの試験プログラムを格納するプ
ログラム格納部６と、デバイス４ａ、４ｂ、４ｃ及び４
ｄのテスト可否情報を格納するテスト可否情報格納部１
３ａ、１３ｂ、１３ｃ及び１３ｄとを有している。測定
部３には、それぞれデバイス４ａ、４ｂ、４ｃ及び４ｄ
に電気的に接触されるコンタクタ８ａ、８ｂ、８ｃ及び
８ｄが接続されている。
【０００３】ハンドラ９は通信データバス１２を介して
ＬＳＩテスタ１のＣＰＵ２に接続されており、搬送部１
４と、搬送部１４の制御を行う制御装置１１とを有して
いる。搬送部１４は、試験開始に先立ってデバイス４
ａ、４ｂ、４ｃ及び４ｄを所定の待機位置からコンタク
タ８ａ、８ｂ、８ｃ及び８ｄまで搬送してそれぞれ対応
するコンタクタに電気的に接触させると共に試験終了後
にデバイス４ａ、４ｂ、４ｃ及び４ｄをコンタクタ８
ａ、８ｂ、８ｃ及び８ｄから切り離すものである。
ＬＳＩテスタ１のＣＰＵ２に接続されており、搬送部１
４と、搬送部１４の制御を行う制御装置１１とを有して
いる。搬送部１４は、試験開始に先立ってデバイス４
ａ、４ｂ、４ｃ及び４ｄを所定の待機位置からコンタク
タ８ａ、８ｂ、８ｃ及び８ｄまで搬送してそれぞれ対応
するコンタクタに電気的に接触させると共に試験終了後
にデバイス４ａ、４ｂ、４ｃ及び４ｄをコンタクタ８
ａ、８ｂ、８ｃ及び８ｄから切り離すものである。
【０００４】試験開始に際して、ハンドラ９の搬送部１
４は制御装置１１により起動され、デバイス４ａ、４
ｂ、４ｃ及び４ｄをそれぞれコンタクタ８ａ、８ｂ、８
ｃ及び８ｄに接触させる。その後、制御装置１１からＬ
ＳＩテスタ１のＣＰＵ２に試験開始指示データが伝送さ
れる。試験開始指示データを受けたＣＰＵ２は、テスト
可否情報格納部１３ａ、１３ｂ、１３ｃ及び１３ｄにそ
れぞれテスト可能データを格納すると共に記憶部５のプ
ログラム格納部６から第１テストのプログラムを読み出
し、そのプログラムに従って測定部３を起動することに
より、図５のステップＳ１で４個のデバイス４ａ、４
ｂ、４ｃ及び４ｄについて第１テストを同時に行わせ
る。
４は制御装置１１により起動され、デバイス４ａ、４
ｂ、４ｃ及び４ｄをそれぞれコンタクタ８ａ、８ｂ、８
ｃ及び８ｄに接触させる。その後、制御装置１１からＬ
ＳＩテスタ１のＣＰＵ２に試験開始指示データが伝送さ
れる。試験開始指示データを受けたＣＰＵ２は、テスト
可否情報格納部１３ａ、１３ｂ、１３ｃ及び１３ｄにそ
れぞれテスト可能データを格納すると共に記憶部５のプ
ログラム格納部６から第１テストのプログラムを読み出
し、そのプログラムに従って測定部３を起動することに
より、図５のステップＳ１で４個のデバイス４ａ、４
ｂ、４ｃ及び４ｄについて第１テストを同時に行わせ
る。
【０００５】第１テストが終了すると、その試験結果に
基づいてステップＳ２でデバイス４ａ、４ｂ、４ｃ及び
４ｄの良品／不良品を判断する。全てのデバイスが良品
と判断されると、続くステップＳ３でＣＰＵ２はプログ
ラム格納部６から第２テストのプログラムを読み出して
第２テストを行う。以下、同様にしてステップＳ４〜Ｓ
７に従って第Ｎテストまで実行する。
基づいてステップＳ２でデバイス４ａ、４ｂ、４ｃ及び
４ｄの良品／不良品を判断する。全てのデバイスが良品
と判断されると、続くステップＳ３でＣＰＵ２はプログ
ラム格納部６から第２テストのプログラムを読み出して
第２テストを行う。以下、同様にしてステップＳ４〜Ｓ
７に従って第Ｎテストまで実行する。
【０００６】ステップＳ７で第Ｎテストが終了すると、
ＣＰＵ２はハンドラ９に試験終了報告データを伝送し、
ハンドラ９の制御装置１１は搬送部１４を駆動してデバ
イス４ａ、４ｂ、４ｃ及び４ｄをコンタクタ８ａ、８
ｂ、８ｃ及び８ｄから排出させる。これにより、第１の
試験サイクルが完了する。
ＣＰＵ２はハンドラ９に試験終了報告データを伝送し、
ハンドラ９の制御装置１１は搬送部１４を駆動してデバ
イス４ａ、４ｂ、４ｃ及び４ｄをコンタクタ８ａ、８
ｂ、８ｃ及び８ｄから排出させる。これにより、第１の
試験サイクルが完了する。
【０００７】なお、第１テストの結果、ステップＳ２で
４個のデバイス４ａ、４ｂ、４ｃ及び４ｄのうち少なく
とも一つのデバイスが不良品と判断された場合には、さ
らにステップＳ８で全てのデバイスが不良品か否か判断
される。一部のデバイスのみが不良品であるときには、
ステップＳ９に進んで、不良品と判断されたデバイスに
対応するテスト可否情報格納部１３ａ、１３ｂ、１３ｃ
あるいは１３ｄにテスト中止データを格納した後、ステ
ップＳ３に進んで第２テストを実行する。
４個のデバイス４ａ、４ｂ、４ｃ及び４ｄのうち少なく
とも一つのデバイスが不良品と判断された場合には、さ
らにステップＳ８で全てのデバイスが不良品か否か判断
される。一部のデバイスのみが不良品であるときには、
ステップＳ９に進んで、不良品と判断されたデバイスに
対応するテスト可否情報格納部１３ａ、１３ｂ、１３ｃ
あるいは１３ｄにテスト中止データを格納した後、ステ
ップＳ３に進んで第２テストを実行する。
【０００８】ただし、ＣＰＵ２は各テストに先立ってテ
スト可否情報格納部１３ａ、１３ｂ、１３ｃ及び１３ｄ
から各デバイスに対応するテスト可否情報を読み出し、
テスト可否情報としてテスト中止データが格納されてい
るデバイスに対してはテストを行わない。従って、第２
テストはテスト可否情報としてテスト中止データが格納
されたデバイスに対しては実行されない。一方、ステッ
プＳ８で全てのデバイスが不良品であると判断された場
合には、その後の第２テスト〜第Ｎテストを実行せずに
第１の試験サイクルを終了する。
スト可否情報格納部１３ａ、１３ｂ、１３ｃ及び１３ｄ
から各デバイスに対応するテスト可否情報を読み出し、
テスト可否情報としてテスト中止データが格納されてい
るデバイスに対してはテストを行わない。従って、第２
テストはテスト可否情報としてテスト中止データが格納
されたデバイスに対しては実行されない。一方、ステッ
プＳ８で全てのデバイスが不良品であると判断された場
合には、その後の第２テスト〜第Ｎテストを実行せずに
第１の試験サイクルを終了する。
【０００９】同様にして、各テスト終了時に少なくとも
一つのデバイスが不良品と判断されると、全てのデバイ
スが不良品であるか否かの判断及びテスト可否情報の格
納が行われる。
一つのデバイスが不良品と判断されると、全てのデバイ
スが不良品であるか否かの判断及びテスト可否情報の格
納が行われる。
【００１０】第１の試験サイクルが終了すると、ハンド
ラ９の搬送部１４は新たに未試験の４個のデバイスをコ
ンタクタ８ａ、８ｂ、８ｃ及び８ｄに接触させ、制御装
置１１からＬＳＩテスタ１のＣＰＵ２に試験開始指示デ
ータが伝送されて第２の試験サイクルが開始される。こ
のようにして、第Ｐ試験サイクルまで繰り返し第１テス
ト〜第Ｎテストが実行される。
ラ９の搬送部１４は新たに未試験の４個のデバイスをコ
ンタクタ８ａ、８ｂ、８ｃ及び８ｄに接触させ、制御装
置１１からＬＳＩテスタ１のＣＰＵ２に試験開始指示デ
ータが伝送されて第２の試験サイクルが開始される。こ
のようにして、第Ｐ試験サイクルまで繰り返し第１テス
ト〜第Ｎテストが実行される。
【００１１】ここで、具体的な動作例を図６のタイミン
グチャートにより説明する。まず、コンタクタ８ａ、８
ｂ、８ｃ及び８ｄにそれぞれデバイス４ａ、４ｂ、４ｃ
及び４ｄが電気的に接触され、これら４個のデバイスに
対して第１試験サイクルが第１テストから順次実行され
る。そして、コンタクタ８ｂに接触されているデバイス
４ｂが第３テストの結果、不良品であると判定される
と、このデバイス４ｂに対する第４テスト以降の各テス
トが中止され、第１試験サイクルが終了するまでデバイ
ス４ｂはコンタクタ８ｂで待機し続ける。同様に、コン
タクタ８ｄに接触されているデバイス４ｄは第４テスト
の結果、不良品であると判定され、このデバイス４ｄに
対する第５テスト以降の各テストが中止されて第１試験
サイクルが終了するまでデバイス４ｄはコンタクタ８ｄ
で待機し続ける。残るデバイス４ａ及び４ｃについて
は、全てのテストで良品と判定され、最後の第Ｎテスト
まで試験が実行される。
グチャートにより説明する。まず、コンタクタ８ａ、８
ｂ、８ｃ及び８ｄにそれぞれデバイス４ａ、４ｂ、４ｃ
及び４ｄが電気的に接触され、これら４個のデバイスに
対して第１試験サイクルが第１テストから順次実行され
る。そして、コンタクタ８ｂに接触されているデバイス
４ｂが第３テストの結果、不良品であると判定される
と、このデバイス４ｂに対する第４テスト以降の各テス
トが中止され、第１試験サイクルが終了するまでデバイ
ス４ｂはコンタクタ８ｂで待機し続ける。同様に、コン
タクタ８ｄに接触されているデバイス４ｄは第４テスト
の結果、不良品であると判定され、このデバイス４ｄに
対する第５テスト以降の各テストが中止されて第１試験
サイクルが終了するまでデバイス４ｄはコンタクタ８ｄ
で待機し続ける。残るデバイス４ａ及び４ｃについて
は、全てのテストで良品と判定され、最後の第Ｎテスト
まで試験が実行される。
【００１２】このようにして第１試験サイクルが終了す
ると、デバイス４ａ、４ｂ、４ｃ及び４ｄが各コンタク
タから排出され、代わりに未試験の４個のデバイス４
ｅ、４ｆ、４ｇ及び４ｈがそれぞれコンタクタ８ａ、８
ｂ、８ｃ及び８ｄに接触されて第２試験サイクルが開始
される。図６の例では、デバイス４ｅが第４テストの結
果、不良品であると判定され、第５テスト以降の各テス
トが中止されて第２試験サイクルが終了するまでコンタ
クタ８ａで待機し続けている。
ると、デバイス４ａ、４ｂ、４ｃ及び４ｄが各コンタク
タから排出され、代わりに未試験の４個のデバイス４
ｅ、４ｆ、４ｇ及び４ｈがそれぞれコンタクタ８ａ、８
ｂ、８ｃ及び８ｄに接触されて第２試験サイクルが開始
される。図６の例では、デバイス４ｅが第４テストの結
果、不良品であると判定され、第５テスト以降の各テス
トが中止されて第２試験サイクルが終了するまでコンタ
クタ８ａで待機し続けている。
【００１３】
【発明が解決しようとする課題】しかしながら、近年の
デバイスは多機能化、大容量化が著しく、これに伴いテ
スト項目数及び一テスト項目に対するテスト時間が増大
するため、全体の試験時間が非常に長大となる。上述し
たように、従来のテストシステムでは、試験途中でデバ
イスが不良品と判定された場合には、そのときの試験サ
イクルが終了するまでその不良デバイスがコンタクタで
待機するため、テストシステムの処理能力が低下し、試
験コストの増大を招くという問題点があった。
デバイスは多機能化、大容量化が著しく、これに伴いテ
スト項目数及び一テスト項目に対するテスト時間が増大
するため、全体の試験時間が非常に長大となる。上述し
たように、従来のテストシステムでは、試験途中でデバ
イスが不良品と判定された場合には、そのときの試験サ
イクルが終了するまでその不良デバイスがコンタクタで
待機するため、テストシステムの処理能力が低下し、試
験コストの増大を招くという問題点があった。
【００１４】この発明はこのような問題点を解消するた
めになされたもので、テストシステムの処理能力を向上
させることができる被測定素子のテスト方法を提供する
ことを目的とする。さらに、この発明は処理能力を向上
させ得るテストシステムを提供することも目的としてい
る。
めになされたもので、テストシステムの処理能力を向上
させることができる被測定素子のテスト方法を提供する
ことを目的とする。さらに、この発明は処理能力を向上
させ得るテストシステムを提供することも目的としてい
る。
【００１５】
【課題を解決するための手段】この発明に係る被測定素
子のテスト方法は、各被測定素子に対して第１テストか
ら第Ｎテストまでの一連のテストを順次実行する方法で
あって、複数の被測定素子に対して同時に第１テストか
ら順次試験を行い、各テスト終了後に各被測定素子の良
品／不良品を判定し、一連のテストのうちいずれかのテ
スト終了後にいずれかの被測定素子が不良品と判定され
た場合にその被測定素子のみを新たな被測定素子と交換
し、不良品が発生したテストの次のテストから一連のテ
ストを再開する方法である。
子のテスト方法は、各被測定素子に対して第１テストか
ら第Ｎテストまでの一連のテストを順次実行する方法で
あって、複数の被測定素子に対して同時に第１テストか
ら順次試験を行い、各テスト終了後に各被測定素子の良
品／不良品を判定し、一連のテストのうちいずれかのテ
スト終了後にいずれかの被測定素子が不良品と判定され
た場合にその被測定素子のみを新たな被測定素子と交換
し、不良品が発生したテストの次のテストから一連のテ
ストを再開する方法である。
【００１６】この発明に係る他のテスト方法は、各被測
定素子に対して第１テストから第Ｎテストまでの一連の
テストを順次実行する方法であって、複数の被測定素子
に対して同時に第１テストから順次試験を行い、各テス
ト終了後に各被測定素子の良品／不良品を判定し、一連
のテストのうちいずれかのテスト終了後にいずれかの被
測定素子が不良品と判定された場合にその被測定素子の
みを新たな被測定素子と交換し、新たな被測定素子を含
む複数の被測定素子についてオープンショートテストを
行い、不良品が発生したテストの次のテストから一連の
テストを再開する方法である。
定素子に対して第１テストから第Ｎテストまでの一連の
テストを順次実行する方法であって、複数の被測定素子
に対して同時に第１テストから順次試験を行い、各テス
ト終了後に各被測定素子の良品／不良品を判定し、一連
のテストのうちいずれかのテスト終了後にいずれかの被
測定素子が不良品と判定された場合にその被測定素子の
みを新たな被測定素子と交換し、新たな被測定素子を含
む複数の被測定素子についてオープンショートテストを
行い、不良品が発生したテストの次のテストから一連の
テストを再開する方法である。
【００１７】また、この発明に係るテストシステムは、
複数の被測定素子に電気的に接触される複数のコンタク
タと、前記複数のコンタクタを介して複数の被測定素子
を同時に試験すると共に被測定素子の良品／不良品を判
定するための測定部と、第１テストから第Ｎテストまで
の一連のテストのプログラムを格納するプログラム格納
部と、それぞれ前記複数のコンタクタに対応して設けら
れると共に対応するコンタクタに接触された被測定素子
が不良品と判定されたテスト項目を記憶する複数の不良
テスト項目格納部と、各被測定素子毎に独立して被測定
素子を搬送すると共に対応するコンタクタに接触させる
ためのハンドラと、前記プログラム格納部に格納されて
いるプログラムに基づいて前記測定部に前記複数のコン
タクタに接触された複数の被測定素子について同時に一
連のテストを順次実行させると共に一連のテストのうち
いずれかのテスト終了後に前記測定部によりいずれかの
被測定素子が不良品と判定された場合にこの被測定素子
に対応する不良テスト項目格納部に不良となったテスト
項目を格納し且つ前記ハンドラにその被測定素子のみを
新たな被測定素子と交換させた後、前記測定部によりそ
のテストの次のテストから一連のテストを再開させる中
央処理装置とを備えたものである。
複数の被測定素子に電気的に接触される複数のコンタク
タと、前記複数のコンタクタを介して複数の被測定素子
を同時に試験すると共に被測定素子の良品／不良品を判
定するための測定部と、第１テストから第Ｎテストまで
の一連のテストのプログラムを格納するプログラム格納
部と、それぞれ前記複数のコンタクタに対応して設けら
れると共に対応するコンタクタに接触された被測定素子
が不良品と判定されたテスト項目を記憶する複数の不良
テスト項目格納部と、各被測定素子毎に独立して被測定
素子を搬送すると共に対応するコンタクタに接触させる
ためのハンドラと、前記プログラム格納部に格納されて
いるプログラムに基づいて前記測定部に前記複数のコン
タクタに接触された複数の被測定素子について同時に一
連のテストを順次実行させると共に一連のテストのうち
いずれかのテスト終了後に前記測定部によりいずれかの
被測定素子が不良品と判定された場合にこの被測定素子
に対応する不良テスト項目格納部に不良となったテスト
項目を格納し且つ前記ハンドラにその被測定素子のみを
新たな被測定素子と交換させた後、前記測定部によりそ
のテストの次のテストから一連のテストを再開させる中
央処理装置とを備えたものである。
【００１８】
【作用】この発明に係るテスト方法においては、一連の
テストのうちいずれかのテスト終了後にいずれかの被測
定素子が不良品と判定された場合には、その不良の被測
定素子のみを新たな被測定素子と交換した後、そのテス
トの次のテストから一連のテストが再開される。
テストのうちいずれかのテスト終了後にいずれかの被測
定素子が不良品と判定された場合には、その不良の被測
定素子のみを新たな被測定素子と交換した後、そのテス
トの次のテストから一連のテストが再開される。
【００１９】また、他のテスト方法においては、さら
に、不良の被測定素子を新たな被測定素子と交換し、そ
の後新たな被測定素子を含む複数の被測定素子について
まずオープンショートテストを行った後、不良品が発生
したテストの次のテストから一連のテストが再開され
る。
に、不良の被測定素子を新たな被測定素子と交換し、そ
の後新たな被測定素子を含む複数の被測定素子について
まずオープンショートテストを行った後、不良品が発生
したテストの次のテストから一連のテストが再開され
る。
【００２０】また、この発明に係るテストシステムにお
いては、いずれかのテスト終了後に測定部によりいずれ
かの被測定素子が不良品と判定された場合に、中央処理
装置が、この被測定素子に対応する不良テスト項目格納
部に不良となったテスト項目を格納すると共にハンドラ
に不良の被測定素子のみを新たな被測定素子と交換させ
た後、測定部によりそのテストの次のテストから一連の
テストを再開させる。
いては、いずれかのテスト終了後に測定部によりいずれ
かの被測定素子が不良品と判定された場合に、中央処理
装置が、この被測定素子に対応する不良テスト項目格納
部に不良となったテスト項目を格納すると共にハンドラ
に不良の被測定素子のみを新たな被測定素子と交換させ
た後、測定部によりそのテストの次のテストから一連の
テストを再開させる。
【００２１】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１はこの発明の一実施例に係るテストシ
ステムを示すブロック図である。ＬＳＩテスタ１０にハ
ンドラ９０が接続されている。ＬＳＩテスタ１０は、Ｃ
ＰＵ２０と、４個のデバイス４ａ、４ｂ、４ｃ及び４ｄ
の測定を同時に行う測定部３０と、記憶部５０とを備え
ている。測定部３０には、それぞれデバイス４ａ、４
ｂ、４ｃ及び４ｄに電気的に接触されるコンタクタ８
ａ、８ｂ、８ｃ及び８ｄが接続されている。記憶部５０
は、第１テストから第Ｎテストまでの各テストの試験プ
ログラムを格納するプログラム格納部６と、コンタクタ
８ａ、８ｂ、８ｃ及び８ｄにそれぞれ接触されたデバイ
スの不良テスト項目情報を格納する不良テスト項目格納
部７ａ、７ｂ、７ｃ及び７ｄとを有している。
て説明する。図１はこの発明の一実施例に係るテストシ
ステムを示すブロック図である。ＬＳＩテスタ１０にハ
ンドラ９０が接続されている。ＬＳＩテスタ１０は、Ｃ
ＰＵ２０と、４個のデバイス４ａ、４ｂ、４ｃ及び４ｄ
の測定を同時に行う測定部３０と、記憶部５０とを備え
ている。測定部３０には、それぞれデバイス４ａ、４
ｂ、４ｃ及び４ｄに電気的に接触されるコンタクタ８
ａ、８ｂ、８ｃ及び８ｄが接続されている。記憶部５０
は、第１テストから第Ｎテストまでの各テストの試験プ
ログラムを格納するプログラム格納部６と、コンタクタ
８ａ、８ｂ、８ｃ及び８ｄにそれぞれ接触されたデバイ
スの不良テスト項目情報を格納する不良テスト項目格納
部７ａ、７ｂ、７ｃ及び７ｄとを有している。
【００２２】ハンドラ９０は通信データバス１２を介し
てＬＳＩテスタ１０のＣＰＵ２０に接続されており、搬
送部２４と、搬送部２４の制御を行う制御装置２１とを
有している。搬送部２４は、試験開始に先立ってデバイ
ス４ａ、４ｂ、４ｃ及び４ｄを所定の待機位置からコン
タクタ８ａ、８ｂ、８ｃ及び８ｄまで搬送してそれぞれ
対応するコンタクタに電気的に接触させると共に試験終
了後にデバイス４ａ、４ｂ、４ｃ及び４ｄをコンタクタ
８ａ、８ｂ、８ｃ及び８ｄから切り離すものであるが、
この一連の動作を各デバイス毎に独立して非同期で行う
ことができる。
てＬＳＩテスタ１０のＣＰＵ２０に接続されており、搬
送部２４と、搬送部２４の制御を行う制御装置２１とを
有している。搬送部２４は、試験開始に先立ってデバイ
ス４ａ、４ｂ、４ｃ及び４ｄを所定の待機位置からコン
タクタ８ａ、８ｂ、８ｃ及び８ｄまで搬送してそれぞれ
対応するコンタクタに電気的に接触させると共に試験終
了後にデバイス４ａ、４ｂ、４ｃ及び４ｄをコンタクタ
８ａ、８ｂ、８ｃ及び８ｄから切り離すものであるが、
この一連の動作を各デバイス毎に独立して非同期で行う
ことができる。
【００２３】次に、実施例の動作について図２のフロー
チャートを参照して説明する。予め、記憶部５０のプロ
グラム格納部６に第１テスト〜第Ｎテストの各テストプ
ログラム及び図２に示される一連の動作を行うための試
験プログラムが格納されている。また、記憶部５０の不
良テスト項目格納部７ａ、７ｂ、７ｃ及び７ｄにはそれ
ぞれ不良テスト項目情報として「第Ｎテスト」が格納さ
れている。
チャートを参照して説明する。予め、記憶部５０のプロ
グラム格納部６に第１テスト〜第Ｎテストの各テストプ
ログラム及び図２に示される一連の動作を行うための試
験プログラムが格納されている。また、記憶部５０の不
良テスト項目格納部７ａ、７ｂ、７ｃ及び７ｄにはそれ
ぞれ不良テスト項目情報として「第Ｎテスト」が格納さ
れている。
【００２４】試験開始に際して、ハンドラ９０の搬送部
２４は制御装置２１により起動され、デバイス４ａ、４
ｂ、４ｃ及び４ｄをそれぞれコンタクタ８ａ、８ｂ、８
ｃ及び８ｄに接触させる。その後、制御装置２１からＬ
ＳＩテスタ１０のＣＰＵ２０に試験開始指示データが伝
送される。試験開始指示データを受けたＣＰＵ２０は、
記憶部５０のプログラム格納部６から第１テストのプロ
グラムを読み出し、そのプログラムに従って測定部３０
を起動することにより、図２のステップＳ１１で４個の
デバイス４ａ、４ｂ、４ｃ及び４ｄについて第１テスト
を同時に実行する。
２４は制御装置２１により起動され、デバイス４ａ、４
ｂ、４ｃ及び４ｄをそれぞれコンタクタ８ａ、８ｂ、８
ｃ及び８ｄに接触させる。その後、制御装置２１からＬ
ＳＩテスタ１０のＣＰＵ２０に試験開始指示データが伝
送される。試験開始指示データを受けたＣＰＵ２０は、
記憶部５０のプログラム格納部６から第１テストのプロ
グラムを読み出し、そのプログラムに従って測定部３０
を起動することにより、図２のステップＳ１１で４個の
デバイス４ａ、４ｂ、４ｃ及び４ｄについて第１テスト
を同時に実行する。
【００２５】第１テストが終了すると、ステップＳ１２
で、記憶部５０の不良テスト項目格納部７ａ、７ｂ、７
ｃ及び７ｄに格納されている不良テスト項目情報が読み
出され、これらの中に終了テスト項目すなわちこの場合
には第１テストと一致するものがあるか否か判定され
る。ただし、上述したように、予め不良テスト項目格納
部７ａ、７ｂ、７ｃ及び７ｄにはそれぞれ「第Ｎテス
ト」が格納されているため、ここでは一致するものはな
い。
で、記憶部５０の不良テスト項目格納部７ａ、７ｂ、７
ｃ及び７ｄに格納されている不良テスト項目情報が読み
出され、これらの中に終了テスト項目すなわちこの場合
には第１テストと一致するものがあるか否か判定され
る。ただし、上述したように、予め不良テスト項目格納
部７ａ、７ｂ、７ｃ及び７ｄにはそれぞれ「第Ｎテス
ト」が格納されているため、ここでは一致するものはな
い。
【００２６】次に、試験結果に基づいてステップＳ１３
でデバイス４ａ、４ｂ、４ｃ及び４ｄの良品／不良品が
判定される。全てのデバイスが良品と判定されると、続
くステップＳ１４でＣＰＵ２０はプログラム格納部６か
ら第２テストのプログラムを読み出して第２テストを行
う。以下、同様にしてステップＳ１５〜Ｓ１９に従って
第Ｎテストまで実行する。
でデバイス４ａ、４ｂ、４ｃ及び４ｄの良品／不良品が
判定される。全てのデバイスが良品と判定されると、続
くステップＳ１４でＣＰＵ２０はプログラム格納部６か
ら第２テストのプログラムを読み出して第２テストを行
う。以下、同様にしてステップＳ１５〜Ｓ１９に従って
第Ｎテストまで実行する。
【００２７】なお、第１テストの結果、ステップＳ１３
で４個のデバイス４ａ、４ｂ、４ｃ及び４ｄのうち少な
くとも一つのデバイスが不良品と判定された場合には、
ＣＰＵ２０は一旦テストの実行を中止し、ステップＳ２
０でその不良デバイスに対応する不良テスト項目格納部
にデータ「第１テスト」を格納する。さらに、ステップ
Ｓ２１で、ＣＰＵ２０からハンドラ９０の制御装置２１
に試験終了報告データと不良品と判定されたデバイスが
接触されているコンタクタのデータとが伝送される。ス
テップＳ２１で、制御装置２１は、搬送部２４を駆動し
てコンタクタに接触している不良デバイスを取り除いた
後、未だ試験されていない新たなデバイスを代わりにそ
のコンタクタに接触させる。その後、制御装置２１から
ＣＰＵ２０へ試験開始指示データが伝送される。
で４個のデバイス４ａ、４ｂ、４ｃ及び４ｄのうち少な
くとも一つのデバイスが不良品と判定された場合には、
ＣＰＵ２０は一旦テストの実行を中止し、ステップＳ２
０でその不良デバイスに対応する不良テスト項目格納部
にデータ「第１テスト」を格納する。さらに、ステップ
Ｓ２１で、ＣＰＵ２０からハンドラ９０の制御装置２１
に試験終了報告データと不良品と判定されたデバイスが
接触されているコンタクタのデータとが伝送される。ス
テップＳ２１で、制御装置２１は、搬送部２４を駆動し
てコンタクタに接触している不良デバイスを取り除いた
後、未だ試験されていない新たなデバイスを代わりにそ
のコンタクタに接触させる。その後、制御装置２１から
ＣＰＵ２０へ試験開始指示データが伝送される。
【００２８】試験開始指示データを受け取ったＣＰＵ２
０は、記憶部５０のプログラム格納部６から次のテスト
である第２テストのプログラムを読み出し、ステップＳ
１４で第２テストを実行する。このようにして、不良デ
ータが発生すると、その時点で不良データが新たな未試
験のデバイスに交換され、その次のテストから試験が再
開される。なお、新たにコンタクタに接触されたデバイ
スに対する一連のテストは、対応する不良テスト項目格
納部に格納されたデータに基づいて判断される。例え
ば、第３テストで不良デバイスが発生すると、対応する
不良テスト項目格納部にはデータ「第３テスト」が格納
され、このとき交換された新たなデバイスは、第４テス
トから実行されることとなり、その最終テストは対応す
る不良テスト項目格納部に格納されたデータで示される
第３テストとなる。
０は、記憶部５０のプログラム格納部６から次のテスト
である第２テストのプログラムを読み出し、ステップＳ
１４で第２テストを実行する。このようにして、不良デ
ータが発生すると、その時点で不良データが新たな未試
験のデバイスに交換され、その次のテストから試験が再
開される。なお、新たにコンタクタに接触されたデバイ
スに対する一連のテストは、対応する不良テスト項目格
納部に格納されたデータに基づいて判断される。例え
ば、第３テストで不良デバイスが発生すると、対応する
不良テスト項目格納部にはデータ「第３テスト」が格納
され、このとき交換された新たなデバイスは、第４テス
トから実行されることとなり、その最終テストは対応す
る不良テスト項目格納部に格納されたデータで示される
第３テストとなる。
【００２９】ステップＳ１４における第２テストが終了
すると、続くステップＳ１５で不良テスト項目格納部７
ａ、７ｂ、７ｃ及び７ｄに格納されている不良テスト項
目情報が読み出され、これらの中に第２テストと一致す
るものがあるか否か判定される。一致するデバイスがあ
れば、そのデバイスに対して所定の一連のテストが終了
したと判断され、ステップＳ２２でそのデバイスをコン
タクタから取り除き、その代わりに未試験の新たなデバ
イスをコンタクタに接触させる。
すると、続くステップＳ１５で不良テスト項目格納部７
ａ、７ｂ、７ｃ及び７ｄに格納されている不良テスト項
目情報が読み出され、これらの中に第２テストと一致す
るものがあるか否か判定される。一致するデバイスがあ
れば、そのデバイスに対して所定の一連のテストが終了
したと判断され、ステップＳ２２でそのデバイスをコン
タクタから取り除き、その代わりに未試験の新たなデバ
イスをコンタクタに接触させる。
【００３０】このようにして、一連のテストが実行され
ていく。
ていく。
【００３１】ここで、具体的な動作例を図３のタイミン
グチャートにより説明する。まず、コンタクタ８ａ、８
ｂ、８ｃ及び８ｄにそれぞれデバイス４ａ、４ｂ、４ｃ
及び４ｄが電気的に接触され、これら４個のデバイスに
対して第１テストから順次試験される。なお、予め不良
テスト項目格納部７ａ、７ｂ、７ｃ及び７ｄにはそれぞ
れデータ「第Ｎテスト」が格納されている。
グチャートにより説明する。まず、コンタクタ８ａ、８
ｂ、８ｃ及び８ｄにそれぞれデバイス４ａ、４ｂ、４ｃ
及び４ｄが電気的に接触され、これら４個のデバイスに
対して第１テストから順次試験される。なお、予め不良
テスト項目格納部７ａ、７ｂ、７ｃ及び７ｄにはそれぞ
れデータ「第Ｎテスト」が格納されている。
【００３２】そして、コンタクタ８ｂに接触されている
デバイス４ｂが第３テストの結果、不良品であると判定
されると、記憶部５０の不良テスト項目格納部７ｂにデ
ータ「第３テスト」が格納されると共にこの不良デバイ
ス４ｂがコンタクタ８ｂから取り除かれ、代わりに新た
なデバイス４ｅがコンタクタ８ｂに接触される。この状
態で、次の第４テストから試験が再開される。そして、
コンタクタ８ｄに接触されているデバイス４ｄが第４テ
ストの結果、不良品であると判定され、このデバイス４
ｄに対応する不良テスト項目格納部７ｄにデータ「第４
テスト」が格納されると共にこの不良デバイス４ｄの代
わりに新たなデバイス４ｆがコンタクタ８ｄに接触され
る。この状態で、次の第５テストから試験が再開され
る。
デバイス４ｂが第３テストの結果、不良品であると判定
されると、記憶部５０の不良テスト項目格納部７ｂにデ
ータ「第３テスト」が格納されると共にこの不良デバイ
ス４ｂがコンタクタ８ｂから取り除かれ、代わりに新た
なデバイス４ｅがコンタクタ８ｂに接触される。この状
態で、次の第４テストから試験が再開される。そして、
コンタクタ８ｄに接触されているデバイス４ｄが第４テ
ストの結果、不良品であると判定され、このデバイス４
ｄに対応する不良テスト項目格納部７ｄにデータ「第４
テスト」が格納されると共にこの不良デバイス４ｄの代
わりに新たなデバイス４ｆがコンタクタ８ｄに接触され
る。この状態で、次の第５テストから試験が再開され
る。
【００３３】その後、４個のデバイス４ａ、４ｃ、４ｅ
及び４ｆが不良と判定されることなく第Ｎテストまで終
了すると、デバイス４ａ及び４ｃに対応する不良テスト
項目格納部７ａ及び７ｃには予めデータ「第Ｎテスト」
が格納されているので、これらのデバイス４ａ及び４ｃ
に対する一連のテストが終了したと判断されてデバイス
４ａ及び４ｃがコンタクタ８ａ及び８ｃから取り除か
れ、代わりに新たなデバイス４ｇ及び４ｈがコンタクタ
８ａ及び８ｃに接触される。コンタクタ８ｂ及び８ｄに
接触されているデバイス４ｂ及び４ｄは、まだ一連のテ
ストが終了していないので、そのままコンタクタ８ｂ及
び８ｄに残り、テストが続けられる。
及び４ｆが不良と判定されることなく第Ｎテストまで終
了すると、デバイス４ａ及び４ｃに対応する不良テスト
項目格納部７ａ及び７ｃには予めデータ「第Ｎテスト」
が格納されているので、これらのデバイス４ａ及び４ｃ
に対する一連のテストが終了したと判断されてデバイス
４ａ及び４ｃがコンタクタ８ａ及び８ｃから取り除か
れ、代わりに新たなデバイス４ｇ及び４ｈがコンタクタ
８ａ及び８ｃに接触される。コンタクタ８ｂ及び８ｄに
接触されているデバイス４ｂ及び４ｄは、まだ一連のテ
ストが終了していないので、そのままコンタクタ８ｂ及
び８ｄに残り、テストが続けられる。
【００３４】再び第１テストから試験が実行され、第３
テストが終了すると、不良テスト項目格納部７ｂにデー
タ「第３テスト」が格納されているので、コンタクタ８
ｂに接触されていたデバイス４ｅに対する一連のテスト
が終了したと判断されてこのデバイス４ｅがコンタクタ
８ｂから取り除かれ、新たなデバイス４ｉがコンタクタ
８ｂに接触される。同様に、次の第４テスト終了時にコ
ンタクタ８ｄに接触されていたデバイス４ｆが一連のテ
ストを終了して取り除かれ、新たなデバイス４ｋがコン
タクタ８ｄに接触される。
テストが終了すると、不良テスト項目格納部７ｂにデー
タ「第３テスト」が格納されているので、コンタクタ８
ｂに接触されていたデバイス４ｅに対する一連のテスト
が終了したと判断されてこのデバイス４ｅがコンタクタ
８ｂから取り除かれ、新たなデバイス４ｉがコンタクタ
８ｂに接触される。同様に、次の第４テスト終了時にコ
ンタクタ８ｄに接触されていたデバイス４ｆが一連のテ
ストを終了して取り除かれ、新たなデバイス４ｋがコン
タクタ８ｄに接触される。
【００３５】また、図３の例では、第４テストの結果、
コンタクタ８ａに接触されているデバイス４ｇが不良品
であると判定され、このデバイス４ｇに対応する不良テ
スト項目格納部７ｄにデータ「第４テスト」が格納され
ると共にこの不良デバイス４ｇの代わりに新たなデバイ
ス４ｊがコンタクタ８ａに接触される。この状態で、次
の第５テストから試験が再開される。
コンタクタ８ａに接触されているデバイス４ｇが不良品
であると判定され、このデバイス４ｇに対応する不良テ
スト項目格納部７ｄにデータ「第４テスト」が格納され
ると共にこの不良デバイス４ｇの代わりに新たなデバイ
ス４ｊがコンタクタ８ａに接触される。この状態で、次
の第５テストから試験が再開される。
【００３６】このように、デバイスが不良品と判定され
ると、すぐに新たなデバイスに交換されるので、不良デ
バイスがコンタクタを長時間占有することがなく、試験
の効率が向上する。
ると、すぐに新たなデバイスに交換されるので、不良デ
バイスがコンタクタを長時間占有することがなく、試験
の効率が向上する。
【００３７】なお、第１テストから第Ｎテストまでの各
テストとしては、例えば出力電流テスト、出力電圧テス
ト、電源電圧リークテスト、入力リークテスト、ファン
クションテスト、オープンショートテスト等がある。こ
こで、オープンショートテストは、デバイス内部の保護
ダイオード特性、デバイスとコンタクタとの電気的接触
不良等を検査するテストであり、一般に不良発生率の高
いテストである。
テストとしては、例えば出力電流テスト、出力電圧テス
ト、電源電圧リークテスト、入力リークテスト、ファン
クションテスト、オープンショートテスト等がある。こ
こで、オープンショートテストは、デバイス内部の保護
ダイオード特性、デバイスとコンタクタとの電気的接触
不良等を検査するテストであり、一般に不良発生率の高
いテストである。
【００３８】そこで、一連のテストが終了したデバイス
あるいは不良デバイスに代わってコンタクタに新たなデ
バイスが接触された後に、まずオープンショートテスト
を全てのデバイスに対して優先的に実行するようにすれ
ば、テストの効率がさらに良くなり、処理能力が一層向
上する。
あるいは不良デバイスに代わってコンタクタに新たなデ
バイスが接触された後に、まずオープンショートテスト
を全てのデバイスに対して優先的に実行するようにすれ
ば、テストの効率がさらに良くなり、処理能力が一層向
上する。
【００３９】なお、上記の実施例では、４個のデバイス
を同時に測定したが、これに限るものではない。例え
ば、６４個程度のデバイスの同時測定が可能である。
を同時に測定したが、これに限るものではない。例え
ば、６４個程度のデバイスの同時測定が可能である。
【００４０】
【発明の効果】以上説明したように、この発明に係る被
測定素子のテスト方法は、各被測定素子に対して第１テ
ストから第Ｎテストまでの一連のテストを順次実行する
方法であって、複数の被測定素子に対して同時に第１テ
ストから順次試験を行い、各テスト終了後に各被測定素
子の良品／不良品を判定し、一連のテストのうちいずれ
かのテスト終了後にいずれかの被測定素子が不良品と判
定された場合にその被測定素子のみを新たな被測定素子
と交換し、不良品が発生したテストの次のテストから一
連のテストを再開するので、不良の被測定素子が発生し
ても常に所定の複数の被測定素子に対してテストを実行
することができ、テスト処理能力が向上する。
測定素子のテスト方法は、各被測定素子に対して第１テ
ストから第Ｎテストまでの一連のテストを順次実行する
方法であって、複数の被測定素子に対して同時に第１テ
ストから順次試験を行い、各テスト終了後に各被測定素
子の良品／不良品を判定し、一連のテストのうちいずれ
かのテスト終了後にいずれかの被測定素子が不良品と判
定された場合にその被測定素子のみを新たな被測定素子
と交換し、不良品が発生したテストの次のテストから一
連のテストを再開するので、不良の被測定素子が発生し
ても常に所定の複数の被測定素子に対してテストを実行
することができ、テスト処理能力が向上する。
【００４１】この発明に係る他のテスト方法は、各被測
定素子に対して第１テストから第Ｎテストまでの一連の
テストを順次実行する方法であって、複数の被測定素子
に対して同時に第１テストから順次試験を行い、各テス
ト終了後に各被測定素子の良品／不良品を判定し、一連
のテストのうちいずれかのテスト終了後にいずれかの被
測定素子が不良品と判定された場合にその被測定素子の
みを新たな被測定素子と交換し、新たな被測定素子を含
む複数の被測定素子についてオープンショートテストを
行い、不良品が発生したテストの次のテストから一連の
テストを再開するので、不良発生率の高いオープンショ
ートテストを被測定素子の交換後に最初に実行すること
ができ、さらにテスト処理能力の向上が図られる。
定素子に対して第１テストから第Ｎテストまでの一連の
テストを順次実行する方法であって、複数の被測定素子
に対して同時に第１テストから順次試験を行い、各テス
ト終了後に各被測定素子の良品／不良品を判定し、一連
のテストのうちいずれかのテスト終了後にいずれかの被
測定素子が不良品と判定された場合にその被測定素子の
みを新たな被測定素子と交換し、新たな被測定素子を含
む複数の被測定素子についてオープンショートテストを
行い、不良品が発生したテストの次のテストから一連の
テストを再開するので、不良発生率の高いオープンショ
ートテストを被測定素子の交換後に最初に実行すること
ができ、さらにテスト処理能力の向上が図られる。
【００４２】また、この発明に係るテストシステムは、
複数の被測定素子に電気的に接触される複数のコンタク
タと、前記複数のコンタクタを介して複数の被測定素子
を同時に試験すると共に被測定素子の良品／不良品を判
定するための測定部と、第１テストから第Ｎテストまで
の一連のテストのプログラムを格納するプログラム格納
部と、それぞれ前記複数のコンタクタに対応して設けら
れると共に対応するコンタクタに接触された被測定素子
が不良品と判定されたテスト項目を記憶する複数の不良
テスト項目格納部と、各被測定素子毎に独立して被測定
素子を搬送すると共に対応するコンタクタに接触させる
ためのハンドラと、前記プログラム格納部に格納されて
いるプログラムに基づいて前記測定部に前記複数のコン
タクタに接触された複数の被測定素子について同時に一
連のテストを順次実行させると共に一連のテストのうち
いずれかのテスト終了後に前記測定部によりいずれかの
被測定素子が不良品と判定された場合にこの被測定素子
に対応する不良テスト項目格納部に不良となったテスト
項目を格納し且つ前記ハンドラにその被測定素子のみを
新たな被測定素子と交換させた後、前記測定部によりそ
のテストの次のテストから一連のテストを再開させる中
央処理装置とを備えているので、テストの処理能力の向
上を図ることが可能となる。
複数の被測定素子に電気的に接触される複数のコンタク
タと、前記複数のコンタクタを介して複数の被測定素子
を同時に試験すると共に被測定素子の良品／不良品を判
定するための測定部と、第１テストから第Ｎテストまで
の一連のテストのプログラムを格納するプログラム格納
部と、それぞれ前記複数のコンタクタに対応して設けら
れると共に対応するコンタクタに接触された被測定素子
が不良品と判定されたテスト項目を記憶する複数の不良
テスト項目格納部と、各被測定素子毎に独立して被測定
素子を搬送すると共に対応するコンタクタに接触させる
ためのハンドラと、前記プログラム格納部に格納されて
いるプログラムに基づいて前記測定部に前記複数のコン
タクタに接触された複数の被測定素子について同時に一
連のテストを順次実行させると共に一連のテストのうち
いずれかのテスト終了後に前記測定部によりいずれかの
被測定素子が不良品と判定された場合にこの被測定素子
に対応する不良テスト項目格納部に不良となったテスト
項目を格納し且つ前記ハンドラにその被測定素子のみを
新たな被測定素子と交換させた後、前記測定部によりそ
のテストの次のテストから一連のテストを再開させる中
央処理装置とを備えているので、テストの処理能力の向
上を図ることが可能となる。
【図１】この発明の一実施例に係るテストシステムを示
すブロック図である。
すブロック図である。
【図２】実施例の動作を示すフローチャートである。
【図３】実施例の動作を示すタイミングチャートであ
る。
る。
【図４】従来例に係るテストシステムを示すブロック図
である。
である。
【図５】従来例の動作を示すフローチャートである。
【図６】従来例の動作を示すタイミングチャートであ
る。
る。
４ａ〜４ｄ デバイス ７ａ〜７ｄ 不良テスト項目格納部 ８ａ〜８ｄ コンタクタ １０ ＬＳＩテスタ ２０ ＣＰＵ ２１ 制御装置 ２４ 搬送部 ３０ 測定部 ５０ 記憶部 ９０ ハンドラ
Claims (3)
- 【請求項１】 各被測定素子に対して第１テストから第
Ｎテストまでの一連のテストを順次実行する方法であっ
て、 複数の被測定素子に対して同時に第１テストから順次試
験を行い、 各テスト終了後に各被測定素子の良品／不良品を判定
し、 一連のテストのうちいずれかのテスト終了後にいずれか
の被測定素子が不良品と判定された場合にその被測定素
子のみを新たな被測定素子と交換し、 不良品が発生したテストの次のテストから一連のテスト
を再開することを特徴とする被測定素子のテスト方法。 - 【請求項２】 各被測定素子に対して第１テストから第
Ｎテストまでの一連のテストを順次実行する方法であっ
て、 複数の被測定素子に対して同時に第１テストから順次試
験を行い、 各テスト終了後に各被測定素子の良品／不良品を判定
し、 一連のテストのうちいずれかのテスト終了後にいずれか
の被測定素子が不良品と判定された場合にその被測定素
子のみを新たな被測定素子と交換し、 新たな被測定素子を含む複数の被測定素子についてオー
プンショートテストを行い、 不良品が発生したテストの次のテストから一連のテスト
を再開することを特徴とする被測定素子のテスト方法。 - 【請求項３】 複数の被測定素子に電気的に接触される
複数のコンタクタと、 前記複数のコンタクタを介して複数の被測定素子を同時
に試験すると共に被測定素子の良品／不良品を判定する
ための測定部と、 第１テストから第Ｎテストまでの一連のテストのプログ
ラムを格納するプログラム格納部と、 それぞれ前記複数のコンタクタに対応して設けられると
共に対応するコンタクタに接触された被測定素子が不良
品と判定されたテスト項目を記憶する複数の不良テスト
項目格納部と、 各被測定素子毎に独立して被測定素子を搬送すると共に
対応するコンタクタに接触させるためのハンドラと、 前記プログラム格納部に格納されているプログラムに基
づいて前記測定部に前記複数のコンタクタに接触された
複数の被測定素子について同時に一連のテストを順次実
行させると共に一連のテストのうちいずれかのテスト終
了後に前記測定部によりいずれかの被測定素子が不良品
と判定された場合にこの被測定素子に対応する不良テス
ト項目格納部に不良となったテスト項目を格納し且つ前
記ハンドラにその被測定素子のみを新たな被測定素子と
交換させた後、前記測定部によりそのテストの次のテス
トから一連のテストを再開させる中央処理装置とを備え
たことを特徴とするテストシステム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164586A JPH0720208A (ja) | 1993-07-02 | 1993-07-02 | 被測定素子のテスト方法及びテストシステム |
| KR1019940015209A KR0136054B1 (ko) | 1993-07-02 | 1994-06-29 | 피측정소자의 테스트방법 및 테스트시스템 |
| US08/269,524 US5537331A (en) | 1993-07-02 | 1994-07-01 | Method of testing devices to be measured and testing system therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164586A JPH0720208A (ja) | 1993-07-02 | 1993-07-02 | 被測定素子のテスト方法及びテストシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0720208A true JPH0720208A (ja) | 1995-01-24 |
Family
ID=15795995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164586A Pending JPH0720208A (ja) | 1993-07-02 | 1993-07-02 | 被測定素子のテスト方法及びテストシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5537331A (ja) |
| JP (1) | JPH0720208A (ja) |
| KR (1) | KR0136054B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001311766A (ja) * | 2000-04-28 | 2001-11-09 | Advantest Corp | 半導体デバイス試験装置及び試験方法 |
| KR100398936B1 (ko) * | 2000-03-16 | 2003-09-19 | 히다치 덴시 엔지니어링 가부시키 가이샤 | Ｉｃ디바이스의 시험장치 및 시험방법 |
| KR100564894B1 (ko) * | 2000-09-25 | 2006-03-30 | 가부시끼가이샤 도시바 | 반도체 집적회로 및 테스트 용이화 회로의 자동삽입방법 |
| JP2008051581A (ja) * | 2006-08-23 | 2008-03-06 | Yokogawa Electric Corp | デバイス試験装置およびデバイス試験方法 |
| JP2014199627A (ja) * | 2013-03-29 | 2014-10-23 | 富士通株式会社 | 情報処理装置、メモリ試験プログラムおよびメモリ試験方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812693A (en) * | 1994-10-17 | 1998-09-22 | Chrysler Corporation | Integrated machine vision inspection and rework system -- CIP |
| SG114493A1 (en) * | 2001-07-06 | 2005-09-28 | Jie Wu | A test handling apparatus and method |
| US7836447B2 (en) * | 2003-07-15 | 2010-11-16 | Intel Corporation | Method of efficient performance monitoring for symmetric multi-threading systems |
| JP2008122362A (ja) * | 2006-10-20 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査手法 |
| US9482718B2 (en) * | 2014-01-13 | 2016-11-01 | Texas Instruments Incorporated | Integrated circuit |
| CN110236456B (zh) * | 2019-01-08 | 2021-06-18 | 云鲸智能科技（东莞）有限公司 | 拖地机器人的控制方法、装置、设备及存储介质 |
| CN110236455B (zh) * | 2019-01-08 | 2021-04-16 | 云鲸智能科技（东莞）有限公司 | 拖地机器人的控制方法、装置、设备及存储介质 |
| CN115184717B (zh) * | 2022-09-15 | 2022-12-06 | 为准（北京）电子科技有限公司 | 一种基于多待测设备的测试方法、装置和电子设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3873818A (en) * | 1973-10-29 | 1975-03-25 | Ibm | Electronic tester for testing devices having a high circuit density |
| US4038599A (en) * | 1974-12-30 | 1977-07-26 | International Business Machines Corporation | High density wafer contacting and test system |
| GB2049189B (en) * | 1979-03-16 | 1983-12-21 | Sharp Kk | Measuring instrument with audible output |
| US4348759A (en) * | 1979-12-17 | 1982-09-07 | International Business Machines Corporation | Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test |
| US4357703A (en) * | 1980-10-09 | 1982-11-02 | Control Data Corporation | Test system for LSI circuits resident on LSI chips |
| US4578279A (en) * | 1981-05-26 | 1986-03-25 | International Business Machines Corporation | Inspection of multilayer ceramic circuit modules by electrical inspection of unfired green sheets |
| US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
| JPS622552A (ja) * | 1985-06-27 | 1987-01-08 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査方法 |
| US5103557A (en) * | 1988-05-16 | 1992-04-14 | Leedy Glenn J | Making and testing an integrated circuit using high density probe points |
-
1993
- 1993-07-02 JP JP5164586A patent/JPH0720208A/ja active Pending
-
1994
- 1994-06-29 KR KR1019940015209A patent/KR0136054B1/ko not_active IP Right Cessation
- 1994-07-01 US US08/269,524 patent/US5537331A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398936B1 (ko) * | 2000-03-16 | 2003-09-19 | 히다치 덴시 엔지니어링 가부시키 가이샤 | Ｉｃ디바이스의 시험장치 및 시험방법 |
| JP2001311766A (ja) * | 2000-04-28 | 2001-11-09 | Advantest Corp | 半導体デバイス試験装置及び試験方法 |
| KR100564894B1 (ko) * | 2000-09-25 | 2006-03-30 | 가부시끼가이샤 도시바 | 반도체 집적회로 및 테스트 용이화 회로의 자동삽입방법 |
| JP2008051581A (ja) * | 2006-08-23 | 2008-03-06 | Yokogawa Electric Corp | デバイス試験装置およびデバイス試験方法 |
| JP2014199627A (ja) * | 2013-03-29 | 2014-10-23 | 富士通株式会社 | 情報処理装置、メモリ試験プログラムおよびメモリ試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0136054B1 (ko) | 1998-04-29 |
| KR950004473A (ko) | 1995-02-18 |
| US5537331A (en) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042243B2 (en) | Device test apparatus and test method including control unit(s) between controller and test units | |
| JPH0720208A (ja) | 被測定素子のテスト方法及びテストシステム | |
| KR20040089897A (ko) | 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 | |
| JPH07176575A (ja) | 半導体装置の検査方法及び検査装置 | |
| JPH1138085A (ja) | テスタの動作誤謬検査方法 | |
| US20070226574A1 (en) | Automated high voltage defibrillator tester | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JPH09178807A (ja) | Ｉｃ検査用オートハンドラ | |
| JP2003203495A (ja) | 半導体記憶装置の試験装置及び試験方法 | |
| JPH01244380A (ja) | Ｉｃ試験装置 | |
| JP2851496B2 (ja) | 半導体試験装置 | |
| JPH08220172A (ja) | 検査装置 | |
| JPH09153297A (ja) | 半導体記憶装置の試験方法 | |
| JP2972610B2 (ja) | パーソナルコンピュータ | |
| JP2000081467A (ja) | 半導体試験装置の実行手順制御方式 | |
| KR20070012967A (ko) | 반도체 테스트 설비의 데이터 처리 방법 | |
| JP2004171659A (ja) | 半導体メモリの救済解析装置 | |
| JPS60152963A (ja) | 論理回路装置のエ−ジング装置 | |
| KR20000002533A (ko) | 디바이스 테스트 장치 | |
| CN117872087A (zh) | 芯片测试方法、装置、电子设备及可读存储介质 | |
| JPS58182567A (ja) | 回路基板試験装置 | |
| JPH1114710A (ja) | 電子回路における不良素子検出方法および記憶媒体 | |
| JPH01282799A (ja) | 半導体記憶装置 | |
| KR960005097B1 (ko) | 반도체 집적회로(ic) 장치의 검사장치 | |
| JPS60226132A (ja) | 半導体デバイス用試験装置 |