JP2937440B2 - 集積回路検査装置 - Google Patents
集積回路検査装置Info
- Publication number
- JP2937440B2 JP2937440B2 JP2218102A JP21810290A JP2937440B2 JP 2937440 B2 JP2937440 B2 JP 2937440B2 JP 2218102 A JP2218102 A JP 2218102A JP 21810290 A JP21810290 A JP 21810290A JP 2937440 B2 JP2937440 B2 JP 2937440B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- expected value
- circuit
- output
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は集積回路を検査する集積回路検査装置に関
し、特に、出力信号の立ち上がり、立ち下がりのタイミ
ングの異なる集積回路の検査を効率よく行うことのでき
る集積回路検査装置に関するものである。
し、特に、出力信号の立ち上がり、立ち下がりのタイミ
ングの異なる集積回路の検査を効率よく行うことのでき
る集積回路検査装置に関するものである。
（従来の技術） 集積回路の中にはクロックに同期して内部の回路が動
作するものがある（クロック同期式の回路）。同様に出
力信号、入力信号もクロックに同期するものもある。単
にクロック同期式と言ってもクロックの立ち上がりに同
期するものと、立ち下がりに同期するものの２種類が存
在する。
作するものがある（クロック同期式の回路）。同様に出
力信号、入力信号もクロックに同期するものもある。単
にクロック同期式と言ってもクロックの立ち上がりに同
期するものと、立ち下がりに同期するものの２種類が存
在する。
通常、集積回路の検査には集積回路検査装置（ICテス
タ）を使用する。検査はファンクション検査、AC特性検
査、DC特性検査に大きく分けることができる。クロック
同期式集積回路のファンクション検査は各ピンのクロッ
ク毎に用意されている期待値と実行結果を決められたタ
イミングで比較するというものである。通常の集積回路
の出力はHighレベル、Lowレベルの２値、またはハイイ
ンピーダンスを含む３値が多い。
タ）を使用する。検査はファンクション検査、AC特性検
査、DC特性検査に大きく分けることができる。クロック
同期式集積回路のファンクション検査は各ピンのクロッ
ク毎に用意されている期待値と実行結果を決められたタ
イミングで比較するというものである。通常の集積回路
の出力はHighレベル、Lowレベルの２値、またはハイイ
ンピーダンスを含む３値が多い。
以下、第５図、第６図を用いて２値の出力レベルを持
つクロック同期式の集積回路で従来技術を説明する。
つクロック同期式の集積回路で従来技術を説明する。
第５図は従来技術の回路構成を示す図であり、被評価
集積回路（DUT、Device Under Test）10と、信号線20
と、電圧計30と、信号線40とパス／フェイルを判断する
判断回路50と、結果を期待値と比較するタイミング（以
下、ストローブ位置と呼ぶ）を指示する信号線70と、期
待値を転送する信号線80と、判断回路50の結果を転送す
る信号線100と判断回路50の出力結果（即ち、期待値と
の一致不一致）を表示する表示器110により構成され
る。
集積回路（DUT、Device Under Test）10と、信号線20
と、電圧計30と、信号線40とパス／フェイルを判断する
判断回路50と、結果を期待値と比較するタイミング（以
下、ストローブ位置と呼ぶ）を指示する信号線70と、期
待値を転送する信号線80と、判断回路50の結果を転送す
る信号線100と判断回路50の出力結果（即ち、期待値と
の一致不一致）を表示する表示器110により構成され
る。
DUT10の出力（電圧）は信号線20を通り電圧計30に入
力される。電圧計30で電圧を測定し、その結果を信号線
40を用いて判断回路50に入力する。判断回路50には電圧
計30の出力の他、ストローブ位置が信号線70を用いて入
力され、更に期待値（Highレベル、Lowレベルのいずれ
か）、及び期待値（Highレベル、Lowレベル）に対応す
る電圧情報が信号線80を用いて入力される。そして、電
圧計30より入力された結果が信号線70により示されるス
トローブ位置で信号線80より入力された期待値（基準電
圧）と比較し、パス／フェイルの判断を行う。その後、
判断結果を信号線100を用いて表示器110に転送し表示す
る。
力される。電圧計30で電圧を測定し、その結果を信号線
40を用いて判断回路50に入力する。判断回路50には電圧
計30の出力の他、ストローブ位置が信号線70を用いて入
力され、更に期待値（Highレベル、Lowレベルのいずれ
か）、及び期待値（Highレベル、Lowレベル）に対応す
る電圧情報が信号線80を用いて入力される。そして、電
圧計30より入力された結果が信号線70により示されるス
トローブ位置で信号線80より入力された期待値（基準電
圧）と比較し、パス／フェイルの判断を行う。その後、
判断結果を信号線100を用いて表示器110に転送し表示す
る。
次に第６図を用いて従来技術を説明する。第６図はク
ロック同期式の集積回路の出力信号の変化とクロック信
号とのタイミングを示す図である。
ロック同期式の集積回路の出力信号の変化とクロック信
号とのタイミングを示す図である。
説明する集積回路の出力信号の立ち下がりはクロック
の立ち下がりに同期しており、出力信号の立ち上がりは
クロックの立ち上がりに同期しているものとする。従来
技術ではストローブ位置は１箇所しか指定できないの
で、ストローブ位置を白三角の位置とした場合、各タイ
ミングの期待値はH,H,L,H,Hとなり、黒三角にした場合
はH,L,L,H,Hとなる。
の立ち下がりに同期しており、出力信号の立ち上がりは
クロックの立ち上がりに同期しているものとする。従来
技術ではストローブ位置は１箇所しか指定できないの
で、ストローブ位置を白三角の位置とした場合、各タイ
ミングの期待値はH,H,L,H,Hとなり、黒三角にした場合
はH,L,L,H,Hとなる。
第２クロックの後半で出力信号がLowに変化してい
る。ストローブ位置を白三角にした場合、その時の期待
値はＨである。そのため出力信号がLowであることを検
査できるのは第３クロックである。つまり、集積回路が
故障して第２クロックの後半で出力信号がLowにならな
くとも破線ａで示した様に第３クロックの前半までにLo
wに変化すればあたかも正常動作している様に見える。
このため、ストローブ位置はクロックの後半（黒三角）
に移動した方が望ましいが、同様な不具合が第４クロッ
クの出力信号の立ち上がる箇所で発生してしまう。すな
わち、破線ｂで示した様に立ち上りが遅れても正常動作
との区別を付けることが出来ない。
る。ストローブ位置を白三角にした場合、その時の期待
値はＨである。そのため出力信号がLowであることを検
査できるのは第３クロックである。つまり、集積回路が
故障して第２クロックの後半で出力信号がLowにならな
くとも破線ａで示した様に第３クロックの前半までにLo
wに変化すればあたかも正常動作している様に見える。
このため、ストローブ位置はクロックの後半（黒三角）
に移動した方が望ましいが、同様な不具合が第４クロッ
クの出力信号の立ち上がる箇所で発生してしまう。すな
わち、破線ｂで示した様に立ち上りが遅れても正常動作
との区別を付けることが出来ない。
この様にこの集積回路に於いては１回のみの評価では
出力信号が規定のタイミングで変化しているか否かの検
査ができず、期待値、ストローブ位置を変えて２回検査
する必要がある。
出力信号が規定のタイミングで変化しているか否かの検
査ができず、期待値、ストローブ位置を変えて２回検査
する必要がある。
なお、従来技術はクロック同期式の集積回路を用いて
説明したがクロック同期式の集積回路に限定する必要は
なく、クロック非同期式の集積回路でも同様な問題が発
生する。
説明したがクロック同期式の集積回路に限定する必要は
なく、クロック非同期式の集積回路でも同様な問題が発
生する。
（発明が解決しようとする課題） 以上、説明した様に出力信号の立ち上がり、立ち下が
りのタイミングが異なる集積回路の検査を行う場合、従
来では立ち上がり、立ち下がりで共通のストローク位置
を使用しているため、立ち上がり、立ち下がりで別個の
テストパターンを作成し、各々評価しなければならず評
価の効率を著しく低下させる原因となっていた。
りのタイミングが異なる集積回路の検査を行う場合、従
来では立ち上がり、立ち下がりで共通のストローク位置
を使用しているため、立ち上がり、立ち下がりで別個の
テストパターンを作成し、各々評価しなければならず評
価の効率を著しく低下させる原因となっていた。
本発明の目的は、集積回路のファンクション検査にお
いて、出力信号の立ち上がり、立ち下がりのタイミング
が異なる集積回路の検査を効率よく行う集積回路検査装
置を提供することである。
いて、出力信号の立ち上がり、立ち下がりのタイミング
が異なる集積回路の検査を効率よく行う集積回路検査装
置を提供することである。
［発明の構成］ （課題を解決するための手段） 上記問題点を解決するために、本発明の集積回路検査
装置は、クロック信号に同期して動作する検査すべき回
路からの出力信号とその期待値とを比較する前記クロッ
ク信号に対する位置を示すための信号を出力するストロ
ープ信号出力回路と、前記検査すべき回路からの出力信
号を電圧計を介して入力し、前記期待値及び前記出力回
路からのストローブ信号を入力し、前記ストローブ信号
に同期して前記出力信号と前記期待値との比較を行う比
較判断回路とを備え、前記ストローブ信号出力回路は、
前記期待値を入力し、この期待値に応じて、前記クロッ
ク信号の前半又は後半の何れか前記期待値に適したスト
ローブ位置信号を前記比較判断回路へ出力することを特
徴とする。
装置は、クロック信号に同期して動作する検査すべき回
路からの出力信号とその期待値とを比較する前記クロッ
ク信号に対する位置を示すための信号を出力するストロ
ープ信号出力回路と、前記検査すべき回路からの出力信
号を電圧計を介して入力し、前記期待値及び前記出力回
路からのストローブ信号を入力し、前記ストローブ信号
に同期して前記出力信号と前記期待値との比較を行う比
較判断回路とを備え、前記ストローブ信号出力回路は、
前記期待値を入力し、この期待値に応じて、前記クロッ
ク信号の前半又は後半の何れか前記期待値に適したスト
ローブ位置信号を前記比較判断回路へ出力することを特
徴とする。
（作用） 従って本発明は出力信号の立ち上がり、立ち下がりの
タイミングが異なる集積回路のファンクション検査を行
なう際、立ち上がりであるから立ち下がりであるかに応
じて別個のストローブ位置を指定することができる集積
回路検査装置（ICテスタ）を提供するものである。
タイミングが異なる集積回路のファンクション検査を行
なう際、立ち上がりであるから立ち下がりであるかに応
じて別個のストローブ位置を指定することができる集積
回路検査装置（ICテスタ）を提供するものである。
（実施例） 本発明の実施例を第１図、第２図を用いて説明する。
本実施例は第５図の構成要素の他、立ち上がりに於ける
ストローブ位置（第６図の場合では、白三角の位置）を
転送する信号線70と、立ち下がりに於けるストローブ位
置（第６図の場合では、黒三角の位置）を転送する信号
線71と、期待値により信号線70と信号線71の信号を選択
するセレクタ60と、セレクタ60により選択したストロー
ブ位置を転送する信号線91により構成される。
本実施例は第５図の構成要素の他、立ち上がりに於ける
ストローブ位置（第６図の場合では、白三角の位置）を
転送する信号線70と、立ち下がりに於けるストローブ位
置（第６図の場合では、黒三角の位置）を転送する信号
線71と、期待値により信号線70と信号線71の信号を選択
するセレクタ60と、セレクタ60により選択したストロー
ブ位置を転送する信号線91により構成される。
また、第２図は本実施例のタイミングを示す図であ
り、第６図の従来例に対応している。
り、第６図の従来例に対応している。
DUT10の出力は信号線20を通り電圧計30に入力され
る。電圧計30で電圧を測定し、その結果を信号線40を用
いて判断回路50に入力する。ここまでは従来技術の場合
と同一である。
る。電圧計30で電圧を測定し、その結果を信号線40を用
いて判断回路50に入力する。ここまでは従来技術の場合
と同一である。
まず、第２クロックから説明する。第２クロックでは
期待値がHighであるのでセレクタ60によりHigh用のスト
ローブ位置が選択され、判断回路50にストローブ位置が
入力される（第２図の黒三角の位置）。判断回路50には
電圧計30の出力結果、ストローブ位置の他、信号線90よ
り期待値、期待値に対応する電圧情報が入力される。第
２クロックではDUT10は正しくHighレベルを出力してい
るので、表示器110はパスと表示する。
期待値がHighであるのでセレクタ60によりHigh用のスト
ローブ位置が選択され、判断回路50にストローブ位置が
入力される（第２図の黒三角の位置）。判断回路50には
電圧計30の出力結果、ストローブ位置の他、信号線90よ
り期待値、期待値に対応する電圧情報が入力される。第
２クロックではDUT10は正しくHighレベルを出力してい
るので、表示器110はパスと表示する。
次に第４クロックでは期待値がLowであるのでセレク
タ60によりLow用のストローブ位置が選択され、判断回
路50にストローブ位置が入力される。以下同様に処理さ
れ、第４クロックはDUT10は正しくLowレベルを出力して
いるので表示器110はパスと表示する。
タ60によりLow用のストローブ位置が選択され、判断回
路50にストローブ位置が入力される。以下同様に処理さ
れ、第４クロックはDUT10は正しくLowレベルを出力して
いるので表示器110はパスと表示する。
これまでは２値の場合で説明してきたがハイインピー
ダンス状態を含む３値の場合でも同様であり、一般にｎ
値の場合でも構わない（第３図参照）。すなわち、セレ
クタ95はｎ個のストローブ位置信号を受け、期待値の値
（これもｎ値）に応じて、その人つを選択して判断回路
50へ出力する。
ダンス状態を含む３値の場合でも同様であり、一般にｎ
値の場合でも構わない（第３図参照）。すなわち、セレ
クタ95はｎ個のストローブ位置信号を受け、期待値の値
（これもｎ値）に応じて、その人つを選択して判断回路
50へ出力する。
また、第４図は第１図の構成要素の一部である。電圧
計30、信号線40の代わりに基準電圧発生器200と、比較
器群220と、比較器群220に基準電圧発生器200により発
生した基準電圧を入力する信号線210,211と、比較器群2
20の比較結果を判断回路50に伝達する信号線230により
構成される。判断回路50は、比較器群220から出力パタ
ーンによってDUTからの出力信号値を判断する。
計30、信号線40の代わりに基準電圧発生器200と、比較
器群220と、比較器群220に基準電圧発生器200により発
生した基準電圧を入力する信号線210,211と、比較器群2
20の比較結果を判断回路50に伝達する信号線230により
構成される。判断回路50は、比較器群220から出力パタ
ーンによってDUTからの出力信号値を判断する。
基本的な動作は第１図に示すものと同一であるが、第
４図では期待値に対応する電圧情報を基準電圧発生器20
0に入力し比較器群220により比較する方法を採る。もち
ろん、比較器の数は必要に応じて３個以上設ける場合も
ある。この方法はアナログ比較であり、第１図に示した
ものはデジタル比較である。一般にアナログ比較の方が
デジタル比較よりも処理速度が速いという特徴がある。
４図では期待値に対応する電圧情報を基準電圧発生器20
0に入力し比較器群220により比較する方法を採る。もち
ろん、比較器の数は必要に応じて３個以上設ける場合も
ある。この方法はアナログ比較であり、第１図に示した
ものはデジタル比較である。一般にアナログ比較の方が
デジタル比較よりも処理速度が速いという特徴がある。
［発明の効果］ 以上、詳細に説明したように本発明を用いれば出力信
号の立ち上がり、立ち下がりのタイミングが異なる集積
回路の検査を行う場合、立ち上がり、立ち下がりで別個
のストローブ位置を使用することができ、検査の効率を
著しく向上させることができる。
号の立ち上がり、立ち下がりのタイミングが異なる集積
回路の検査を行う場合、立ち上がり、立ち下がりで別個
のストローブ位置を使用することができ、検査の効率を
著しく向上させることができる。
第１図は本発明の一実施例を示す図、 第２図は本発明の一実施例を説明するためのタイミング
図、 第３図は本発明の他の実施例を示す図、 第４図は本発明のさらに他の実施例を示す図、 第５図は従来技術を示す図、 第６図は従来技術を説明するためのタイミング図であ
る。 10……被評価集積回路（DUT、Device Under Test 20……DUT10と電圧計30を接続する信号線 30……電圧計 40……電圧計30と判断回路50を接続する信号線 50……パス／フェイルを判断する判断回路 60……セレクタ 70,71……ストローブ位置を転送する信号線 80,90……期待値を転送する信号線 91……セレクタ60の出力を判断回路50に転送する信号線 100……判断回路50と表示器110を接続する信号線 110……表示器 200……基準電圧発生器 210,211……基準電圧発生器200と比較器群220,221を接
続する信号線 220,221……比較器群 230……比較器群220と判断回路50を接続する信号線
図、 第３図は本発明の他の実施例を示す図、 第４図は本発明のさらに他の実施例を示す図、 第５図は従来技術を示す図、 第６図は従来技術を説明するためのタイミング図であ
る。 10……被評価集積回路（DUT、Device Under Test 20……DUT10と電圧計30を接続する信号線 30……電圧計 40……電圧計30と判断回路50を接続する信号線 50……パス／フェイルを判断する判断回路 60……セレクタ 70,71……ストローブ位置を転送する信号線 80,90……期待値を転送する信号線 91……セレクタ60の出力を判断回路50に転送する信号線 100……判断回路50と表示器110を接続する信号線 110……表示器 200……基準電圧発生器 210,211……基準電圧発生器200と比較器群220,221を接
続する信号線 220,221……比較器群 230……比較器群220と判断回路50を接続する信号線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−118155（ＪＰ，Ａ) 特開 昭64−63880（ＪＰ，Ａ) 特開 昭54−13241（ＪＰ，Ａ) 特公 昭51−42905（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/28
Claims (3)
- 【請求項１】クロック信号に同期して動作する検査すべ
き回路からの出力信号とその期待値とを比較する前記ク
ロック信号に対する位置を示すための信号を出力するス
トローブ信号出力回路と、 前記検査すべき回路からの出力信号を電圧計を介して入
力し、前記期待値及び前記出力回路からのストローブ信
号を入力し、前記ストローブ信号に同期して前記出力信
号と前記期待値との比較を行う比較判断回路とを備え、 前記ストローブ信号出力回路は、前記期待値を入力し、
この期待値に応じて、前記クロック信号の前半又は後半
の何れか前記期待値に適したストローブ位置信号を前記
比較判断回路へ出力し、前記電圧計は、前記期待値に基
づいて複数の基準電圧を発生させる回路と、前記出力信
号をこれら基準電圧のそれぞれと比較する複数の比較回
路電圧計からなることを特徴とする集積回路検査装置。 - 【請求項２】前記比較判断回路に接続されその出力結果
を表示する手段をさらに備えたことを特徴とする請求項
１記載の集積回路検査装置。 - 【請求項３】前記期待値はハイインピーダンス状態を含
んだ３値であることを特徴とする請求項１記載の集積回
路検査装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218102A JP2937440B2 (ja) | 1990-08-21 | 1990-08-21 | 集積回路検査装置 |
| KR1019910013857A KR960002275B1 (ko) | 1990-08-21 | 1991-08-12 | 집적회로 검사장치 |
| US07/747,627 US5191281A (en) | 1990-08-21 | 1991-08-20 | IC tester capable of changing strobe position in accordance with a predetermined reference signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218102A JP2937440B2 (ja) | 1990-08-21 | 1990-08-21 | 集積回路検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04102081A JPH04102081A (ja) | 1992-04-03 |
| JP2937440B2 true JP2937440B2 (ja) | 1999-08-23 |
Family
ID=16714665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2218102A Expired - Fee Related JP2937440B2 (ja) | 1990-08-21 | 1990-08-21 | 集積回路検査装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5191281A (ja) |
| JP (1) | JP2937440B2 (ja) |
| KR (1) | KR960002275B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594637A (en) * | 1993-05-26 | 1997-01-14 | Base Ten Systems, Inc. | System and method for assessing medical risk |
| TW343282B (en) * | 1996-06-14 | 1998-10-21 | Adoban Tesuto Kk | Testing device for a semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5547225B2 (ja) * | 1974-10-11 | 1980-11-28 | ||
| JPS5413241A (en) * | 1977-07-01 | 1979-01-31 | Takeda Riken Ind Co Ltd | Ic tester |
| JPS55118155A (en) * | 1979-03-02 | 1980-09-10 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Test method and its device for logic circuit |
| JPS622552A (ja) * | 1985-06-27 | 1987-01-08 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査方法 |
| JPS62118272A (ja) * | 1985-11-19 | 1987-05-29 | Ando Electric Co Ltd | パタ−ン発生装置 |
| JPS62174937A (ja) * | 1986-01-29 | 1987-07-31 | Hitachi Ltd | ストロボ方式の電位測定装置 |
| JPS6463880A (en) * | 1987-09-03 | 1989-03-09 | Nec Corp | Digital in-circuit tester |
| JP2937326B2 (ja) * | 1988-06-22 | 1999-08-23 | 株式会社東芝 | 論理回路のテスト容易化回路 |
| US5029168A (en) * | 1989-02-27 | 1991-07-02 | Acer Incorporated | Multiplexing communication card and scanning method for run-in testing |
-
1990
- 1990-08-21 JP JP2218102A patent/JP2937440B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-12 KR KR1019910013857A patent/KR960002275B1/ko not_active IP Right Cessation
- 1991-08-20 US US07/747,627 patent/US5191281A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR920004857A (ko) | 1992-03-28 |
| US5191281A (en) | 1993-03-02 |
| KR960002275B1 (ko) | 1996-02-14 |
| JPH04102081A (ja) | 1992-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844909A (en) | Test pattern selection method for testing of integrated circuit | |
| US7080302B2 (en) | Semiconductor device and test system therefor | |
| US4743842A (en) | Tri-state circuit tester | |
| US6249891B1 (en) | High speed test pattern evaluation apparatus | |
| JP2937440B2 (ja) | 集積回路検査装置 | |
| US6105156A (en) | LSI tester for use in LSI fault analysis | |
| JPH01239486A (ja) | 出力応答圧縮器 | |
| JP2985056B2 (ja) | Ｉｃ試験装置 | |
| US5442301A (en) | LSI test circuit | |
| JP4295894B2 (ja) | 半導体デバイスの試験装置および試験方法 | |
| JP2005140555A (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP4209561B2 (ja) | 半導体試験装置の半導体試験用プログラム実行方法 | |
| JPH10319089A (ja) | 半導体試験装置 | |
| JPS6336534B2 (ja) | ||
| JP3465257B2 (ja) | Ｉｃテスタ | |
| KR100505613B1 (ko) | 반도체 메모리 장치의 번인 테스트용 인쇄회로기판 | |
| JPH11101852A (ja) | 可変遅延素子試験回路 | |
| JPH04259869A (ja) | 試験評価装置 | |
| JP2005030977A (ja) | 位相差測定装置、位相差測定方法および試験装置 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH0465684A (ja) | 半導体集積回路試験装置 | |
| JP3264812B2 (ja) | Ｉｃ試験装置のタイミング同期方式 | |
| JPH02281160A (ja) | 短絡検査方式 | |
| JPH0666824B2 (ja) | 誤り率試験方法 | |
| JPH05281307A (ja) | 半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |