JPS616849A - パワー用半導体モジユールの製造方法 - Google Patents

パワー用半導体モジユールの製造方法

Info

Publication number
JPS616849A
JPS616849A JP60116852A JP11685285A JPS616849A JP S616849 A JPS616849 A JP S616849A JP 60116852 A JP60116852 A JP 60116852A JP 11685285 A JP11685285 A JP 11685285A JP S616849 A JPS616849 A JP S616849A
Authority
JP
Japan
Prior art keywords
solder
manufacturing
melting point
metal substrate
roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60116852A
Other languages
English (en)
Other versions
JPH0614531B2 (ja
Inventor
クラウス・ブンク
ベルント・ロイケル
ベルナー・バイデンアウアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri France SA
Original Assignee
BBC Brown Boveri France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri France SA filed Critical BBC Brown Boveri France SA
Publication of JPS616849A publication Critical patent/JPS616849A/ja
Publication of JPH0614531B2 publication Critical patent/JPH0614531B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｒ音掌トの利用分野］ この発明は、多くの部分を互に異る融点を有する軟質は
んだを用いて接着する多くのステップを経て製造される
、分離構造を有するパワー用半導体モジュールの製造方
法及び 金属基板とセラミック製分離板との間に少くとも１個の
はんだによる接着部を有し、上記金属基板と上記はんだ
の薄膜と上記分離板がほぼ水平姿勢をとりつつ上下に積
重ねられ、融点以上に加熱された炉内に挿入される工程
を有するパワー用半導体モジュールの製造方法に関する
。
〔従来の技術〕
分離構造を有するパワー用半導体モジュニルはすでに西
独国の実用新案明細書７５１３４３２に開示されている
。このようなパワー用半導体モジュール線通常多くの部
分をはんだによる接着すなわち、はんだ付けによ−って
結合される。
上記のはんだ付けはすべて同じはんだによって行なわれ
る場合もあり、又、半導体チップから基板にゆくに従っ
て次第に段階的に低下する融点を有する複数個のはんだ
を用いて行なわれることもある。いずれの場合にも低融
点を有するはんだとしては、ｐｂ　Ｓｎ　６３　　のは
んだが用いられ、所要に応じて部分的にフラックスが使
用される。このようなモジュールは市販のパワー用半導
体モジュールとして用いられている。
上記はんだｐｂ　Ｓｎ　６３　　は多くの錫成分を含み
、金属間化合物を形成してもろくなりやすく、特に銀被
覆された部分のはんだ付けを行なう場合には、その傾向
が強い。特に危険なはんだ付は場所は、大きな表面を有
し、大きな熱応力が生ずる場所である。このようなはん
だ付は場所は繰返し負荷に対して弱く、上記のようにフ
ラックスを使用する場合はこの好ま１．りない性質は増
大する。
パワー用半導体モジュールに於ては、異る什外からなり
、互にはんだ付される部分が有する多くの異る膨張係数
が強く注目される。このような場合異る膨張係数を有す
るはんだ付は部分が互に補償するように形成するために
は、比較的大きなはんだ層の厚さくたとえば１００μｍ
）が必要である。上記のように厚いはんだ層は、比較的
厚い金属基板とその上にはんだ付けされるセラミック製
の分離板との接着に特に有効である。しかし厚いはんだ
層を介して金属とセラミックを結合することは困難であ
ることが知られている。それは、はんだ層が厚いと、は
んだが所定のはんだ付は領域の外に流出して、所定のは
んだ層の厚さが得られず、所望の繰返し負荷に対する強
度が得られないからである。又、その他はんだ付は部に
空洞ができたり、比較的大きなはんだ付は部の内側に空
所を生じたり、す、又繰返し負荷に対する強度が低下す
るという欠点を生ずることがある。
〔発明が解決するべき問題点〕
この発明は従来のパワー用半導体モジュール製造方法に
よって生ずる上記不都合、すなわち繰返し負荷に対する
低強度を問題として取上げ、上記不都合を解消したパワ
ー用半導体モジエールの製造方法を提供することを目的
としている。
〔問題を解決する手段〕
上記問題を解決するために、多くの部分を互に異る融点
を有する軟質はんだを用いて接着する多くのステップを
経て製造される分離構造を有するこの発明のパワー用半
導体モジュールの製造方法にあっては、半導体モジュー
ルは、半導体サンドイッチと、金属基板からなる一℃ヤ
リャ部、セラミック製分離板及び接続板が、高融点のは
んだによって接着される第１のステップと、半導体サン
ドイッチとキャリヤ部は低融点のはんだによって接着さ
れる第２のステップを用いて製造され、上記両スデツブ
に於て、はんだ付けはフラックスを用することなく、水
素ガス又は成形ガス（ＦｏｒｍＩ＠ｒｇａｓ　）を用い
て行なわれ、上記第２のステップに於ては適切な寸法と
配置を定められたことにより、高融点はんだと低融点は
んだの混合が生ぜぬように形成される第１の方法で型造
され、又、 金属基板の上面のはんだ付けされる部分が粗面に形成さ
れる第１のステップと、多くの半導体サンドイッチと、
金属基板とセラミックス製の分離板と接続板からなるキ
ャリヤ部との接着を高融点を有するはんだを用いて行な
う第２のステップと、半導体サンドイッチとキャリヤ部
が低融点のはんだを用いて互に接着される第３のステッ
プを具備し、上記第２及び第３のステップではフラック
スが使用されることなく、水素ガス又は成形ガス（Ｆｏ
ｒｍｉｅｒｇａｓ　）の作用の下にはんだによる接着が
行なわれ、第３のステップでは、適切な寸法と配置を定
められることにより、高融点のはんだと低融点のはんだ
が混合せぬように形成される第２の方法によって製造さ
れる。
又、上述の金属基板とセラミック製の分離板との間に少
くとも１個のはんだによる接着部を有し、上記金属基板
と上記はんだの薄膜とセラミック製の上記分離板がそれ
ぞれ＃１は水平姿勢をとりつつ上下に積重ねられて、融
点以上に加熱された炉内に挿入される工程を具備するパ
ワー用半導体モジュールの製造方法に於ては、上記半導
体モジュールは、金属基板の上面のはんだにより接着さ
れる部分のみを予め粗面に形成するステップを含む第３
の方法により製造される０ 〔発明の効果〕 上述の第１の方法に於て得られる効果は下記の如くであ
る。すなわち、頑丈な金属基板、たとえば直接のボンデ
ィングによって形成された金属−セラミック基板を備え
、従来使用されていた勝れたモジコ、−ルの製造方法に
比較的僅かな変更を施すことによって、繰返し負荷に対
する強度を増加できることであり、又、金属基板の結合
に対して高融点はんだが使用されること、モジュールの
大きな部分、すなわち半導体サンドイッチ及びキャリヤ
部が平行に予め形成されているので、すぐれた加工を行
なうことができること、更にモジュール製造のステップ
のうち、引続いて施される２ステツプははんだ付は工程
のみであることである。それはおのおのの加熱工程に於
ては、予め定められたはんだ付は位置が加熱用容器の中
で動いたり、又、温度がはんだの融点に達しないことを
避けることができるからである。
上記第２及び第３の方法のうち、第３の方法によれば、
金属基板の設けられた粗面の存在によって、はんだＬは
んだ付は位置の外に流出することなく、従ってはんだを
所定のはんだ付は位置のみに耐着させられるという効果
を得ることができる。
又、第２の方法によれば、第１の方法によって実施され
る２段階のはんだ付けは上記第３の方法を利用すること
によって、金属基板に対するはんだ付けをすぐれたもの
に改善することができる。
〔実施例〕
次に図面を参照しつつ本発明の詳細な説明する。第１　
ａ図、第１ｂ図、第２ａ図、第２ｂ図、及び第３図は前
述の特許請求範囲の第〔１〕項に対応する実施例であり
、第４図は特許請求の範囲の第〔４〕項に対応する実施
例であり、特許請求の範囲の第〔５〕項はすべての図と
関連する。上図のうちの第２ａ図に描かれている金属基
板８は第４図に描かれている金属基板８ａに代置するこ
とができる。
第１ａ図には、半導体サンドイッチ（第１ｂ図参照）を
形成するのに必要な部材を示す。上記半導体サンドイッ
チ７は第１ａ図に示すように、下から上に順次積重ねら
れ、モリブデン又はバーコン（Ｖａｃｏｎ　）　　によ
って形成された下側補償円板（４ｕｓｇｌｅｉｃｌｌｓ
ｒｏｎｄｅ　）　１と、高融点を有する材料を用いて円
板状に形成された高融点はんだ２と、シリコン半導体チ
ップ３と、高融点を有する材料で中心に貫通孔を有し円
板状に形成された高融点はんだ２ａと、硬質はんだによ
り陰極棒５に取付けられている上側補償円板４と、銅製
で予めはんだで被覆され、制御用に接続された導線６を
含んでいる。上記１〜６０部材ははんだによる接着のた
めの型に挿入され、水素又は反応ガス（Ｆｏｒｍｉ・ｒ
ｇａａ　）の下ではんだ付けされている。上記高融点は
んだ２は例えばｐｂ　ａｎ　５又はｐｂ　Ａｇ　ａｎ　
　によって形成される。
第１ｂ図は上記第１ａ図の部材１〜６を上記のようには
んだ付けにより結合した後の状態を示す。
第２ａ図は第２ｂ図のキャリヤ部１１を構成する各部材
を示し、各部材は上下に間隔をへだでて描かれている。
上記各部材は、ニッケルめっきされた銅からなる金属基
板８の上方に描かれた高融点はんだ２と、たとえばＡ／
、、Ｏ，又はＢｅＱからなり、Ｍｏ　Ｍｇ　Ｎｉ　Ａｕ
　　又はＷｏ　ＮＩ　Ａｕ　　からなる薄膜被覆を施さ
れるが、又は直接ボンディングによって形成された金属
被覆を有する分離（アイ４レーシヨン）板９と、高融点
を有する材料で円板状に形成された高融点はんだ２と、
銀めっき又祉ニッケルめっきを施された接続板１０を含
んでいる。これらの部材はめっき用の型内に挿入され水
素又は成形ガス（Ｆｏｒｍｉｅｒｇａｓ　）の下で、は
んだ付けされる。
第２ｂ図はこのようにして一体的に形成されたキャリヤ
部１ノを示す。キャリヤ部１１は上記ｇ　２　ａ図に示
された部材２，８．９及び１０を含んでいる。
半導体サンドイッチ７とキャリヤ部１ノをほぼ平行に配
置する第１のステップが行なわれた後に、上記半導体サ
ンドイッチ７とキャリヤ部１ノとを結合する第２のステ
ップが行なわれる。
第３図は上記結合後の状態を示す。第３図に示すように
、キャリヤ部のたとえば２個の半導体サンドイッチ７の
下には低融点はんだ１３が配置されている。上記低融点
はんだとしては融点が約２３０℃　であるはんだｓｎ　
Ａｇ　３　、５が用いられる。上記はんだ付けは水素又
は成形ガス（Ｆｏｒｍｉｅｒｇａａ　）の中で行なわれ
る０上記低融点はんだ１３の形状は、第２のステップに
於て、該はんだ１３が高融点はんだ２と全く接触しない
か、 又は接触したとしてもできるだけその接触が少くて、両
者の混合によってＰｂ５ｎ　６３　が生ずるのが阻止さ
れるように定められている。なお、上記低融点はんだ１
３の上述の位置に於ての使用がこの発明の電力用半導体
モジュールの繰返し負荷に対する強度に対して大きな影
響を及ばずことは々い。大きな影響を与える位置は、広
い面ではんだ付けが行なわれる位置、す々わち、接続板
ｌθと分離板９との間、分離板９と金属基板８との間、
及び上側補償円板１及び下側補償円板４のそれぞれとシ
リコン半導体チップ、ノとの間のすべて高温はんだ２に
よって接着され、大きな熱応力が発生する場所である。
第３図に示した接続板１θと陰極棒５の接続部１２はそ
の後のス′アングに於て形成され、この接続によって、
図に示されない外部回路との接続が行なわれる。
金（，４とセラミックの接続には、比較的厚い、たとえ
ば、１００μｍの厚さのはんだ層を用いるのがよい（第
４図参照）０ 第４図は取付孔１４と粗面の部分１５を有する金属基板
８ａを示す。上記粗面の部分１５ははんだ伺げに適する
ように粗面とされた部分である。第４図では粗面の部分
１５は局部的に設けられているが、金属基板８ａの全表
面に設けることもできる。しかしこのとき、合成樹脂製
の容器が金属基板の上面の縁部に固着されることもある
。従っ−Ｃ１粗面の形成を金属基板８ａのはんだ伺けを
予定された部分１５の部分に限ることが好ましい。
上記粗面の粗さは６〜５０μｍの範囲に選ばれるが、そ
の中でも６〜２０μ２１１の範囲が量適である。上記粗
面の形成は種々の方式で行なうことができる。サンドプ
ラスト方式を用いるときは１０μｍ程度の粗さが適当で
ある。又、多くの研究結果によれば、このようにして形
成されだ粗面に形成される沢山の凹所の深さは種々異る
もので形成されていることが好ましい。サンドプラスト
によって金属基板８ａの表面を粗化した後は、該表面か
ら砂を除去するための次工程が必要なことは勿論である
。
又、たとえば２０μｍの粗さを得る上記と異る方法は研
磨による方法である。
又、サンドシラストに相当するｍ面を形成するためには
、スタンピングによる方法がある。
この方法では約５０μｍまでの種々の粗さの表面を寿る
ことができる。金属基板８ａの表面はスタンピングによ
って比較的大きな凹所１６を形成すること、又は小さな
凹所を形成することができるが、又第４図に示すように
、大きな凹所１６と小さな凹所１７を適宜に混合した粗
面を形成することもできる。スタンピングによる場合に
は、大きな凹所と小さな凹所は同時に行なうことができ
るし、又別々の引続いて行なうこともできる。、上記の
ようにスタンピングによる場合には、サンドプラストの
場合のように凹所形成後に引続−て砂を除去するために
必要な工程を設ける必要はない。
この発明の方法を用いて、比較的厚いはんだ層を形成し
、繰返し負荷忙対して高い強度を有する金属−セラミッ
ク結合を行なう場合には次の（ａ）乃至（ｄ）のステッ
プが必要である。
ａ）少くとも１個の粗面の部分１５を有する金属基板８
ａを製作するステップと、 ｂ）粗面の部分１５の上に薄いはんだ膜を配置するステ
ップと、 Ｃ）セラミック板を上記はんだ膜の上に配置するステッ
プと、 ｄ）装置をはんだの融点以上に加熱し再び冷却するステ
ップ。
第４図の金属基板を用いる製造方法には、既に説明され
た第１ａ図乃至第３図による方法と有効に組合わせるこ
とができる。この場合には前記金属基板８の代りに、粗
面の部分１５を設けた金属基板８ａが用いられる。
【図面の簡単な説明】
第１ａ図は半導体サンドイッチの分解説明図、第１ｂ図
は上記半導体サンドイッチのはんだ付けによる結合図、
Ｈ２ａ図はキャリヤ部の分解説明図、ｇｚｂ図社上記キ
ャリヤ部のはんだ付けによる結合図、第３図は１個のキ
ャリヤ部と２個の半導体サンドイッチを結合した図、第
４図は粗面を形成された金属基板の図である。 ２・・・高融点敵んだ、７・・・半導体サンドイッチ、
８．８３・・・金属基板、９・・・分離板、１θ・・・
接続板、１ノ・・・キャリヤ部、１３・・・低融点はん
だ、１５・・・粗面の部分、１６・・・大きい凹所、Ｊ
７・・・小さい凹所。

Claims (1)

  1. 【特許請求の範囲】 〔１〕多くの部分を互に異る融点を有する軟質はんだを
    用いて接着する多くのステップを経て製造される、分離
    構造を有するパワー用半導体モジュールの製造方法に於
    て、上記ステップのうちの第１のステップでは、半導体
    サンドイッチ（７）と、金属基板（８）からなるキャリ
    ヤ部（１１）、セラミック製分離板（９）及び接続板（
    １０）が、高融点のはんだによって接着され； 第２のステップでは、半導体サンドイッチ（７）とキャ
    リヤ部（１１）は、低融点のはんだ（１３）によって接
    着され； 上記両ステップに於て、はんだによる接着はフラックス
    を用いることなく、水素ガス又は成形ガス（Ｆｏｒｍｉ
    ｒｇａｓ）を用いて行なわれ、第２のステップに於ては
    適切な寸法と配置を定められたことにより、高融点はん
    だ（２）と、低融点はんだ（３）の混合が生ぜぬように
    形成されている、ことを特徴とするパワー用半導体モジ
    ュールの製造方法。 〔２〕上記高融点はんだ（２）がたとえば、ＰｂＳｎ５
    又はＰｂＡｇＳｎのような３００℃以上の融点を有する
    材料で形成されていること、を特徴とする特許請求の範
    囲第〔１〕項に記載の製造方法。 〔３〕上記低融点はんだ（１３）としてＳｎＡｇ３、５
    のはんだが用いられていること、を特徴とする特許請求
    の範囲第〔１〕及び第〔２〕項のいずれか１に記載の製
    造方法。 〔４〕金属基板とセラミック製分離板との間に少くとも
    １個のはんだによる接着部を有し、上記金属基板と上記
    はんだの薄膜と上記分離板が、それぞれほぼ水平姿勢を
    とりつつ上下に積重ねられて、融点以上に加熱された炉
    内に挿入される工程を有するパワー用半導体モジュール
    の製造方法に於て、上記金属基板（８ａ）の上面のはん
    だにより接着される部分（１５）のみが予め粗面に形成
    されていること、を特徴とするパワー用半導体モジュー
    ルの製造方法。 〔５〕上記金属基板（８ａ）の上面のはんだにより接着
    される上記部分（１５）の粗さがほぼ６〜５０μｍであ
    り、好ましくは６〜２０μｍであること、を特徴とする
    特許請求の範囲第〔４〕項に記載の製造方法。 〔６〕上記部分（１５）に形成される粗さがサンドプラ
    ストにより付与されること、を特徴とする特許請求の範
    囲第〔４〕項及び第〔５〕項のいずれか１に記載の製造
    方法。 〔７〕上記部分（１５）に形成される粗さが研磨によっ
    て付与されること、を特徴とする特許請求の範囲第〔４
    〕項及び第〔５〕項のいずれか１に記載の製造方法。 〔８〕上記部分（１５）に形成される粗さが凹所を形成
    するスタンピングによって付与されること、を特徴とす
    る特許請求の範囲第〔４〕項及び第〔５〕項のいずれか
    １に記載の製造方法。 〔９〕上記部分（１５）に形成される粗さが大きい凹所
    と小さい凹所を含むこと、を特徴とする特許請求の範囲
    第〔８〕項に記載の製造方法。 〔１０〕多くの部分が互に異る融点を有する軟質はんだ
    を用いて接着される多くのステップを経て製造される、
    分離構造を有するパワー用半導体モジュールの製造方法
    に於て、上記多くのステップの中の第１のステップでは
    、金属基板（８ａ）の上面のはんだにより接着される部
    分（１５）のみが粗面に形成され；第２のステップでは
    、多くの半導体サンドイッチ（７）と；上記金属基板（
    ８ａ）とセラミック製の分離板（９）と接続板（１０）
    からなるキャリヤ部（１１）との接着が、高融点を有す
    るはんだ（２）を用いて行なわれること；第３のステッ
    プでは、半導体サンドイッチ（７）とキャリヤ部（１１
    ）が低融点のはんだ（１３）を用いて接着され； 上記第２及び第３のステップでは、フラックスが使用さ
    れることなく、水素ガス又は成形ガス（Ｆｏｒｍｉｅｒ
    ｇａｓ）の作用の下にはんだによる接着が行なわれ、第
    ３のステップでは、適切な寸法と配置を定められること
    により、高融点のはんだ（２）と低融点のはんだ（１３
    ）の混合が生ぜぬように形成されていること、を特徴と
    するパワー用半導体モジュールの製造方法。 〔１１〕上記金属基板（８ａ）の上面のはんだにより接
    着される上記部分（１５）の粗さがほぼ６〜５０μｍで
    あり、好ましくは６〜２０μｍであること、を特徴とす
    る特許請求の範囲第〔１０〕項に記載の製造方法。 〔１２〕上記部分（１５）に形成される粗さがサンドプ
    ラスによって付与されること、を特徴とする特許請求の
    範囲第〔１０〕項及び第〔１１〕項のいずれか１に記載
    の製造方法。 〔１３〕上記部分（１５）に形成される粗さが研磨によ
    って付与されること、を特徴とする特許請求の範囲第〔
    １０〕項及び第〔１１〕項のいずれか１に記載の製造方
    法。 〔１４〕上記部分（１５）に形成される粗さが凹所を形
    成するスタンピングによって付与されること、を特徴と
    する特許請求の範囲〔１０〕項及び第〔１１〕項のいず
    れか１に記載の製造方法。 〔１５〕上記部分（１５）に形成される粗さが大きい凹
    所と小さい凹所を含むこと、を特徴とする特許請求の範
    囲〔１４〕項に記載の製造方法。
JP60116852A 1984-06-01 1985-05-31 パワー用半導体モジユールの製造方法 Expired - Lifetime JPH0614531B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE3420364 1984-06-01
DE3513530.1 1985-04-16
DE3420364.8 1985-04-16
DE19853513530 DE3513530A1 (de) 1984-06-01 1985-04-16 Verfahren zur herstellung von leistungshalbleitermodulen mit isoliertem aufbau

Publications (2)

Publication Number Publication Date
JPS616849A true JPS616849A (ja) 1986-01-13
JPH0614531B2 JPH0614531B2 (ja) 1994-02-23

Family

ID=25821722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60116852A Expired - Lifetime JPH0614531B2 (ja) 1984-06-01 1985-05-31 パワー用半導体モジユールの製造方法

Country Status (4)

Country Link
US (1) US4700879A (ja)
EP (1) EP0163163B1 (ja)
JP (1) JPH0614531B2 (ja)
DE (2) DE3513530A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335480A (ja) * 1992-06-03 1993-12-17 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2008504686A (ja) * 2004-06-24 2008-02-14 フェアチャイルド・セミコンダクター・コーポレーション 集積トランジスタモジュール及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860444A (en) * 1986-03-31 1989-08-29 Microelectronics And Computer Technology Corporation Method of assembling a fluid-cooled integrated circuit package
GB8705582D0 (en) * 1987-03-10 1987-04-15 Oxley Dev Co Ltd Solder joints
DE3717489A1 (de) * 1987-05-23 1988-12-01 Asea Brown Boveri Leistungshalbleitermodul und verfahren zur herstellung des moduls
DE3725269A1 (de) * 1987-07-30 1989-02-09 Messerschmitt Boelkow Blohm Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
DE3837920A1 (de) * 1988-11-09 1990-05-10 Semikron Elektronik Gmbh Halbleiterelement
JP2609724B2 (ja) * 1989-06-28 1997-05-14 株式会社日立製作所 半導体装置
DE4003070A1 (de) * 1990-02-02 1991-08-08 Telefunken Electronic Gmbh Verfahren zum aufloeten eines halbleiterkoerpers auf einen traegerkoerper
DE4235908A1 (de) * 1992-10-23 1994-04-28 Telefunken Microelectron Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement
EP0671766A1 (en) * 1994-02-25 1995-09-13 Harris Corporation Semiconductor package and method
US6141870A (en) * 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
CN104253119A (zh) * 2014-07-21 2014-12-31 襄阳茂晟源电子科技有限公司 一种电力半导体压接式绝缘型模块
DE102017209780A1 (de) * 2016-06-17 2017-12-21 Infineon Technologies Ag Durch flussfreies Löten hergestelltes Halbleiterbauelement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3150446A (en) * 1961-01-31 1964-09-29 Electro Optical Systems Inc Brazing method and composition
US3339008A (en) * 1966-09-14 1967-08-29 Roger A Macarthur Circuit board having grooves to limit solder flow
DE2022717A1 (de) * 1970-05-09 1971-12-02 Bosch Gmbh Robert Halbleiterbauelement
US3860949A (en) * 1973-09-12 1975-01-14 Rca Corp Semiconductor mounting devices made by soldering flat surfaces to each other
DE2514922C2 (de) * 1975-04-05 1983-01-27 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Gegen thermische Wechselbelastung beständiges Halbleiterbauelement
DE2714483A1 (de) * 1975-09-15 1978-10-12 Siemens Ag Verfahren zur teilautomatisierten kontaktierung von halbleitersystemen
DE2728330A1 (de) * 1977-06-23 1979-01-11 Siemens Ag Verfahren zum verloeten von kontaktteilen und/oder halbleiterplaettchen
JPS54143871A (en) * 1978-04-28 1979-11-09 Kokusan Denki Co Method of producing hybrid ic circuit
JPS5545512A (en) * 1978-09-22 1980-03-31 Toshiba Corp Ultrasonic soldering method
US4278990A (en) * 1979-03-19 1981-07-14 General Electric Company Low thermal resistance, low stress semiconductor package
US4320865A (en) * 1980-03-21 1982-03-23 National Semiconductor Corporation Apparatus for attachment of die to heat sink
US4389771A (en) * 1981-01-05 1983-06-28 Western Electric Company, Incorporated Treatment of a substrate surface to reduce solder sticking
US4409278A (en) * 1981-04-16 1983-10-11 General Electric Company Blister-free direct bonding of metals to ceramics and metals
DD209053A1 (de) * 1982-08-24 1984-04-18 Lothar Kampe Verfahren zur elektrischen und thermischen kontaktierung leistungselektronischer bauelemente

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335480A (ja) * 1992-06-03 1993-12-17 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2767517B2 (ja) * 1992-06-03 1998-06-18 株式会社三社電機製作所 電力用半導体モジュール
JP2008504686A (ja) * 2004-06-24 2008-02-14 フェアチャイルド・セミコンダクター・コーポレーション 集積トランジスタモジュール及びその製造方法
KR101167742B1 (ko) 2004-06-24 2012-07-23 페어차일드 세미컨덕터 코포레이션 집적화된 트랜지스터모듈 및 그 제조방법

Also Published As

Publication number Publication date
JPH0614531B2 (ja) 1994-02-23
US4700879A (en) 1987-10-20
EP0163163A3 (en) 1987-04-01
DE3580397D1 (de) 1990-12-13
EP0163163B1 (de) 1990-11-07
DE3513530A1 (de) 1985-12-05
EP0163163A2 (de) 1985-12-04

Similar Documents

Publication Publication Date Title
US20100071944A1 (en) Chip capacitor embedded pwb
JPS616849A (ja) パワー用半導体モジユールの製造方法
JPH11219420A (ja) Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法
JPH06268366A (ja) マイクロコンタクト・スペーサ
EP0252977A1 (en) Ultra high density pad array chip carrier
JPS59500394A (ja) リ−ド線のない半導体回路用鋳込み半田リ−ド
JPH06506321A (ja) 高熱伝導率の表装装置
JPH11214430A (ja) 配線基板及びその製造方法
US7112888B2 (en) Solder ball assembly for bump formation and method for its manufacture
JP2002343934A5 (ja)
JP3402620B2 (ja) ベアチップの高密度実装方法
JP2768448B2 (ja) 半田バンプの形成方法
JPH01147836A (ja) 半導体装置
JPS61121489A (ja) 基板製造用Ｃｕ配線シ−ト
JPH0590761A (ja) 配線基板の製造方法
JP2602161B2 (ja) 高放熱性集積回路パッケージ
US5537739A (en) Method for electoconductively connecting contacts
JP6859787B2 (ja) はんだ接合体およびその製造方法
KR101905574B1 (ko) 반도체 소자 접합구조 및 접합방법
JPH07106489A (ja) 半導体装置およびその製造方法
JPH0360051A (ja) 半導体装置とその製造方法
JPH0198238A (ja) 半導体装置の実装方法
JPH1022337A (ja) 半導体チップの接合方法
JPH0466384B2 (ja)
JPS6117394A (ja) 接合材料の製造方法