DE102017209780A1 - Durch flussfreies Löten hergestelltes Halbleiterbauelement - Google Patents

Durch flussfreies Löten hergestelltes Halbleiterbauelement Download PDF

Info

Publication number
DE102017209780A1
DE102017209780A1 DE102017209780.9A DE102017209780A DE102017209780A1 DE 102017209780 A1 DE102017209780 A1 DE 102017209780A1 DE 102017209780 A DE102017209780 A DE 102017209780A DE 102017209780 A1 DE102017209780 A1 DE 102017209780A1
Authority
DE
Germany
Prior art keywords
soft solder
semiconductor chip
layer
solder material
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017209780.9A
Other languages
English (en)
Inventor
Abdul Rahman Mohamed
Chu Hua Goh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102017209780A1 publication Critical patent/DE102017209780A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746Plating
    • H01L2224/27462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/29294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/37111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/37164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/37169Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404Connecting portions
    • H01L2224/40475Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499Material of the auxiliary connecting means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756Means for supplying the connector to be connected in the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77Apparatus for connecting with strap connectors
    • H01L2224/776Means for supplying the connector to be connected in the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/83054Composition of the atmosphere
    • H01L2224/83065Composition of the atmosphere being reducing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/8321Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83411Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84009Pre-treatment of the connector and/or the bonding area
    • H01L2224/84048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84053Bonding environment
    • H01L2224/84054Composition of the atmosphere
    • H01L2224/84065Composition of the atmosphere being reducing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412Aligning
    • H01L2224/84148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/84169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8418Translational movements
    • H01L2224/84191Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842Applying energy for connecting
    • H01L2224/8421Applying energy for connecting with energy being in the form of electromagnetic radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399Material
    • H01L2224/84498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/84499Material of the matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399Material
    • H01L2224/84498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/84598Fillers
    • H01L2224/84599Base material
    • H01L2224/846Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • H01L2224/84815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

Das Verfahren umfasst: Platzieren eines ersten Halbleiterchips auf einem Träger, wobei die erste Hauptoberfläche des ersten Halbleiterchips dem Träger zugewandt ist, wobei eine erste Schicht aus Weichlotmaterial zwischen der ersten Hauptoberfläche und dem Träger vorgesehen ist und Wärme während des Platzierens aufgebracht wird, so dass eine Temperatur an der ersten Schicht aus Weichlotmaterial größer oder gleich einer Schmelztemperatur der ersten Schicht aus Weichlotmaterial ist, Platzieren eines Kontaktclips umfassend einen ersten Kontaktbereich auf dem ersten Halbleiterchip, wobei der erste Kontaktbereich der zweiten Hauptoberfläche des ersten Halbleiterchips zugewandt ist, wobei eine zweite Schicht aus Weichlotmaterial zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich vorgesehen ist und Wärme während des Platzierens aufgebracht wird, so dass eine Temperatur an der zweiten Schicht aus Weichlotmaterial größer oder gleich einer Schmelztemperatur der zweiten Schicht aus Weichlotmaterial ist und danach Kühlen der ersten und zweiten Schicht aus Weichlotmaterial, um die Weichlotmaterialien erstarren zu lassen.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Offenbarung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements und ein Halbleiterbauelement. Die vorliegende Offenbarung betrifft insbesondere ein Verfahren zum Herstellen eines Halbleiterbauelements, wobei Elemente unter Verwendung eines Weichlotmaterials miteinander verbunden werden, und ein Halbleiterbauelement, das Weichlotmaterialschichten umfasst.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleiterbauelementhersteller streben ständig danach, die Leistung ihrer Produkte zu steigern, während die Herstellungskosten gesenkt werden. Ein wichtiger Faktor bei der Herstellung von Halbleiterbauelementen ist die Verbindungstechnologie, d. h. das Verbinden verschiedener Elemente miteinander, um das Halbleiterbauelement aufzubauen. Elektronikschaltungen oder -einrichtungen werden oftmals auf Halbleiterwafern hergestellt, die dann vereinzelt werden, um Halbleiterchips herzustellen. Danach können die Halbleiterchips auf elektrisch leitenden Trägern wie etwa Systemträgern montiert werden. Weiterhin können Kontaktelemente wie Kontaktclips oder Drahtverbindungen mit den Halbleiterchips oder den Teilen des Systemträgers verbunden werden. Diese Kontaktelemente können selbst externe Kontaktelemente bilden oder können mit externen Kontaktelementen verbunden werden. In einem späteren Schritt kann ein Kapselungsmittel aufgebracht werden, um ein geformtes Halbleiterbauelement-Package auszubilden, wobei sich die externen Kontaktelemente durch Außenoberflächen des Kapselungsmittelkörpers erstrecken. Verbindungstechniken, die Verbindungen mit hoher Zuverlässigkeit bei geringen Kosten bereitstellen, sind wünschenswert.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einem ersten Aspekt der Offenbarung umfasst ein Verfahren zum Herstellen eines Halbleiterbauelements: Platzieren eines ersten Halbleiterchips auf einem Träger, wobei die erste Hauptoberfläche des ersten Halbleiterchips dem Träger zugewandt ist, wobei eine erste Schicht aus Weichlotmaterial zwischen der ersten Hauptoberfläche und dem Träger vorgesehen ist und Wärme während des Platzierens aufgebracht wird, so dass eine Temperatur an der ersten Schicht aus Weichlotmaterial größer oder gleich einer Schmelztemperatur der ersten Schicht aus Weichlotmaterial ist, Platzieren eines Kontaktclips umfassend einen ersten Kontaktbereich auf dem ersten Halbleiterchip, wobei der erste Kontaktbereich der zweiten Hauptoberfläche des ersten Halbleiterchips zugewandt ist, wobei eine zweite Schicht aus Weichlotmaterial zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich vorgesehen ist und Wärme während des Platzierens aufgebracht wird, so dass eine Temperatur an der zweiten Schicht aus Weichlotmaterial größer oder gleich einer Schmelztemperatur der zweiten Schicht aus Weichlotmaterial ist und danach Kühlen der ersten und zweiten Schicht aus Weichlotmaterial, um die Weichlotmaterialien erstarren zu lassen.
  • Gemäß einem zweiten Aspekt der Offenbarung umfasst ein Verfahren zum Herstellen eines Halbleiterbauelements: Aufbringen einer ersten flussfreien Weichlotabscheidung auf einen Träger bei einer Temperatur größer oder gleich einer Schmelztemperatur der ersten flussfreien Weichlotabscheidung, Platzieren eines ersten Halbleiterchips auf der ersten flussfreien Weichlotabscheidung, Aufbringen einer zweiten flussfreien Weichlotabscheidung auf den ersten Halbleiterchip bei einer Temperatur größer oder gleich einer Schmelztemperatur der zweiten flussfreien Weichlotabscheidung, Platzieren eines Kontaktclips auf der zweiten flussfreien Weichlotabscheidung; und danach
    Kühlen der ersten und zweiten Weichlotabscheidung, um die erste und zweite Weichlotabscheidung erstarren zu lassen.
  • Gemäß einem dritten Aspekt umfasst ein Halbleiterbauelement: einen Träger, einen auf dem Träger montierten ersten Halbleiterchip, eine erste Weichlotbondschicht zwischen dem Träger und dem ersten Halbleiterchip, einen auf dem ersten Halbleiterchip montierten Kontaktclip und eine zweite Weichlotbondschicht zwischen dem ersten Halbleiterchip und dem Kontaktclip.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei Berücksichtigung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Beispielen zu liefern, und sind in diese Patentschrift aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Beispiele und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Beispielen. Andere Beispiele und viele der beabsichtigen Vorteile von Beispielen ergeben sich ohne weiteres, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden.
  • Die Elemente der Zeichnungen sind nicht notwendigerweise relativ zueinander maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt ein Flussdiagramm zum Veranschaulichen eines beispielhaften Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einem ersten Aspekt.
  • 2 zeigt ein Flussdiagramm zum Veranschaulichen eines beispielhaften Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einem zweiten Aspekt.
  • 3 umfasst 3A3F und zeigt schematische Darstellungen zum Veranschaulichen eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einem zweiten Aspekt, wobei ein Festkernlotdraht zum Bereitstellen des Weichlots verwendet wird, indem ein flussfreier Weichlotdraht dem Träger und/oder dem ersten Halbleiterchip zugeführt wird.
  • 4 umfasst 4A4C und zeigt schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines beispielhaften Verfahrens zum Herstellen eines Halbleiterbauelements, das einen Halbleiterchip und einen Kontaktclip umfasst.
  • 5 umfasst 5A5C und zeigt schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines beispielhaften Verfahrens zum Herstellen eines Halbleiterbauelements, das einen ersten Halbleiterchip, einen Kontaktclip und einen zweiten Halbleiterchip umfasst.
  • 6 umfasst 6A6C und zeigt schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines beispielhaften Verfahrens zum Herstellen eines Halbleiterbauelements, das einen ersten Halbleiterchip, einen zweiten Halbleiterchip, einen Kontaktclip und ein mit dem Kontaktclip verbundenes Kontaktelement umfasst.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Aspekte und Beispiele werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszahlen allgemein genutzt werden, um sich durchweg auf gleiche Elemente zu beziehen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekte der Beispiele zu vermitteln. Es kann jedoch für einen Fachmann offensichtlich sein, dass ein oder mehrere Aspekte der Beispiele mit einem geringeren Grad der spezifischen Details praktiziert werden können. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form gezeigt, um das Beschreiben eines oder mehrerer Aspekte der Beispiele zu erleichtern. Es versteht sich, dass andere Beispiele genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Es sei weiter angemerkt, dass die Zeichnungen nicht maßstabsgetreu oder nicht notwendigerweise maßstabsgetreu sind.
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Aspekte gezeigt sind, in denen die Offenbarung praktiziert werden kann. In dieser Hinsicht kann Richtungsterminologie wie etwa „oberer”, „unterer”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Da Komponenten von beschriebenen Einrichtungen in einer Anzahl verschiedener Orientierungen positioniert sein können, kann die Richtungsterminologie zu Zwecken der Darstellung verwendet werden und ist auf keinerlei Weise beschränkend. Es versteht sich, dass andere Aspekte genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Offenbarung wird durch die beigefügten Ansprüche definiert.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt eines Beispiels möglicherweise nur bezüglich einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie dies für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke „enthalten”, „haben”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise inklusiv sein ähnlich dem Ausdruck „umfassen”. Die Ausdrücke „gekoppelt” und „verbunden” können zusammen mit Ableitungen verwendet werden. Es versteht sich, dass diese Ausdrücke verwendet werden können, um anzuzeigen, dass zwei Elemente miteinander kooperieren oder interagieren, ungeachtet dessen, ob sie in direktem physischen oder elektrischen Kontakt stehen oder nicht in direktem Kontakt miteinander stehen. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel gemeint anstatt das Beste oder Optimale. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Offenbarung wird durch die beigefügten Ansprüche definiert.
  • Die Beispiele eines Verfahrens zum Herstellen eines Elektronikbauelements, eines Elektronikbauelements können verschiedene Arten von Halbleiterbauelementen verwenden. Die Beispiele können Transistorbauelemente verwenden, die in Halbleiter-Dies oder Halbleiterchips verkörpert sind, wobei die Halbleiter-Dies oder Halbleiterchips in einer Form eines Blocks aus halbleitendem Material vorgesehen sein können, wie aus einem Halbleiterwafer hergestellt und aus dem Halbleiterwafer gesägt, oder in einer anderen Form, bei der weitere Prozessschritte ausgeführt worden sind wie beispielsweise das Aufbringen einer Kapselungsschicht auf den Halbleiter-Die oder den Halbleiterchip. Diese Beispiele können auch horizontale oder vertikale Transistorbauelemente verwenden, wobei jene Strukturen in einer Form vorgesehen sein können, in der alle Kontaktelemente des Transistorbauelements auf einer der Hauptflächen des Halbleiter-Die vorgesehen sind (horizontale Transistorstrukturen), oder in einer Form, in der mindestens ein elektrisches Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Die angeordnet ist und mindestens ein anderes elektrisches Kontaktelement auf einer der Hauptfläche des Halbleiter-Die entgegengesetzten zweiten Hauptfläche angeordnet ist (vertikale Transistorstrukturen), wie beispielsweise MOS-Transistorstrukturen oder IGBT-Strukturen (Insulated Gate Bipolar Transistor).
  • In jedem Fall können die Elektronikbauelemente, zum Beispiel die Halbleiter-Dies oder die Halbleiterchips Kontaktelemente oder Kontaktpads auf einer oder mehreren ihrer Außenoberflächen umfassen, wobei die Kontaktelemente elektrisch mit der elektrischen Schaltung, zum Beispiel dem Transistor, des jeweiligen Halbleiter-Die verbunden sind und dazu dienen, den Halbleiter-Die elektrisch mit der Außenseite zu verbinden. Die Kontaktelemente können eine beliebige gewünschte Form oder Gestalt besitzen. Sie können beispielsweise die Form von Kontaktflecken besitzen, d. h. flache Kontaktschichten auf einer Außenoberfläche des Halbleiter-Die. Die Kontaktelemente oder Kontaktpads können aus einem beliebigen stromleitenden Material bestehen, zum Beispiel aus einem Metall wie Aluminium, Gold oder Kupfer, als Beispiel, oder einer Metalllegierung oder aus einem stromleitenden organischen Material oder einem stromleitenden Halbleitermaterial. Die Kontaktelemente können auch als Schichtstapel aus einem oder mehreren der oben erwähnten oder weiteren Materialien gebildet werden, um beispielsweise einen Stapel aus NiPdAu zu bilden.
  • Die Beispiele eines Elektronikbauelements können ein Kapselungsmittel oder Kapselungsmaterial mit den darin eingebetteten Halbleitertransistorchips umfassen. Das Kapselungsmaterial kann ein beliebiges, elektrisch isolierendes Material sein wie beispielsweise eine beliebige Art von Formmaterial, eine beliebige Art von Harzmaterial oder eine beliebige Art von Epoxidmaterial, ein Bismaleimid oder ein Cyanatester. Das Kapselungsmaterial kann auch ein Polymermaterial, ein Polyimidmaterial, ein Thermoplastmaterial, ein Keramikmaterial und ein Glasmaterial sein. Das Kapselungsmaterial kann auch ein beliebiges der oben erwähnten Materialien umfassen und weiterhin darin eingebettete Füllmaterialien enthalten, wie beispielsweise wärmeleitende Inkremente. Diese Füllinkremente können aus SiO, Al2O3, ZnO, AlN, BN, MgO, Si3N4 oder einer Keramik oder einem metallischen Material wie beispielsweise Cu, Al, Ag oder Mo bestehen. Weiterhin können die Füllinkremente die Gestalt von Fasern besitzen und können aus Carbonfasern oder Nanoröhren bestehen, als Beispiel.
  • Insofern wie Verfahren zum Herstellen eines Elektronikbauelements so beschrieben sind, dass sie eine spezifische Reihenfolge von Verfahrensschritten besitzen, sei erwähnt, dass eine beliebige andere angemessene Reihenfolge der Verfahrensschritte durch den Fachmann verwendet werden kann. Es sei weiterhin erwähnt, dass etwaige Kommentare, Anmerkungen oder Merkmale, die in Verbindung mit einem beschriebenen Verfahren erwähnt sind, so zu verstehen sind, dass sie eine Einrichtung offenbaren, die durch solche Kommentare, Anmerkungen oder Merkmale erhalten wird oder daraus resultiert, selbst falls eine derartige Einrichtung in den Figuren nicht explizit beschrieben oder dargestellt ist. Zudem sind umgekehrt etwaige Kommentare, Anmerkungen oder Merkmale, die in Verbindung mit der Einrichtung erwähnt sind, so zu verstehen, dass sie auch einen Verfahrensschritt zum Bereitstellen oder Herstellen des jeweiligen Einrichtungsmerkmals offenbaren.
  • Der Ausdruck „Weichlot” oder „Weichlotmaterial”, wie in der vorliegenden Offenbarung durchweg verwendet, kann in einem Sinne verwendet werden, dass ein Lotmaterial gemeint ist, das eine Schmelztemperatur unter 400°C besitzt.
  • 1 zeigt ein Flussdiagramm zum Veranschaulichen eines beispielhaften Verfahrens zum Herstellen eines Halbleiterbauelements gemäß dem ersten Aspekt. Das Verfahren: Platzieren eines ersten Halbleiterchips auf einem Träger, wobei die erste Hauptoberfläche des ersten Halbleiterchips dem Träger zugewandt ist, wobei eine erste Schicht aus Weichlotmaterial zwischen der ersten Hauptoberfläche und dem Träger vorgesehen ist und Wärme während des Platzierens aufgebracht wird, so dass eine Temperatur an der ersten Schicht aus Weichlotmaterial größer oder gleich einer Schmelztemperatur der ersten Schicht aus Weichlotmaterial ist (s1), Platzieren eines Kontaktclips umfassend einen ersten Kontaktbereich auf dem ersten Halbleiterchip, wobei der erste Kontaktbereich der zweiten Hauptoberfläche des ersten Halbleiterchips zugewandt ist, wobei eine zweite Schicht aus Weichlotmaterial zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich vorgesehen ist und Wärme während des Platzierens aufgebracht wird, so dass eine Temperatur an der zweiten Schicht aus Weichlotmaterial größer oder gleich einer Schmelztemperatur der ersten Schicht aus Weichlotmaterial ist (s2), und danach Kühlen der ersten und zweiten Schicht aus Weichlotmaterial, um die Weichlotmaterialien erstarren zu lassen (s3).
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts enthalten die erste und zweite Schicht aus Weichlotmaterial keinerlei Flussmaterial. Der Ausdruck „Flussmittel” kann sich auf eine beliebige Art von chemischem Mittel oder Additiv beziehen, die den Lötprozess und den Fügeprozess unterstützt. Insbesondere kann sich der Ausdruck „Flussmittel” auf ein chemisches Säuberungsmittel, ein Reinigungsmittel oder ein Fließmittel beziehen.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts wird nach dem Bereitstellen der ersten und zweiten Schicht aus Weichlotmaterial kein Flussmaterial zu irgendeiner der ersten und zweiten Schicht aus Weichlotmaterial hinzugefügt.
  • Die oben erwähnten Beispiele implizieren deshalb, dass Flussmaterial weder zusammen mit der Abscheidung der ersten und zweiten Schicht abgeschieden wird noch zu der ersten und zweiten Schicht hinzugefügt wird, nachdem die erste und zweite Schicht aus Weichlotmaterial abgeschieden worden sind.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts umfassen eine oder mehrere der ersten und zweiten Schicht aus Weichlotmaterial einen Schmelzpunkt unter 400°C, insbesondere unter 350°C, insbesondere unter 300°C, insbesondere unter 250°C, insbesondere unter 200°C.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts sind eine oder mehrere der ersten und zweiten Schicht aus Weichlotmaterial bleibasiert oder bleifrei. Gemäß einem Beispiel davon bestehen eine oder mehrere der ersten und zweiten Schicht aus Weichlotmaterial aus Pb/SN1/Ag1,5, Pb/Sn2/Ag2,5 oder Pb/Sn5.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts ist das Weichlotmaterial der ersten Schicht gleich dem Weichlotmaterial der zweiten Schicht.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts ist das Weichlotmaterial der ersten Schicht von dem Weichlotmaterial der zweiten Schicht verschieden.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts ist der erste Halbleiterchip ein Leistungshalbleiterchip. Im Fall von Halbleitertransistorchips wie beispielsweise IGBT-Chips (Insulated Gate Bipolar Transistor) kann der Ausdruck „Leistung” eine Emitter-Kollektor-Spannung des IGBT über 1200 V implizieren.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts wird das Verfahren zum Herstellen eines Leistungstransistor-Package wie etwa eines TO263-Package, eines TO252-Package oder eines TOLL-Package verwendet.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts umfassen der erste Kontaktbereich des Kontaktclips und die zweite Hauptoberfläche des ersten Halbleiterchips das gleiche Metallmaterial. Insbesondere kann die zweite Hauptoberfläche des ersten Halbleiterchips ein Kontaktpad aus dem gleichen Metallmaterial wie etwa des ersten Kontaktbereichs des Kontaktclips umfassen.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts umfasst das Verfahren weiterhin: Bereitstellen eines zweiten Halbleiterchips mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche und Platzieren des zweiten Halbleiterchips auf dem Kontaktclip, wobei eine dritte Schicht aus Weichlotmaterial zwischen dem zweiten Halbleiterchip und dem Kontaktclip vorgesehen ist. Gemäß einem weiteren Beispiel davon sind die Weichlotmaterialien der ersten, zweiten und dritten Schicht einander ähnlich oder gleich oder umfassen ähnliche oder gleiche Eigenschaften.
  • Gemäß einem weiteren Beispiel davon ist der zweite Halbleiterchip ein Leistungshalbleiterchip. Insbesondere können sowohl der erste als auch der zweite Halbleiterchip aus Leistungshalbleiterchips bestehen, die miteinander verbunden sind, um einen Hochleistungsschaltkreis wie beispielsweise eine Halbbrückenschaltung auszubilden.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts wird der Träger in einer Chipanbringungsstruktur platziert, insbesondere in einem hermetischen Indextunnel, in dem eine Temperatur generiert wird, so dass die Weichlotmaterialien der ersten und zweiten Schicht geschmolzen werden. Gemäß einem weiteren Beispiel davon wird innerhalb des hermetischen Indextunnels eine Atmosphäre erzeugt, die Wasserstoff und Stickstoff enthält, insbesondere Wasserstoff in einem Bereich von 86% bis 97%, insbesondere von 88% bis 95%, und Stickstoff in einem Bereich von 4% bis 14%, insbesondere von 5% bis 12%, um die Oxidation an dem Träger oder dem Lot zu verhindern. Die Temperatur wird so gesteuert, dass sie gleich der Schmelztemperatur der Weichlotmaterialien ist oder darüber liegt.
  • Gemäß einem Beispiel des Verfahrens des ersten Aspekts wird das Kühlen in einer Kühlzone innerhalb der Chipanbringungsvorrichtung durchgeführt, damit das Weichlotmaterial unter einer Formiergasumgebung erstarren kann.
  • Weitere Beispiele des Verfahrens zum Herstellen eines Halbleiterbauelements gemäß dem ersten Aspekt können ausgebildet werden durch Aufnehmen von Beispielen oder Merkmalen, die nachfolgend in Verbindung mit den weiteren Aspekten und Beispielen der Offenbarung beschrieben werden.
  • 2 zeigt ein Flussdiagramm zum Veranschaulichen eines beispielhaften Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einem zweiten Aspekt. Das Verfahren umfasst: Aufbringen einer ersten flussfreien Weichlotabscheidung auf einen Träger bei einer Temperatur größer oder gleich einer Schmelztemperatur der ersten flussfreien Weichlotabscheidung (s1), Platzieren eines ersten Halbleiterchips auf der ersten flussfreien Weichlotabscheidung (s2), Aufbringen einer zweiten flussfreien Weichlotabscheidung auf den ersten Halbleiterchip bei einer Temperatur größer oder gleich einer Schmelztemperatur der zweiten flussfreien Weichlotabscheidung (s3), Platzieren eines Kontaktclips auf der zweiten flussfreien Weichlotabscheidung (s4), und danach Kühlen der ersten und zweiten Weichlotabscheidung, um die erste und zweite Weichlotabscheidung erstarren zu lassen (s5).
  • Gemäß einem Beispiel des Verfahrens des zweiten Aspekts wird nach dem Aufbringen der ersten und zweiten flussfreien Weichlotabscheidung kein Flussmaterial zu irgendeiner der ersten und zweiten Schicht aus Weichlotabscheidungen hinzugefügt.
  • Gemäß einem Beispiel des Verfahrens des zweiten Aspekts umfasst das Verfahren weiterhin das Aufbringen einer dritten flussfreien Weichlotabscheidung auf den Kontaktclip und Platzieren des zweiten Halbleiterchips auf der dritten flussfreien Weichlotabscheidung. Gemäß einem weiteren Beispiel davon wird Wärme während des Aufbringens und Platzierens aufgebracht, so dass eine Temperatur größer oder gleich einer Schmelztemperatur der dritten flussfreien Weichlotabscheidung ist. Gemäß einem weiteren Beispiel davon wird nach dem Aufbringen der dritten Weichlotabscheidung kein Flussmaterial zu der dritten Weichlotabscheidung hinzugefügt.
  • Gemäß einem Beispiel des Verfahrens des zweiten Aspekts liegt eine angelegte Höchsttemperatur unter 400°C, insbesondere unter 350°C, insbesondere unter 300°C, insbesondere unter 250°C, insbesondere unter 200°C. Die angelegte Höchsttemperatur hängt von der Schmelztemperatur der ersten, zweiten, und, falls sie vorliegt, dritten Weichlotabscheidung oder im Fall von verschiedenen Weichlotmaterialien dem höchsten Schmelzpunkt der ersten, zweiten und, falls sie vorliegt, der dritten Weichlotabscheidung ab.
  • Gemäß einem Beispiel des Verfahrens des zweiten Aspekts umfasst Aufbringen der jeweiligen Weichlotabscheidung Bereitstellen des Weichlots, indem ein flussfreier Weichlotdraht dem Träger und/oder dem ersten Chip zugeführt wird. Insbesondere kann der flussfreie Weichlotdraht die Form eines Festkernlotdrahtes ohne Flussmaterial in dem Zentrum aufweisen. Die Materialien des Festkernlotdrahtes können Indium oder indiumbasierte Legierungen, bismutbasierte Legierungen, SAC(SnAgCu)-Legierungen, Pb-basierte Legierungen (einschließlich Hoch-Pb), 80Au/20Sn oder Pb-freie Legierungen sein. Gemäß einem weiteren Beispiel davon wird der Festkernlotdraht dem Träger und/oder dem ersten Halbleiterchip in einem Ofen zugeführt, der auf eine Temperatur von mehr als 260°C, speziell von mehr als 280°C, insbesondere von mehr als 300°C, insbesondere von mehr als 320°C, geheizt ist.
  • Weitere Beispiele des Verfahrens zum Herstellen eines Halbleiterbauelements gemäß dem zweiten Aspekt können ausgebildet werden durch Aufnehmen von Beispielen von Merkmalen, die oben in Verbindung mit dem Verfahren gemäß dem ersten Aspekt beschrieben wurden.
  • 3 umfasst die 3A bis 3F und veranschaulicht schematisch ein beispielhaftes Verfahren gemäß dem zweiten Aspekt.
  • Gemäß 3A wird ein Träger 15 in einem Ofen 50 platziert. Der Träger 15 kann zum Beispiel ein Chippad eines Systemträgers, eine PCB (Printed Circuit Board), eine DCB (Direct Copper Bond), die ein keramisches Substrat mit Kupferschichten auf ihren oberen und unteren Oberflächen ist, und so weiter sein. Der Träger 15 besteht aus oder besitzt eine obere Oberfläche 14 aus einem beliebigen gewünschten Metall, das in der Lage ist, eine Diffusionslötverbindung auszubilden, beispielsweise Cu, Ni, NiSN, Au, Ag, Pt, Pd oder eine Legierung aus einem oder mehreren dieser Metalle. Der Ofen 50 kann zum Beispiel ein hermetischer Indexertunnel 50 einer Chipanbringungsvorrichtung sein. Der Ofen 50 wird auf eine Temperatur von zum Beispiel > 320°C in einer inerten Umgebung mit einem Formiergas, z. B. N2 in einem Bereich von 88% bis 92% und H2 in einem Bereich von 5% bis 12%, insbesondere z. B. 88% N2, 12% H2 oder 95% N2, 5% H2, geheizt.
  • Gemäß 3B wird ein erster Festkernweichlotdraht 3B von einem Rad 3A abgewickelt und in den Ofen 50 zugeführt und auf den Träger 15 aufgebracht. Das Material des ersten Weichlotdrahtes 3B kann eines der oben erwähnten Materialien sein, insbesondere ein Material mit einer Schmelztemperatur, die niedriger als die Temperatur in dem Ofen 50 ist. Durch Aufbringen des ersten Weichlotdrahtes 3B auf die obere Oberfläche des Trägers 15 wird eine angemessene Menge einer ersten Weichlotabscheidung 13 auf die obere Oberfläche des Trägers 15 aufgebracht.
  • Gemäß 3C ist ein Halbleiterchip 10 auf der ersten Weichlotabscheidung 13 angeordnet. Der Halbleiterchip 10 ist auf dem Träger 15 platziert, wobei eine erste Hauptoberfläche 11 des Halbleiterchips 10 dem Träger 15 zugewandt ist und eine zweite Hauptoberfläche 12 von dem Träger 15 abgewandt ist. Die erste Weichlotabscheidung 13 ist zwischen der ersten Hauptoberfläche 11 des Halbleiterchips 10 und der oberen Oberfläche 14 des Trägers 15 angeordnet. Eine (nicht gezeigte) erste Chipelektrode kann an der ersten Hauptoberfläche 11 des Halbleiterchips 10 gegenüber der und anstoßend an die erste(n) Weichlotabscheidung 13 angeordnet sein. Der erste Halbleiterchip 10 kann zum Beispiel ein Leistungshalbleiterchip sein.
  • Gemäß 3D wird ein zweiter Festkernweichlotdraht 6B von einem Rad 6A abgewickelt und in den Ofen 50 zugeführt und auf einer oberen Oberfläche des Halbleiterchips 10 bereitgestellt. Durch Aufbringen des zweiten Weichlotdrahtes 6B auf die zweite Hauptoberfläche 12 des Halbleiterchips 10 wird eine angemessene Menge einer zweiten Weichlotabscheidung 16 auf die zweite Hauptoberfläche 12 des Halbleiterchips 10 aufgebracht. Das Rad 6A kann das gleiche wie oder ähnlich dem Rad 3A sein, so dass das Material des zweiten Weichlotdrahtes 6B identisch zu dem Material des ersten Weichlotdrahtes 3B ist. In diesem Fall wird die zweite Weichlotabscheidung 16 auf der zweiten Hauptoberfläche 12 des Halbleiterchips 10 auf die gleiche Weise aufgebracht, wie die erste Weichlotabscheidung 13 auf die obere Oberfläche des Trägers 15 aufgebracht wurde. Jedoch kann es auch der Fall sein, dass aus verschiedenen Gründen zwei unterschiedliche Materialien für den ersten Weichlotdraht 3B und den zweiten Weichlotdraht 6B verwendet werden. Diese Gründe könnten zum Beispiel sein, dass Haftungsbedingungen eines bestimmten Weichlotmaterials auf der oberen Oberfläche des Trägers 15 und der zweiten Hauptoberfläche 12 des Halbleiters 10 unterschiedlich sein können. Wenn der zweite Weichlotdraht 6B aufgebracht wird, kann entsprechend die Temperatur in dem Ofen 50 auf die gleiche Temperatur wie bei dem Schritt aus 3B eingestellt oder bei dieser belassen werden oder sie kann auf eine andere Temperatur > 320°C, aber ebenfalls oberhalb der Schmelztemperatur des Materials des zweiten Weichlotdrahtes 6B, eingestellt werden.
  • Die zweite Weichlotabscheidung 16 ist auf der zweiten Hauptoberfläche 12 des Halbleiterchips 10 abgeschieden. Eine (nicht gezeigte) zweite Chipelektrode kann sich an der zweiten Hauptoberfläche 12 des Halbleiterchips 10 erstrecken und die zweite Weichlotabscheidung 16 kann auf dieser zweiten Chipelektrode platziert sein.
  • Gemäß 3E ist ein Kontaktclip 25 auf der zweiten Weichlotabscheidung 16 angeordnet. Der Kontaktclip 25 kann einen ersten Kontaktbereich 26 aufweisen. Der Kontaktclip 25 ist derart platziert, dass der erste Kontaktbereich 26 über der zweiten Weichlotabscheidung 16 platziert ist. Der Kontaktclip 25 oder zumindest der erste Kontaktbereich 26 des Kontaktclips 25 kann aus einem beliebigen gewünschten Metall bestehen, das in der Lage ist, eine Diffusionslötverbindung auszubilden, beispielsweise Cu, Ni, NiSn, Au, Ag, Pt, Pd oder irgendeine Legierung aus einem oder mehreren dieser Metalle.
  • Der Kontaktclip 25 kann eine Leitung sein, die einen externen Anschluss des Halbleiterbauelements, das hergestellt werden soll, verbindet oder ausbildet. Beispielhaft kann der Kontaktclip 25 eine Leitung eines Systemträgers sein, und der Träger 15 kann ein Chippad des Systemträgers sein. Wie weiter unten ausführlicher beschrieben werden wird, kann bei anderen Ausführungsformen der Kontaktclip 25 ein leitendes Element sein, das zwischen der zweiten Chipelektrode und einem externen Anschluss (wie etwa zum Beispiel einer Leitung eines Systemträgers) des Halbleiterbauelement überbrückt.
  • In 3F ist die in 3E innerhalb des Ofens 50 gezeigte Anordnung in eine Kühlzone 60 eingeführt. In der Kühlzone 60 werden die Weichlotmaterialien der ersten Weichlotabscheidung 13 und der zweiten Weichlotabscheidung 16 auf eine niedrigere Temperatur gebracht, um die Weichlotmaterialien erstarren zu lassen und dadurch den Halbleiterchip 10 an dem Träger 15 anzubringen und um den Kontaktclip 25 an dem Halbleiterchip 10 anzubringen.
  • 4 umfasst 4A4C und veranschaulicht schematisch ein Verfahren zum Herstellen eines Halbleiterbauelements. 4A veranschaulicht schematisch einen Träger 15, wobei der Träger 15 zum Beispiel ein Chippad eines Systemträgers, eine PCB (Printed Circuit Board), eine DCB (Direct Copper Bond), die ein keramisches Substrat mit Kupferschichten auf ihren oberen und unteren Oberflächen ist, und so weiter sein kann. Der Träger 15 besteht aus oder besitzt eine(r) obere(n) Oberfläche 14 aus einem beliebigen gewünschten Metall, das in der Lage ist, eine Diffusionslötverbindung auszubilden, beispielsweise Cu, Ni, NiSN, Au, Ag, Pt, Pd oder eine Legierung aus einem oder mehreren dieser Metalle.
  • In 4A ist ein Träger in einem hermetischen Indexertunnel 50 einer Chipanbringungsvorrichtung platziert und eine erste Schicht aus Weichlotmaterial 13 ist auf der oberen Oberfläche 14 des Trägers 15 abgeschieden. Die erste Schicht aus dem Weichlotmaterial 13 kann aus einem beliebigen der oben erwähnten Weichlotmaterialien bestehen oder kann eine beliebige der Eigenschaften von oben erwähnten Weichlotmaterialien besitzen.
  • Gemäß einem Beispiel wird die erste Schicht 13 aus Weichlotmaterial unter Verwendung eines Sputter-Prozesses abgeschieden. In diesem Fall wird die Abscheidungsrate auf einen derartigen Wert eingestellt, dass eine Sollmenge oder Schichtdicke aus abgeschiedenem Weichlotmaterial erhalten wird.
  • Gemäß einem Beispiel kann die erste Schicht 13 aus Weichlotmaterial durch einen elektrochemischen Abscheidungsprozess abgeschieden werden. Zu diesem Zweck wird eine Lotpartikel enthaltende Lösung auf den Träger 15 aufgebracht und eine entsprechende Spannung wird zwischen dem Träger 15 und einer Referenzelektrode derart angelegt, dass die Lotpartikel sich auf der oberen Oberfläche des Trägers 15 abscheiden.
  • Gemäß einem Beispiel kann die erste Schicht 13 aus Weichlotmaterial durch Drucken oder Dispensieren einer Weichlotmaterialpaste auf der oberen Oberfläche 14 des Trägers 15 abgeschieden werden. Die Weichlotmaterialpaste kann Metallpartikel enthalten, wie oben erwähnt. Sie kann frei von irgendeinem organischen Lösungsmittel sein, das im Stand der Technik bekannt ist, um dazu verwendet zu werden, die Metallpartikel zu trennen.
  • 4A veranschaulicht schematisch auch einen Halbleiterchip 10, der auf dem Träger 15 platziert ist, wobei eine erste Hauptoberfläche 11 des Halbleiterchips 10 dem Träger 15 zugewandt ist und eine zweite Hauptoberfläche 12 vom Träger 15 abgewandt ist. Die erste Schicht 13 aus Weichlotmaterial ist zwischen der ersten Hauptoberfläche 11 des Halbleiterchips 10 und der oberen Oberfläche 14 des Trägers 15 angeordnet. Eine nichtgezeigte erste Chipelektrode kann an der ersten Hauptoberfläche 11 des Halbleiterchips 10 gegenüber der und anstoßend an die erste Schicht 13 aus Weichlotmaterial angeordnet sein. Der erste Halbleiterchip 10 kann beispielsweise ein Leistungshalbleiterchip sein.
  • In 4A ist eine zweite Schicht 16 aus Weichlotmaterial auf der zweiten Hauptoberfläche 12 des Halbleiterchips 10 abgeschieden. Eine nichtgezeigte zweite Chipelektrode kann sich an der zweiten Hauptoberfläche 12 des Halbleiterchips 10 erstrecken, und die zweite Schicht 16 aus Weichlotmaterial kann auf dieser zweiten Chipelektrode platziert sein.
  • In 4B ist ein Kontaktclip 25 über dem Halbleiterchip 10 platziert. Der Kontaktclip 25 kann einen ersten Kontaktbereich 26 besitzen. Der Kontaktclip 25 ist derart platziert, dass der erste Kontaktbereich 26 über der zweiten Schicht 16 aus Weichlotmaterial platziert ist. Der Kontaktclip 25 oder zumindest der erste Kontaktbereich 26 des Kontaktclips 25 kann aus einem beliebigen gewünschten Metall bestehen, das in der Lage ist, eine Diffusionslötverbindung auszubilden, beispielsweise Cu, Ni, NiSn, Au, Ag, Pt, Pd oder irgendeine Legierung aus einem oder mehreren dieser Metalle.
  • Der Kontaktclip 25 kann eine Leitung sein, die einen externen Anschluss des Halbleiterbauelements, das hergestellt werden soll, verbindet oder ausbildet. Beispielhaft kann der Kontaktclip 25 eine Leitung eines Systemträgers sein, und der Träger 15 kann ein Chippad des Systemträgers sein. Wie weiter unten ausführlicher beschrieben werden wird, kann bei anderen Ausführungsformen der Kontaktclip 25 ein leitendes Element sein, das zwischen der zweiten Chipelektrode und einem externen Anschluss (wie etwa zum Beispiel einer Leitung eines Systemträgers) des Halbleiterbauelement überbrückt.
  • In 4C ist die in 4B innerhalb des Ofens 50 gezeigte Anordnung in eine Kühlzone 60 eingeführt. In der Kühlzone werden die Weichlotmaterialien der ersten Schicht 13 und der zweiten Schicht 16 auf eine niedrigere Temperatur gebracht, um die Weichlotmaterialien erstarren zu lassen und dadurch den Halbleiterchip 10 an dem Träger 15 anzubringen und um den Kontaktclip 25 an dem Halbleiterchip 10 anzubringen.
  • 5 umfasst die 5A5C, wobei ein zweiter Halbleiterchip 20 auf den Kontaktclip 25 aufgebracht ist.
  • 5A zeigt wieder die Konfiguration, die mit 4B identisch ist, die oben gezeigt und erläutert wurde. 5B zeigt, dass eine dritte Schicht 21 aus Weichlotmaterial auf einer oberen Oberfläche des Kontaktclips 25 abgeschieden wurde. Insbesondere kann das Weichlotmaterial der dritten Schicht 21 durch die gleichen Techniken, wie oben beschrieben, auf dem Kontaktclip 25 abgeschieden werden und das Weichlotmaterial kann das Gleiche sein, wie das, was für die erste und zweite Schicht 13 und 16 aus Weichlotmaterial verwendet wurde.
  • In 5B ist weiterhin ein zweiter Halbleiterchip 20 auf die dritte Schicht 21 aus Weichlotmaterial aufgebracht. Der zweite Halbleiterchip 20 kann beispielsweise ebenfalls ein Leistungshalbleiterchip sein.
  • In 5C ist die in 5B gezeigte Anordnung in die Kühlzone 60 eingeführt. Die erste, zweite und dritte Schicht 13, 16 und 21 aus Weichlotmaterial werden auf die gleiche Weise wie oben unter Bezugnahme auf 4A bis 4C beschrieben verarbeitet, um den Halbleiterchip 10 an dem Träger 15 anzubringen, um den Kontaktclip 25 an dem Halbleiterchip 10 anzubringen und um den zweiten Halbleiterchip 20 an dem Kontaktclip 25 anzubringen.
  • 6 umfasst die 6A6C und zeigt zusätzlich zu 4 die Verbindung des Kontaktclips 25 mit einer Leitung 30. In 6A ist eine Leitung 30 vorgesehen. Die Leitung 30 kann eine Leitung eines Systemträgers sein, wobei in diesem Fall der Träger 15 ein Chippad des Systemträgers sein kann. Eine dritte Schicht 31 aus Weichlotmaterial wurde auf einer oberen Oberfläche der Leitung 30 abgeschieden. Alle Offenbarungen bezüglich der ersten und zweiten Schicht 13 und 16 aus Weichlotmaterial gelten gleichermaßen für die dritte Schicht 31 aus Weichlotmaterial. Insbesondere kann das Weichlotmaterial der dritten Schicht 31 aus Weichlotmaterial durch die gleichen Techniken wie oben beschrieben auf der Leitung 30 abgeschieden werden, und das Weichlotmaterial kann das Gleiche sein wie das, das für die erste und zweite Schicht 13 und 16 verwendet wird.
  • In 6B ist der Kontaktclip 25 auf dem Halbleiterchip 10 und der Leitung 30 platziert. Der Kontaktclip 25 besitzt einen zweiten Kontaktbereich 27 gegenüber der und anstoßend an die dritte Schicht 31 aus Weichlotmaterial. Der zweite Kontaktbereich 27 kann aus dem gleichen Material wie oben bezüglich des ersten Kontaktbereichs 26 erwähnt bestehen.
  • In 6C ist die in 6B gezeigte Anordnung in die Kühlzone 60 eingeführt. Die erste, zweite und dritte Schicht 13, 16 und 31 aus Weichlotmaterial werden auf die gleiche Weise wie oben unter Bezugnahme auf die 4A bis 4C und 5A bis 5C beschrieben verarbeitet, um den Halbleiterchip 10 an dem Träger 15 anzubringen, um den Kontaktclip 25 an dem Halbleiterchip 10 anzubringen und um den Kontaktclip 25 an der Leitung 30 anzubringen.
  • Wenngleich die Offenbarung bezüglich einer oder mehrerer Implementierungen dargestellt und beschrieben worden ist, können Abänderungen und/oder Modifikationen an den dargestellten Beispielen vorgenommen werden, ohne von dem Gedanken und Schutzbereich der beigefügten Ansprüche abzuweichen. In besonderer Hinsicht auf die verschiedenen Funktionen, die durch die oben beschriebenen Komponenten oder Strukturen durchgeführt werden (Baugruppen, Einrichtungen, Schaltungen, Systeme usw.), sollen die Ausdrücke (einschließlich einer Bezugnahme auf ein „Mittel”, die zum Beschreiben solcher Komponenten verwendet werden, soweit nicht anders angegeben, einer beliebigen Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente durchführt (die zum Beispiel funktional äquivalent ist), wenngleich nicht strukturell äquivalent zu der offenbarten Struktur, die die Funktion in den hierin dargestellten beispielhaften Implementierungen der Offenbarung durchführt.

Claims (22)

  1. Verfahren, umfassend: Platzieren eines ersten Halbleiterchips auf einem Träger, wobei die erste Hauptoberfläche des ersten Halbleiterchips dem Träger zugewandt ist, wobei eine erste Schicht aus Weichlotmaterial zwischen der ersten Hauptoberfläche und dem Träger vorgesehen ist und Wärme während des Platzierens aufgebracht wird, so dass eine Temperatur an der ersten Schicht aus Weichlotmaterial größer oder gleich einer Schmelztemperatur der ersten Schicht aus Weichlotmaterial ist; Platzieren eines Kontaktclips umfassend einen ersten Kontaktbereich auf dem ersten Halbleiterchip, wobei der erste Kontaktbereich der zweiten Hauptoberfläche des ersten Halbleiterchips zugewandt ist, wobei eine zweite Schicht aus Weichlotmaterial zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich vorgesehen ist und Wärme während des Platzierens aufgebracht wird, so dass eine Temperatur an der zweiten Schicht aus Weichlotmaterial größer oder gleich einer Schmelztemperatur der zweiten Schicht aus Weichlotmaterial ist; und danach Kühlen der ersten und zweiten Schicht aus Weichlotmaterial, um die Weichlotmaterialien erstarren zu lassen.
  2. Verfahren nach Anspruch 1, wobei die erste und zweite Schicht aus Weichlotmaterial keinerlei Flussmaterial enthalten.
  3. Verfahren nach Anspruch 1 oder 2, wobei nach dem Bereitstellen der ersten und zweiten Schicht aus Weichlotmaterial kein Flussmaterial zu irgendeiner der ersten und zweiten Schicht aus Weichlotmaterial hinzugefügt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine oder mehrere der ersten und zweiten Schicht aus Weichlotmaterial einen Schmelzpunkt unter 400°C, insbesondere unter 350°C, insbesondere unter 300°C, insbesondere unter 250°C, insbesondere unter 200°C, umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine oder mehrere der ersten und zweiten Schicht aus Weichlotmaterial bleibasiert oder bleifrei ist.
  6. Verfahren nach Anspruch 5, wobei eine oder mehrere der ersten und zweiten Schicht aus Weichlotmaterial aus Pb/SN1/Ag1,5, Pb/Sn2/Ag2,5 oder Pb/Sn5 bestehen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Weichlotmaterial der ersten Schicht gleich dem Weichlotmaterial der zweiten Schicht ist.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Weichlotmaterial der ersten Schicht von dem Weichlotmaterial der zweiten Schicht verschieden ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip ein Leistungshalbleiterchip ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Kontaktbereich des Kontaktclips und die zweite Hauptoberfläche des zweiten Halbleiterchips das gleiche Metallmaterial umfassen.
  11. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin umfassend: Bereitstellen eines zweiten Halbleiterchips mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche; und Platzieren des zweiten Halbleiterchips auf dem Kontaktclip, wobei eine dritte Schicht aus Weichlotmaterial zwischen dem zweiten Halbleiterchip und dem Kontaktclip vorgesehen ist.
  12. Verfahren nach Anspruch 11, wobei das Weichlotmaterial der dritten Schicht gleich dem Weichlotmaterial der ersten und zweiten Schicht ist oder ähnliche oder gleiche Eigenschaften umfasst.
  13. Verfahren nach Anspruch 11 oder 12, wobei der zweite Halbleiterchip ein Leistungshalbleiterchip ist.
  14. Verfahren, umfassend: Aufbringen einer ersten flussfreien Weichlotabscheidung auf einen Träger bei einer Temperatur größer oder gleich einer Schmelztemperatur der ersten flussfreien Weichlotabscheidung; Platzieren eines ersten Halbleiterchips auf der ersten flussfreien Weichlotabscheidung; Aufbringen einer zweiten flussfreien Weichlotabscheidung auf den ersten Halbleiterchip bei einer Temperatur größer oder gleich einer Schmelztemperatur der zweiten flussfreien Weichlotabscheidung; Platzieren eines Kontaktclips auf der zweiten flussfreien Weichlotabscheidung; und danach Kühlen der ersten und zweiten Weichlotabscheidung, um die erste und zweite Weichlotabscheidung erstarren zu lassen.
  15. Verfahren nach Anspruch 14, ferner umfassend: Aufbringen der ersten oder zweiten Weichlotabscheidung umfasst Bereitstellen des Weichlots, indem ein flussfreier Weichlotdraht dem Träger und/oder dem ersten Halbleiterchip zugeführt wird.
  16. Verfahren nach Anspruch 15, wobei der flussfreie Weichlotdraht die Form eines Festkernlotdrahtes ohne Flussmaterial in dem Zentrum umfasst, und die Materialien des Festkernlotdrahtes Indium, indiumbasierte Legierungen, bismutbasierte Legierungen, SAC-Legierungen, PB-Legierungen (einschließlich Hoch-Pb), 80Au/20Sn und/oder Pbfreie Legierungen umfassen.
  17. Verfahren nach einem der Ansprüche 14 bis 16, weiterhin umfassend: Aufbringen einer dritten flussfreien Weichlotabscheidung auf den Kontaktclip bei einer Temperatur größer oder gleich einer Schmelztemperatur der dritten flussfreien Weichlotabscheidung; und Platzieren eines zweiten Halbleiterchips auf der dritten flussfreien Weichlotabscheidung.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei Aufbringen von Wärme das Platzieren des Trägers, des Halbleiterchips und des Kontaktclips in einem Ofen umfasst, wobei eine durch den Ofen aufgebrachte Höchsttemperatur unter 400°C, insbesondere unter 350°C, insbesondere unter 300°C, insbesondere unter 250°C, insbesondere unter 200°C, liegt.
  19. Halbleiterbauelement, umfassend: einen Träger; einen auf dem Träger montierten ersten Halbleiterchip; eine erste Weichlotbondschicht zwischen dem Träger und dem ersten Halbleiterchip; einen auf dem ersten Halbleiterchip montierten Kontaktclip; und eine zweite Weichlotbondschicht zwischen dem ersten Halbleiterchip und dem Kontaktclip.
  20. Halbleiterbauelement nach Anspruch 19, weiterhin umfassend: einen auf dem Kontaktclip montierten zweiten Halbleiterchip und eine dritte Weichlotbondschicht zwischen dem Kontaktclip und der zweiten Halbleiterschicht.
  21. Halbleiterbauelement nach Anspruch 19 oder 20, wobei eine oder mehrere der ersten, zweiten und dritten Weichlotbondschicht aus Pb/SN1/Ag1,5, Pb/Sn2/Ag2,5 oder Pb/Sn5 bestehen.
  22. Halbleiterbauelement nach einem der Ansprüche 19 bis 21, wobei einer oder mehrere des ersten und zweiten Halbleiterchips Leistungshalbleiterchips sind.
DE102017209780.9A 2016-06-17 2017-06-09 Durch flussfreies Löten hergestelltes Halbleiterbauelement Pending DE102017209780A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016111141.4 2016-06-17
DE102016111141 2016-06-17

Publications (1)

Publication Number Publication Date
DE102017209780A1 true DE102017209780A1 (de) 2017-12-21

Family

ID=60481224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017209780.9A Pending DE102017209780A1 (de) 2016-06-17 2017-06-09 Durch flussfreies Löten hergestelltes Halbleiterbauelement

Country Status (3)

Country Link
US (1) US10325838B2 (de)
CN (1) CN107527827B (de)
DE (1) DE102017209780A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108406149B (zh) * 2018-01-31 2020-04-24 常州志得电子有限公司 焊接方法
CN108417501B (zh) 2018-03-05 2020-03-24 台达电子企业管理(上海)有限公司 功率模块及其制备方法
DE102019133234B4 (de) * 2019-12-05 2024-01-25 Infineon Technologies Ag Halbleiterbauelement und verfahren zu seiner herstellung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3513530A1 (de) * 1984-06-01 1985-12-05 Bbc Brown Boveri & Cie Verfahren zur herstellung von leistungshalbleitermodulen mit isoliertem aufbau
US4935803A (en) 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US5821611A (en) * 1994-11-07 1998-10-13 Rohm Co. Ltd. Semiconductor device and process and leadframe for making the same
US6897567B2 (en) * 2000-07-31 2005-05-24 Romh Co., Ltd. Method of making wireless semiconductor device, and leadframe used therefor
US6943434B2 (en) 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7285849B2 (en) 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
DE102006008632B4 (de) * 2006-02-21 2007-11-15 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7757392B2 (en) 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US8884410B2 (en) * 2008-10-20 2014-11-11 Nxp B.V. Method for manufacturing a microelectronic package comprising at least one microelectronic device
US8305277B2 (en) * 2010-05-07 2012-11-06 Echostar Technologies L.L.C. Apparatus and methods for snow and ice detection and removal on a communication antenna
US9048338B2 (en) 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US8975117B2 (en) * 2012-02-08 2015-03-10 Infineon Technologies Ag Semiconductor device using diffusion soldering
US8883567B2 (en) * 2012-03-27 2014-11-11 Texas Instruments Incorporated Process of making a stacked semiconductor package having a clip
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package

Also Published As

Publication number Publication date
US20170365544A1 (en) 2017-12-21
CN107527827B (zh) 2020-10-23
US10325838B2 (en) 2019-06-18
CN107527827A (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102008025451B4 (de) Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102007001455A1 (de) Elektronisches Bauelement und Verfahren für dessen Montage
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE102009017853B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE112007000800T5 (de) Herstellung von Halbleitervorrichtungen und elektrischen Bauteilen unter Verwendung von metallbeschichteten Drähten
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102012100429A1 (de) Verfahren zur Montage eines Halbleiterchips auf einem Träger
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102016121801B4 (de) Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102008035911A1 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102017209780A1 (de) Durch flussfreies Löten hergestelltes Halbleiterbauelement
DE102014103215A1 (de) Verpackte Vorrichtung mit nicht ganzzahligen Anschlussrastern und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication