JP2008504686A - 集積トランジスタモジュール及びその製造方法 - Google Patents

集積トランジスタモジュール及びその製造方法 Download PDF

Info

Publication number
JP2008504686A
JP2008504686A JP2007518193A JP2007518193A JP2008504686A JP 2008504686 A JP2008504686 A JP 2008504686A JP 2007518193 A JP2007518193 A JP 2007518193A JP 2007518193 A JP2007518193 A JP 2007518193A JP 2008504686 A JP2008504686 A JP 2008504686A
Authority
JP
Japan
Prior art keywords
transistor
low
land
integrated
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007518193A
Other languages
English (en)
Other versions
JP4999684B2 (ja
Inventor
ラジーブ ディー． ジョシ
ジョナサン エー． ノキル
コンスエロ エヌ． タンプーツ
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JP2008504686A publication Critical patent/JP2008504686A/ja
Application granted granted Critical
Publication of JP4999684B2 publication Critical patent/JP4999684B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Rectifiers (AREA)

Abstract

集積トランジスタモジュールは少なくとも１つのロウサイドランドと少なくとも１つのハイサイドランドとを画定するリードフレームを含んでいる。リードフレームの段差部分は機械的及び電気的にロウサイドとハイサイドランドとを相互接続している。ロウサイドトランジスタはロウサイドランドの上に取り付けられており、そのドレインはロウサイドランドに電気的に接続されている。ハイサイドトランジスタはハイサイドランドの上に取り付けられており、そのソースはハイサイドランドに電気的に接続されている。

Description

本発明は概ね半導体デバイスに関する。特に、本発明は他のデバイス用の構成ブロックとしての使用に適した集積トランジスタモジュールに関し、これには同期バックコンバータが含まれる。
携帯電話、携帯用コンピュータ、デジタルカメラ、ルータ、その他の携帯用電子システムの電源装置に一般的に使用されているように、同期バックコンバータ（synchronous buck converter）はDC電圧レベルを変換して、バッテリ出力の安定、ノイズのフィルタリング及びリプルの低減を行ないつつプログラマブルグリッドアレイ集積回路、マイクロプロセッサ、デジタル信号処理集積回路及び他の回路に電力を供給している。かかる同期バックコンバータは、データ通信、電気通信（telecom）、ポイントオブロード（point-of-load）及びコンピュータ関連の用途の幅広い範囲に大電流の多相電力を提供すべく使用されている。
図1は一般的な同期バックコンバータの簡略化した概略図を示している。同期バックコンバータ（SBC）10はハイサイドの金属酸化膜半導体電界効果トランジスタ（MOSFET）12とロウサイドのMOSFET14とを有している。ロウサイドMOSFET14のドレインDはハイサイドMOSFET12のソースSに電気的に接続されている。ほとんどの商業生産されているMOSFETは垂直デバイスであり、ゲート、ドレイン及びソースへの外部接続点がデバイスの同一平面領域に存在するようにパッケージされている。
SBC10におけるハイサイドMOSFET12のソースSとロウサイドMOSFET14のドレインDとの接続は、SBC10が中程度から高程度の動作／スイッチング周波数において使用され得るようにすべく、極めて低いインダクタンスを有しなければならない。MOSFET12及び14が分離したデバイスとして構成される場合は、SBC10の回路基板レイアウトの設計は寄生インダクタンスを低減すべく最適化されなければならない。代替案として、SBC10は単一パッケージ内に完全に集積化された同期バックコンバータとして構成されることが可能であり、これはハイサイドMOSFET12のソースSとロウサイドMOSFET14のドレインDとの接続での寄生インダクタンスを低減すべく設計且つレイアウトされている。かかる完全に集積化されたデバイスは、しかしながら、極めて用途及び／又は設計が特定されたデバイスになる傾向があり、それらはしばしば他の用途及び／又は設計には適合しない。更に、プリント回路基板のMOSFETを接続する配線／導体は一般的に中レベルから高レベルの電流を流すには十分に適していない。
従って、当業者にとって必要とされているものは、用途が特定されておらず、ハイサイドMOSFETのソースとロウサイドMOSFETのドレインとの間において低減したインダクタンスすなわち低インダクタンス接続を有し、中レベルから大レベルの電流を流すことが可能なバックコンバータである。
更に、当業者にとって必要とされているものは、モジュールのハイサイドトランジスタのソースとモジュールのロウサイドトランジスタのドレインとの間の接続を提供する集積トランジスタモジュールすなわち構成ブロックであり、これは中レベルから大レベルの電流を流すことが可能であって低減したすなわち低インダクタンスを有し、よって中程度／高程度の周波数に使用されるバックコンバータの設計／構築用の構成ブロックとしての使用に適している。
また更に、当業者にとって必要とされているものは、モジュールのハイサイドトランジスタのソースとモジュールのロウサイドトランジスタのドレインとの間に、低減したすなわち低インダクタンスの接続を提供する集積トランジスタモジュールすなわち構成ブロックの形成方法であり、中レベルから大レベルの電流を流すことが可能であり、よって高周波数において使用されるバックコンバータの設計／構築を可能にする。
更に、当業者にとって必要とされているものは、中レベルから大レベルの電流を流すことが可能であって、モジュールのハイサイドトランジスタのソースとモジュールのロウサイドトランジスタのドレインとの間に低減したすなわち低インダクタンス接続を有する集積トランジスタモジュールすなわち構成ブロックを使用することによって、高周波数の使用に適したバックコンバータの形成方法である。
本発明はトランジスタ間を接続する低インダクタンス高電流容量を提供する集積トランジスタモジュールを提供し、これは例えばバックコンバータなどの他の回路用の構成ブロックとして有用である。
本発明は、一形態においては、集積トランジスタモジュールが少なくとも１つのロウサイドランド及び少なくとも１つのハイサイドランドを画定するリードフレームを含んでいる。該リードフレームの段差部分は機械的及び電気的にロウサイド及びハイサイドランドを相互接続している。ロウサイドトランジスタはロウサイドランドに取り付けられており、そのドレインはロウサイドランドに電気的に接続されている。ハイサイドトランジスタはハイサイドランドに取り付けられており、そのソースはハイサイドランドに電気的に接続されている。
本発明の利点は、一方のトランジスタのドレインと他方のソースとを接続する低インダクタンス高電流容量接続を含んだ集積トランジスタモジュールが提供されることであり、従ってバックコンバータの構成ブロック（building block）として有用である。
本発明の他の利点は、集積トランジスタモジュールが容易且つ効果的にヒートシンクされることである。
本発明の更に他の利点は、集積トランジスタモジュールがモジュラ／標準パッケージを用いたデバイスから形成されることであり、従って効率的なプロセスフローによって作成される。
本発明の更に他の利点は、集積トランジスタモジュールがプリント回路基板のレイアウト及び設計を簡易にすることである。
本発明の更に他の利点は、集積トランジスタモジュールが拡張可能な多相DC-DC変換デバイスに使用され得ることである。
更に、本発明の利点は、集積トランジスタモジュールのDC／DC変換デバイスの構成要素の数を減少することである。
本発明の上記及び他の特徴及び利点、及びそれらを達成する方法は、添付図面を参照しつつ本発明の一実施例に関する以下の説明を参照することによって明確となり、より良く理解できるであろう。
いくつかの図面における対応する参照符号は対応する部分を示している。ここに示されている例示は本発明の好適な一実施例を一形態として示しており、かかる例示はいかなる場合であっても本発明の範囲を限定するものであると解釈してはならない。
ここで図面、特に図1を参照すると、例示の同期バックコンバータの概略図が示されている。上述したように、同期バックコンバータ（SBC）10はハイサイド金属酸化膜半導体電界効果トランジスタ（MOSFET）12及びロウサイドMOSFET14を有している。ロウサイドMOSFET14のドレインDはハイサイドMOSFET12のソースSに電気的に接続されている。更に、MOSFET12及び14の両ゲートGはパルス幅変調（PWM）コントローラ20の対応する出力（参照符合が付されていない）に接続されている。図2において最もよく判るように、本発明の集積FETモジュールは円状領域22内の回路を統合しており、それにはMOSFET12及び14が含まれる。
ここで図3及び4を参照すると、本発明の集積トランジスタモジュールの一実施例の側面図が単一化前（図4）及び単一化後（図3）として示されている。集積トランジスタモジュール30はハイ及びロウサイドトランジスタ12及び14、基板若しくはリードフレーム32、成形部34、及びヒートシンク36を含んでいる。一般に、例えば電界効果トランジスタ（FET）または金属酸化膜半導体電界効果トランジスタ（MOSFET）などのハイ及びロウサイドトランジスタ12及び14は、基板若しくはリードフレーム32上に配置且つ結合されている。該基板若しくはリードフレーム32はロウサイドFET14のドレインDとハイサイドFET12のソースSとの間に低インダクタンスの電気結合を提供し、従って例えばバックコンバータなどの他の回路用の構成ブロックとしての使用に適した集積トランジスタモジュール30を提供する。
ハイ及びロウサイドFETS12及び14は従来の集積回路MOSFETデバイスであり、集積FETモジュール30が企図している用途に適するように選択される。図示した実施例においては、ハイサイドFET12はフリップチップデバイス／パッケージとして構成されており、ロウサイドFET14はBGAデバイス／パッケージとして構成されている。
基板すなわちリードフレーム32は例えば銅やアルミニウムなどの導電性材料によって構成されており、例えば約0.127mm〜約0.254mm（約0.005〜約0.010インチ）までの厚みを有している。一般的に、基板32及び成形部34は少なくとも１つのハイサイドランドパターン（land pattern）42及び少なくとも１つのロウサイドランドパターン44を画定する。基板32におけるランドパターン42及び44が画定されている両部分は基板32の段差部分46によって相互接続されている。段差部分46は、互いに略平行なハイサイドランドパターン42及びロウサイドランドパターン44の各々の平面の方向に合わせられている。段差部分46は成形部34と併せてハイ及びロウサイドFETS12及び14を互いに実質的に同一平面となるように配置している。基板32は半分がエッチングされてハイサイドランドパターン42にパターンを作成し、その上にハイサイドMOSFET12が取り付けられ、それにはパッド48が含まれる。
ハイサイドFET12は対応するハイサイドランドパターン42にフリップチップ状に取り付けられ、ロウサイドFET14はBGAパッケージ取り付け用の従来のプロセスを用いて、対応するロウサイドランドパターン44に取り付けられる。特に、各ロウサイドFET14のドレインDは対応するロウサイドランドパターン44に取り付けられ、各ハイサイドFET12のソースSはハイサイドランドパターン42にフリップチップ状に付着される。
成形部34は、ハイサイドFETS12が付着されるランドパターンの側面とは反対側に、ランドパターン44の側面を覆うように形成される。成形部34の第１すなわち頂部表面34A（図3及び6B）は基板32の第１すなわち頂部表面32Aに実質的に同一平面となるように形成される。成形部34はハイサイドFETS12のドレイン及びゲートがヒートシンク36に接触したり電気的に短絡したりすることのないように電気的に絶縁している（図3及び4参照）。
ヒートシンク36は例えば熱伝導性ペースト又ははんだペーストなどの熱伝導性を有する方法によって基板32の第１すなわち頂部表面32Aに付着している。ヒートシンク36は集積FETモジュール30の全長及び／又は全幅に亘って延在している。なぜならば成形部34によってハイサイドFETS12のドレイン及びゲートのヒートシンク36への短絡が防止されているからである。ヒートシンク36は、例えば銅その他の好適な熱伝導性材料からなる細長い片などの熱伝導性材料によって構成される。
図6A乃至6Gは本発明の集積FETモジュールの一実施例の製造方法の一実施例を示している。図6Aに示すように、予め形成されたリードフレーム32が鏡像型の両側面すなわち半面を伴って構成されており、その各々から各集積FETモジュール30が形成される。図6Bに示すように、成形部分34が基板32の各鏡像型半面に形成される。成形部分34は段差部分46及び、ロウサイドFET14が取り付けられる側面と反対側のロウサイド方面44の側面を覆っており、基板32の第１すなわち頂部表面32Aに実質的に同一平面の頂部表面34Aを形成する。図6Cに示すように、その後ハイサイドFETS12がハイサイドランドパターン42上にフリップチップ状に取り付けられる。図6Dに示すように、はんだボール56がパッド48の上に形成され、はんだボール56はその後リフローされて集積FETモジュール30の基板32を、従ってハイサイドFET12のソースS及びロウサイドFET14のドレインDを、回路基板または他のデバイスに電気的に結合する。
図6Eに示すように、その後ロウサイドFET14が基板32のロウサイド表面44に付着している従来のBGAパッケージによって取り付けられ、２つの鏡像型の半面同子が単一化される。これは、例えば打ち抜き（図6Fに示すように）によって若しくはのこぎり切断（図6Gに示すように）によって行なわれる。
図6Dに示す製造段階における集積FETモジュール30の単一化によって２つのサブアセンブリ60が形成されることに特に留意すべきである。各サブアセンブリ60は基板32の対応するハイサイド表面42に取り付けられて対応する成形部34によって隔離されている１以上のハイサイドFET12を含んでいる。基板32は、その一部が成形部34から延在して表面44を画定しており、ハイサイドFET12のソースをロウサイドFET14などの他のパッケージ若しくはデバイスに結合するのに適した埋め込まれたコネクタチップを形成する。ハイサイドFET12をロウサイドFET14に結合するとして基板32が説明されてきたが、基板32は代替案として集積回路デバイス及び／又はパッケージの実質的に任意の他の所望のタイプをハイサイドFET12に結合するように構成されていても良い。
図5A乃至5Cに示す基板32の実施例は２つのハイサイドFET12及び１つのロウサイドFET14を含む集積FETモジュール30の実施例に対応している。従って、かかる実施例においては、基板32は基板32によって画定されるハイサイドランドパターン42の周辺部の周りに配置された成形部34を含んでいる。各ハイサイドFET12のソースSはハイサイドランドパターン42にフリップチップ状に取り付けられ、ロウサイドFET14は上述のように取り付けられる。従って、上述と同様の方法によってハイサイドFET12のソースSは基板32を介してロウサイドFET14のドレインDに電気的に結合される。FETのソースのかかる相互接続によって、離散した要素間の相互接続に必要なレイアウトに比べてプリント回路基板のレイアウトが極めて単純化される。
使用に際して、集積FETモジュール30は、例えばバックコンバータや比較的大電流を流すことが可能であって比較的低インダクタンスを有する基板／リードフレーム32を介して１つのMOSFETのドレインが他のソースに接続されているような２つのMOSFETを必要とする他の回路などの他の回路用の構成ブロックを形成する。集積FETモジュール30の表面は実質的に同一平面であり、よってヒートシンク36が容易に付着され及び／又は集積され、他の方法で可能なものよりも広い表面積を有するデバイスを提供する。なぜならば、ハイサイドFET12が成形部34によってヒートシンク36から電気的に絶縁されているからである、これによりFET12のヒートシンク36への短絡の可能性が低減される。
本発明を好適な設計に基づいて説明してきたが、本発明は開示内容の思想及び範囲内において更なる変更が可能である。本用途は従ってここに開示された全体としての原理を用いた本発明の任意の変更、使用、若しくは適用を包含することが企図されている。更に、本用途は、ここに添付する請求の範囲の範囲内であって、本発明に関連する当業者の公知若しくは慣習の範囲である本開示から離脱した内容をも包含することが企図されている。
例示の同期バックコンバータの概略図である。 図1の同期バックコンバータの機能モジュールを示している。 本発明の集積FETモジュールの第１実施例の側面図である。 本発明の集積FETモジュールの第２実施例の側面図である。 本発明の集積FETモジュールの第３実施例用のリードフレームの一実施例の平面図及びその製造方法を示している。 本発明の集積FETモジュールの一実施例の製造方法の一実施例を示している。

Claims (24)

  1. 集積トランジスタモジュールであって、
    少なくとも１つのロウサイドランドと少なくとも１つのハイサイドランドを画定し、その段差部分が前記ロウサイド及びハイサイドランドを機械的且つ電気的に相互接続しているリードフレームと、
    前記ロウサイドランドの上に取り付けられ、そのドレインが前記ロウサイドランドに電気的に接続されているロウサイドトランジスタと、
    前記ハイサイドランドの上に取り付けられ、そのソースが前記ハイサイドランドに電気的に接続されているハイサイドトランジスタと、からなることを特徴とする集積トランジスタモジュール。
  2. 前記リードフレームは導電性金属からなることを特徴とする請求項１に記載の集積トランジスタモジュール。
  3. 前記ロウサイド及び前記ハイサイドトランジスタは金属酸化膜半導体電界効果トランジスタからなることを特徴とする請求項２に記載の集積トランジスタモジュール。
  4. 前記ハイサイドトランジスタは前記ハイサイド表面にフリップチップ状に取り付けられていることを特徴とする請求項２に記載の集積トランジスタモジュール。
  5. 前記ロウサイドトランジスタはボールグリッドアレイパッケージ内に包含され、前記パッケージは前記ロウサイド表面に取り付けられていることを特徴とする請求項２に記載の集積トランジスタモジュール。
  6. 前記基板の前記ハイサイドランドの反対側の側面を覆う成形部分を更に含み、前記成形部は前記基板の前記ロウサイドランドの反対側の側面に対して実質的に同一平面の上部表面を有することを特徴とする請求項２に記載の集積トランジスタモジュール。
  7. 前記基板の前記ハイサイドランドの反対側の側面に、従って前記ロウサイド及び前記ハイサイドトランジスタの反対側に、熱的に結合したヒートシンクを更に有していることを特徴とする請求項６に記載の集積トランジスタモジュール。
  8. 前記ヒートシンクは前記成形部分を覆って延在することを特徴とする請求項７に記載の集積トランジスタ。
  9. 同期バックコンバータであって、
    リードフレームと、少なくとも１つのロウサイドトランジスタと、少なくとも１つのハイサイドトランジスタと、を含む集積サブアセンブリからなり、前記リードフレームは少なくとも１つのロウサイドランド及び少なくとも１つのハイサイドランドを画定し、前記リードフレームの段差部分は前記ロウサイド及びハイサイドランドを機械的及び電気的に相互接続し、前記ロウサイドトランジスタは前記ロウサイドランド上に取り付けられ、前記ロウサイドトランジスタのドレインは前記ロウサイドランドに電気的に接続され、前記ハイサイドトランジスタは前記ハイサイドランド上に取り付けられ、前記ハイサイドトランジスタのソースは前記ハイサイドランドに電気的に接続されていることを特徴とする同期バックコンバータ。
  10. 前記リードフレームは導電性金属からなることを特徴とする請求項９に記載の同期バックコンバータ。
  11. 前記ロウサイド及び前記ハイサイドトランジスタは金属酸化膜半導体電界効果トランジスタからなることを特徴とする請求項１０に記載の同期バックコンバータ。
  12. 前記ハイサイドトランジスタは前記ハイサイド表面にフリップチップ状に取り付けられていることを特徴とする請求項１０に記載の同期バックコンバータ。
  13. 前記ロウサイドトランジスタはボールグリッドアレイパッケージ内に包含され、前記パッケージは前記ロウサイド表面に取り付けられていることを特徴とする請求項１０に記載の同期バックコンバータ。
  14. 前記基板の前記ハイサイドランドの反対側の側面を覆う成形部分を更に含み、前記成形部は前記基板の前記ロウサイドランドの反対側の側面に対して実質的に同一平面の上部表面を有することを特徴とする請求項１０に記載の同期バックコンバータ。
  15. 前記基板の前記ハイサイドランドの反対側の側面に、従って前記ロウサイド及び前記ハイサイドトランジスタの反対側に、熱的に結合したヒートシンクを更に有していることを特徴とする請求項１４に記載の同期バックコンバータ。
  16. 前記ヒートシンクは前記成形部分を覆って延在していることを特徴とする請求項１５に記載の同期バックコンバータ。
  17. 集積サブアセンブリであって、
    少なくとも１つのロウサイドランドと少なくとも１つのハイサイドランドを画定し、その段差部分が前記ロウサイド及びハイサイドランドを機械的及び電気的に相互接続しているリードフレームと、
    前記ハイサイドランドの上に取り付けられ、そのソースが前記ハイサイドランドに電気的に接続されているハイサイドトランジスタと、
    前記基板の前記ハイサイドランドの反対側の側面を覆い、前記基板の前記ロウサイドランドの反対側の側面に対して実質的に同一平面である上部表面を有している成形部分と、からなることを特徴とする集積サブアセンブリ。
  18. 前記リードフレームは導電性金属からなることを特徴とする請求項１７に記載の集積トランジスタモジュール。
  19. 前記ハイサイドトランジスタは金属酸化膜半導体電界効果トランジスタからなることを特徴とする請求項１７に記載の集積トランジスタモジュール。
  20. 前記ハイサイドトランジスタは前記ハイサイド表面にフリップチップ状に取り付けられていることを特徴とする請求項１７に記載の集積サブアセンブリ。
  21. 集積トランジスタモジュールの製造方法であって、
    少なくとも１つのロウサイドランド及び前記ロウサイドランドから垂直にオフセットしている少なくとも１つのハイサイドランドを画定するリードフレームの形成ステップと、
    前記ハイサイドランドに近接する前記リードフレームの一部を電気的絶縁材料の内部に包含して、前記ハイサイドランドの反対側の前記リードフレームの側面上の前記絶縁材料の上部表面が前記ロウサイドランドの反対側の前記リードフレームの側面に対して実質的に同一平面となるようにするステップと、
    前記ハイサイドランドの上にハイサイドトランジスタを前記ハイサイドトランジスタのソースが前記ハイサイドランドに電気的に接続されるように取り付けるステップと、からなることを特徴とする方法。
  22. ロウサイドトランジスタを前記ロウサイドランドの上に取り付けるステップを更に含み、前記ロウサイドトランジスタのドレインが前記ロウサイドランドに電気的に接続され、前記リードフレームが前記ハイサイドトランジスタの前記ソースを前記ロウサイドトランジスタの前記ドレインに電気的に相互接続することを特徴とする請求項２１に記載の方法。
  23. 前記ハイサイドトランジスタは前記ハイサイド表面にフリップチップ状に取り付けられていることを特徴とする請求項２２に記載の方法。
  24. 前記ロウサイドトランジスタはボールグリッドアレイパッケージ内に包含されていることを特徴とする請求項２２に記載の方法。
JP2007518193A 2004-06-24 2005-06-22 集積トランジスタモジュール及びその製造方法 Expired - Fee Related JP4999684B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/876,248 2004-06-24
US10/876,248 US7501702B2 (en) 2004-06-24 2004-06-24 Integrated transistor module and method of fabricating same
PCT/US2005/021877 WO2006012110A2 (en) 2004-06-24 2005-06-22 Integrated transistor module and method of fabricating same

Publications (2)

Publication Number Publication Date
JP2008504686A true JP2008504686A (ja) 2008-02-14
JP4999684B2 JP4999684B2 (ja) 2012-08-15

Family

ID=35504754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007518193A Expired - Fee Related JP4999684B2 (ja) 2004-06-24 2005-06-22 集積トランジスタモジュール及びその製造方法

Country Status (7)

Country Link
US (2) US7501702B2 (ja)
JP (1) JP4999684B2 (ja)
KR (1) KR101167742B1 (ja)
CN (1) CN101015056B (ja)
DE (1) DE112005001457T5 (ja)
TW (1) TWI405315B (ja)
WO (1) WO2006012110A2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501702B2 (en) 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
US9033706B2 (en) * 2005-03-28 2015-05-19 B & L Biotech Co., Ltd. Wireless recharger of complete melting type for endodontic treatment
US20080193895A1 (en) * 2005-03-28 2008-08-14 B & L Biotech Co., Ltd. Wireless Recharger For Back Filler On Endodontic Treatment
KR101298225B1 (ko) * 2005-06-30 2013-08-27 페어차일드 세미컨덕터 코포레이션 반도체 다이 패키지 및 그의 제조 방법
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7777315B2 (en) * 2006-05-19 2010-08-17 Fairchild Semiconductor Corporation Dual side cooling integrated power device module and methods of manufacture
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US8198134B2 (en) * 2006-05-19 2012-06-12 Fairchild Semiconductor Corporation Dual side cooling integrated power device module and methods of manufacture
DE102006049949B3 (de) 2006-10-19 2008-05-15 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7750445B2 (en) * 2007-09-18 2010-07-06 Fairchild Semiconductor Corporation Stacked synchronous buck converter
US8269340B2 (en) * 2007-09-19 2012-09-18 International Business Machines Corporation Curvilinear heat spreader/lid with improved heat dissipation
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US7825502B2 (en) * 2008-01-09 2010-11-02 Fairchild Semiconductor Corporation Semiconductor die packages having overlapping dice, system using the same, and methods of making the same
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US8253241B2 (en) * 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US8304888B2 (en) * 2009-12-22 2012-11-06 Fairchild Semiconductor Corporation Integrated circuit package with embedded components
US8217503B2 (en) * 2010-09-14 2012-07-10 Alpha & Omega Semiconductor Inc. Package structure for DC-DC converter
US8581416B2 (en) 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
CN105099131B (zh) * 2014-04-16 2018-01-30 台达电子企业管理（上海）有限公司 电源装置
US10529651B2 (en) 2015-03-26 2020-01-07 Great Wall Semiconductor Corporation Co-packaged die on leadframe with common contact
CN107924949A (zh) * 2015-09-27 2018-04-17 英特尔公司 与磁感应器集成的晶体管的两侧上的金属
US10381293B2 (en) * 2016-01-21 2019-08-13 Texas Instruments Incorporated Integrated circuit package having an IC die between top and bottom leadframes
US10804186B2 (en) * 2017-05-12 2020-10-13 Mitsubishi Electric Corporation Semiconductor module and power converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5390864A (en) * 1977-01-19 1978-08-10 Semikron Gleichrichterbau Semiconductor rectifier
JPS616849A (ja) * 1984-06-01 1986-01-13 ブラウン・ボバリ・ウント・シー・アクチエンゲゼルシヤフト パワー用半導体モジユールの製造方法
JPH09139461A (ja) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp 半導体パワーモジュール
JPH10150140A (ja) * 1996-10-24 1998-06-02 Internatl Rectifier Corp 半導体デバイスおよび表面実装パッケージ
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2338827B (en) * 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
US20020105009A1 (en) * 2000-07-13 2002-08-08 Eden Richard C. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP4102012B2 (ja) * 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US7061102B2 (en) * 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
US6894397B2 (en) * 2001-10-03 2005-05-17 International Rectifier Corporation Plural semiconductor devices in monolithic flip chip
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
JP4242212B2 (ja) * 2003-06-23 2009-03-25 株式会社小松製作所 ターボチャージャ
US7501702B2 (en) * 2004-06-24 2009-03-10 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5390864A (en) * 1977-01-19 1978-08-10 Semikron Gleichrichterbau Semiconductor rectifier
JPS616849A (ja) * 1984-06-01 1986-01-13 ブラウン・ボバリ・ウント・シー・アクチエンゲゼルシヤフト パワー用半導体モジユールの製造方法
JPH09139461A (ja) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp 半導体パワーモジュール
JPH10150140A (ja) * 1996-10-24 1998-06-02 Internatl Rectifier Corp 半導体デバイスおよび表面実装パッケージ
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
WO2006012110A3 (en) 2006-09-08
TWI405315B (zh) 2013-08-11
TW200614482A (en) 2006-05-01
CN101015056A (zh) 2007-08-08
US7501702B2 (en) 2009-03-10
KR20070020304A (ko) 2007-02-20
US20090117690A1 (en) 2009-05-07
US7842555B2 (en) 2010-11-30
US20050285238A1 (en) 2005-12-29
WO2006012110A2 (en) 2006-02-02
DE112005001457T5 (de) 2007-05-16
JP4999684B2 (ja) 2012-08-15
KR101167742B1 (ko) 2012-07-23
CN101015056B (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
JP4999684B2 (ja) 集積トランジスタモジュール及びその製造方法
US7364949B2 (en) Semiconductor device package
US6806580B2 (en) Multichip module including substrate with an array of interconnect structures
JP3809168B2 (ja) 半導体モジュール
US7592688B2 (en) Semiconductor package
US7777315B2 (en) Dual side cooling integrated power device module and methods of manufacture
US20060044772A1 (en) Semiconductor module
US20130003309A1 (en) Half-bridge electronic device with common auxiliary heat sink
TWI579982B (zh) 功率模組封裝結構
JP2006073664A (ja) 半導体モジュール
JP2009524241A (ja) オープン・フレーム・パッケージ高出力モジュール
US8426950B2 (en) Die package including multiple dies and lead orientation
KR101157305B1 (ko) 양면 냉각 집적트랜지스터 모듈 및 제조방법
US20230413467A1 (en) Power conversion module
US8198134B2 (en) Dual side cooling integrated power device module and methods of manufacture
CN211744882U (zh) 具有低寄生电感和低热阻的功率集成模块
JP2005123535A (ja) 半導体装置
KR100852016B1 (ko) 공통 리드 프레임 상에 플립 칩을 가진 반도체 디바이스모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees