JP2768448B2 - 半田バンプの形成方法 - Google Patents

半田バンプの形成方法

Info

Publication number
JP2768448B2
JP2768448B2 JP1340131A JP34013189A JP2768448B2 JP 2768448 B2 JP2768448 B2 JP 2768448B2 JP 1340131 A JP1340131 A JP 1340131A JP 34013189 A JP34013189 A JP 34013189A JP 2768448 B2 JP2768448 B2 JP 2768448B2
Authority
JP
Japan
Prior art keywords
wiring
solder bump
solder
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1340131A
Other languages
English (en)
Other versions
JPH03200343A (ja
Inventor
俊典 小柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Denshi Kogyo KK
Original Assignee
Tanaka Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Denshi Kogyo KK filed Critical Tanaka Denshi Kogyo KK
Priority to JP1340131A priority Critical patent/JP2768448B2/ja
Publication of JPH03200343A publication Critical patent/JPH03200343A/ja
Application granted granted Critical
Publication of JP2768448B2 publication Critical patent/JP2768448B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半田バンプの形成方法に関する。
さらに詳しくは、半導体ウエハ、半導体チップ等の半
導体素子類やセラミック回路基板、ガラス回路基板、プ
リント配線基板等の基板類に形成されているCu配線上ま
たはNi配線上に半田バンプを形成する方法の改良に関す
る。
［従来の技術］ 従来、半田バンプの形成手段として、本出願人は特願
昭63−301535号を先に提案している。
この本出願人の先提案では、バンプ材料として特に有
用な半田材料として開発したPb−Sn系合金をワイヤ状に
形成してなる半田ワイヤを用いて、半田ワイヤの先端を
加熱球状化して配線に当触切断するワイヤボンダ法によ
り半田バンプを形成するものである。
［発明が解決しようとする課題］ 前述の本出願人の先提案では、Cu配設上またはNi配線
上に半田バンプを形成する場合、加熱球状化された半田
ワイヤの先端のブリネリ硬さ（HB＝10）に対してCu配
線,Ni配線が硬すぎることから、半田バンプとCu配線,Ni
配線との有効な接合強度を得ることができないという問
題点を有している。
本発明は、このような問題点を考慮してなされたもの
で、半田バンプとCu配線,Ni配線とを強固に接合するこ
とのできる半田バンプの形成方法を提供することを課題
とする。
［課題を解決するための手段］ 前述の課題を解決するため、本発明に係る半田バンプ
の形成方法は、次のような手段を採用する。
即ち、請求項１では、Pb,In,Snを主要元素とする半田
ワイヤを用いてワイヤボンダ法によりCu配線上またはNi
配線上に半田バンプを形成する半田バンプの形成方法に
おいて、Cu配線上またはNi配線上のバンプ形成予定部分
に予めAu,Ag,Pt,Pd,Pb,Sn,In,Pb−Sn,Pb−Inからなる薄
膜を被覆しておくことを特徴とする。
また、請求項２では、請求項１の半田バンプの形成方
法において、薄膜の膜厚を0.001μｍ以上とすることを
特徴とする。
［作用］ 前述の手段によると、半田バンプとCu配線,Ni配線と
の間に介在することになる薄膜（特に、膜厚を0.001μ
ｍ以上とすると）が半田バンプとCu配線,Ni配線との接
合強度を補強するため、半田バンプとCu配線,Ni配線と
を強固に接合することのできる半田バンプの形成方法を
提供するという課題が解決される。
［実施例］ 以下、本発明に係る半田バンプの形成方法の実施例を
図面に基いて説明する。
第１図は、本発明に係る半田バンプの形成方法の第１
実施例を示すものである。
この実施例では、プリント配線基板１に無電解メッキ
手段により形成されたCu配線２上に半田バンプ３を形成
するものを示してある。
この実施例のCu配線２は、半導体チップ４の実装のた
めの部分を残してポリイミド等の絶縁材からなる保護膜
５が被覆されている。
このようなCu配線２に対して、まず、第１図Ａに示す
ように半田バンプ形成予定部分（半導体チップ４の実装
のための部分）に無電解Snメッキ手段により薄膜６を被
覆する。
続いて、第１図Ｂに示すように、前述した本出願人の
先提案に係るワイヤボンダ法によって、薄膜６上に半田
バンプ３を形成する。この半田バンプ３を形成する半田
材料、必ずしも本出願人の先提案に係るPb−Sn系合金に
限られず、Pb,In,Snを主要元素とする一般的なもので差
支えない。
而後、第１図（Ｃ）に示すようにリフロー炉等によっ
て半田バンプ３の半田ワイヤからの切断端を球状化処理
し、第１図（Ｄ）に示すように半導体チップ４を実装す
るのである。
このような実施例によると、薄膜６の被覆工作は簡単
に行なうことができ、被覆によって半田バンプ３とCu配
線２との間に介在することになる薄膜６が、半田バンプ
３とCu配線２との間で硬度的なクッション機能を奏する
とともに両者の接合強度を補強することになる。本発明
による実験では、薄膜６の膜厚を0.001μｍ以上とする
と、極めて良好な半田バンプ３とCu配線２との接合強度
を得ることができた。
第２図は、本発明に係る半田バンプの形成方法の第２
実施例を示すものである。
この実施例では、半導体チップに無電解メッキ手段に
より形成されたNi配線７上に半田バンプ３を形成するも
のを示してある。
この実施例のNi配線７は、配線基板８への実装のため
の部分を残してポリイミド等の絶縁材からなる保護膜９
が被覆されている。
このようなNi配線７に対して、まず、第２図（Ａ）に
示すように半田バンプ形成予定部分（配線基板８への実
装のための部分）に無電解Auメッキ手段により薄膜６を
被覆する。
続いて、第２図Ｂに示すように、前述した本出願人の
先提案に係るワイヤボンダ法によって、薄膜６上に半田
バンプ３を形成する。この半田バンプ３を形成する半田
材料は、必ずしも本出願人の先提案に係るPb−Sn系合金
に限られず、Pb,In,Snを主要元素とする一般的なもので
差支えない。
而後、第２図（Ｃ）に示すようにリフロー炉等によっ
て半田バンプ３の半田ワイヤからの切断端を球状化処理
し、第２図（Ｄ）に示すように配線基板８へ実装するの
である。
このような実施例によると、第１実施例と同様の作
用、効果を得ることができ、薄膜６の膜厚についても同
様の結果が得られた。
以上、図示した実施例の外に、膜厚６の被覆を電気メ
ッキ手段、蒸着手段、スパッタリング手段で行なう実施
例も可能である。
さらに、薄膜６の材質をAg,Pt,Pd,Pb,In,Pb−Sn,Pb−
Inとする実施例も可能である。
さらに、半田バンプ３の半田ワイヤからの切断端の球
状化処理を行なわずに実装を行う実施例とすることも可
能である。
［発明の効果］ 以上のように本発明に係る半田バンプの形成方法は、
請求項１では、半田バンプとCu配線、Ni配線との間に介
在することになる薄膜が半田バンプとCu配線,Ni配線と
の接合強度を補強するため、半田バンプとCu配線,Ni配
線とが強固に接合される効果がある。
さらに、薄膜の被覆工作を簡単に行なうことができる
ため、実装コスト、実装手間が掛らない効果がある。
また、請求項２では、請求項１の効果に加えて、半田
バンプCu配線,Ni配線との接合強度がさらに向上する効
果がある。
【図面の簡単な説明】
第１図は本発明に係る半田バンプの形成方法の第１実施
例を示すもので（Ａ）〜（Ｄ）の順に工程を示すもので
あり、第２図は同第２実施例を示すもので（Ａ）〜
（Ｄ）の順に工程を示すものである。 ２……Cu配線、３……半田バンプ ６……薄膜、７……Ni配線

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】Pb,In,Snを主要元素とする半田ワイヤを用
    いてワイヤボンダ法によりCu配線上またはNi配線上に半
    田バンプを形成する半田バンプの形成方法において、Cu
    配線上またはNi配線上のバンプ形成予定部分に予めAu,A
    g,Pt.Pd,Pb,Sn,In,Pb−Sn,Pb−Inからなる薄膜を被覆し
    ておくことを特徴とする半田バンプの形成方法。
  2. 【請求項２】請求項１の半田バンプの形成方法におい
    て、薄膜の膜厚を0.001μｍ以上とすることを特徴とす
    る半田バンプの形成方法。
JP1340131A 1989-12-27 1989-12-27 半田バンプの形成方法 Expired - Lifetime JP2768448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1340131A JP2768448B2 (ja) 1989-12-27 1989-12-27 半田バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1340131A JP2768448B2 (ja) 1989-12-27 1989-12-27 半田バンプの形成方法

Publications (2)

Publication Number Publication Date
JPH03200343A JPH03200343A (ja) 1991-09-02
JP2768448B2 true JP2768448B2 (ja) 1998-06-25

Family

ID=18334023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1340131A Expired - Lifetime JP2768448B2 (ja) 1989-12-27 1989-12-27 半田バンプの形成方法

Country Status (1)

Country Link
JP (1) JP2768448B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783093B2 (ja) * 1992-10-21 1998-08-06 日本電気株式会社 プリント配線板
JPH09102517A (ja) * 1995-10-05 1997-04-15 Nec Corp 半導体装置
KR100233996B1 (ko) * 1996-12-11 1999-12-15 전주범 광로 조절 장치의 개선된 비어 콘택 형성 방법
EP1915041A1 (en) 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method

Also Published As

Publication number Publication date
JPH03200343A (ja) 1991-09-02

Similar Documents

Publication Publication Date Title
TW201123325A (en) Pillar structure and method for forming the same, flip-chip bonding structure
JPH11274200A (ja) 半導体ダイ上に相互接続バンプを形成する方法
JPH09283878A (ja) パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法
JPH10509278A (ja) フリップ・チップ技術のコアメタルのハンダ・ノブ
US5672913A (en) Semiconductor device having a layer of gallium amalgam on bump leads
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
JP2001298051A (ja) はんだ接続部
JP2768448B2 (ja) 半田バンプの形成方法
JP2001060760A (ja) 回路電極およびその形成方法
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JP2813409B2 (ja) 半導体チップの接続方法
JP2000012605A (ja) 半導体チップの電極部の形成方法
JPH0146228B2 (ja)
JPH10209591A (ja) 配線基板
JP3470789B2 (ja) 配線基板及びその製造方法
JPH11121529A (ja) Ｉｃパッケージ用の半田ボールパッド及びその製造方法
JPH0536754A (ja) 半導体装置
EP0336869B1 (en) A multilayered metallurgical structure for an electronic component
JPS63168028A (ja) 微細接続構造
JP2000164785A (ja) ピン、ピンの製造方法、ピンを用いた配線基板
JPH01216594A (ja) セラミック配線基板及びその製造方法
JP3466498B2 (ja) 配線基板及びその製造方法
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPH05175408A (ja) 半導体素子の実装用材料および実装方法
JP2886945B2 (ja) 配線基板