JPS6134950A - 半導体素子のモ−ルド方法 - Google Patents
半導体素子のモ−ルド方法Info
- Publication number
- JPS6134950A JPS6134950A JP15793084A JP15793084A JPS6134950A JP S6134950 A JPS6134950 A JP S6134950A JP 15793084 A JP15793084 A JP 15793084A JP 15793084 A JP15793084 A JP 15793084A JP S6134950 A JPS6134950 A JP S6134950A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- ultraviolet
- parts
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000000465 moulding Methods 0.000 title claims abstract description 24
- 229920005989 resin Polymers 0.000 claims abstract description 54
- 239000011347 resin Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 238000005406 washing Methods 0.000 claims 1
- 238000007789 sealing Methods 0.000 abstract description 16
- 239000002904 solvent Substances 0.000 abstract description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 235000011187 glycerol Nutrition 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 tetrafluoroborate Chemical compound 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体素子のモールド方法に関し、特に樹
脂モールドを薄型に、かつ任意の大きさに効率よくモー
ルドする方法に関するものである。
脂モールドを薄型に、かつ任意の大きさに効率よくモー
ルドする方法に関するものである。
従来、テープキャリヤあるいはリードフレーム実装方式
における半導体素子の樹脂による封止又はモールド方法
としては、ポツティング、トランスファーモールド、部
分コーティングなどの方法があり、これらの方法では半
導体素子とリード接続部を含むリードの一部とを液状の
樹脂で覆ったのち、該樹脂を加熱硬化させ、これにより
目的とする半導体素子の封止を行なうようにしていた。
における半導体素子の樹脂による封止又はモールド方法
としては、ポツティング、トランスファーモールド、部
分コーティングなどの方法があり、これらの方法では半
導体素子とリード接続部を含むリードの一部とを液状の
樹脂で覆ったのち、該樹脂を加熱硬化させ、これにより
目的とする半導体素子の封止を行なうようにしていた。
即ち、特定の外形を有する半導体素子の樹脂封止部品を
得るためには、金型を用いてトランスファー成型を行な
うのが一般的である。この場合、半導体素子のインナー
ボンド部分に対する影響を少なくするためには樹脂の粘
度はこれが低い方が望ましいが、反面、リード端子と金
型との間の隙間や金型の合せ面などからの樹脂洩れを防
止するためには高い粘度が必要となり、実際のモールド
樹脂としては結局高粘度のモールド樹脂を用い、これに
加圧成型を行なうようにしていた。
得るためには、金型を用いてトランスファー成型を行な
うのが一般的である。この場合、半導体素子のインナー
ボンド部分に対する影響を少なくするためには樹脂の粘
度はこれが低い方が望ましいが、反面、リード端子と金
型との間の隙間や金型の合せ面などからの樹脂洩れを防
止するためには高い粘度が必要となり、実際のモールド
樹脂としては結局高粘度のモールド樹脂を用い、これに
加圧成型を行なうようにしていた。
しかしながらこのようなトランスファーモールドでは、
かなり高粘度のモールド樹脂を用いているので、薄肉の
封止を行なう場合には薄くなればなるほど封止が困難と
なり、又金型を用いてモールドしているので、成型後、
金型合せ面から生じるパリの除去などに手間を要してい
た。
かなり高粘度のモールド樹脂を用いているので、薄肉の
封止を行なう場合には薄くなればなるほど封止が困難と
なり、又金型を用いてモールドしているので、成型後、
金型合せ面から生じるパリの除去などに手間を要してい
た。
特にフィルムキャリヤ上に接続された半導体素子につい
ては、これを型を用いて封止するのは大変困難であり、
この場合はポツティングあるいは部分的コーティング等
の形で封止を行なうようにしていたが、この方法では、
特定の形状のものを再現性良く得ることが出来なかった
。
ては、これを型を用いて封止するのは大変困難であり、
この場合はポツティングあるいは部分的コーティング等
の形で封止を行なうようにしていたが、この方法では、
特定の形状のものを再現性良く得ることが出来なかった
。
ここで第１図及び第２図はフィルムキャリヤに接続され
た半導体素子を従来のこの種の方法により樹脂封止した
場合の状態を示し、第１図は封止樹脂４を宙に浮かし、
・かつ該樹脂４の表面張力によって保ったまま硬化させ
た状態を、第２図は封止樹脂４を板状の支持物５の上で
硬化させた状態を各々示し、封止樹脂４の表面はいずれ
の場合もその表面張力で丸（盛り上るので、フラットに
はならない。なお図中、１はフィルムキャリヤ、２はリ
ード端子、３は半導体素子である。
た半導体素子を従来のこの種の方法により樹脂封止した
場合の状態を示し、第１図は封止樹脂４を宙に浮かし、
・かつ該樹脂４の表面張力によって保ったまま硬化させ
た状態を、第２図は封止樹脂４を板状の支持物５の上で
硬化させた状態を各々示し、封止樹脂４の表面はいずれ
の場合もその表面張力で丸（盛り上るので、フラットに
はならない。なお図中、１はフィルムキャリヤ、２はリ
ード端子、３は半導体素子である。
以上のように、従来の半導体素子のモールド方法では、
特定の形状のものを得るためには金型を用いる必要があ
り、そうするとフィルムキャリヤに接続された半導体朱
子の封止が大変困難であり、又後処理が大変煩雑であり
、−万全型を用いないようにすると、特定の形状、例え
ばフラットな形状のものを得ることが非常に困難であっ
た。
特定の形状のものを得るためには金型を用いる必要があ
り、そうするとフィルムキャリヤに接続された半導体朱
子の封止が大変困難であり、又後処理が大変煩雑であり
、−万全型を用いないようにすると、特定の形状、例え
ばフラットな形状のものを得ることが非常に困難であっ
た。
本発明はかかる欠点を排除するためになされたもので、
効率よくかつ再現性よく特定形状の封止素子が得られ、
しかも成型後の後処理を非常に簡単にできる半導体素子
のモールド方法を提供することを目的としている。
効率よくかつ再現性よく特定形状の封止素子が得られ、
しかも成型後の後処理を非常に簡単にできる半導体素子
のモールド方法を提供することを目的としている。
即ち、本発明は、フィルム基板に接続された半導体素子
周辺全体に紫外線硬化樹脂を充填したのち、必要とする
部分の樹脂のみを紫外線照射により硬化させ、不必要な
未硬化部分を洗い落すことにより、半導体封止部品を得
るものである。
周辺全体に紫外線硬化樹脂を充填したのち、必要とする
部分の樹脂のみを紫外線照射により硬化させ、不必要な
未硬化部分を洗い落すことにより、半導体封止部品を得
るものである。
以下、本発明の実施例を図について説明する。
第３図ないし第８図は本発明の一実施例による半導体素
子のモールド方法における主要工程の断面図を示す。本
方法では、封止工程前において、゛ 従来と同様
に、ポリイミドフィルム等のフィルムキャリヤ１にリー
ド端子２を形成し、このリード端子３のインナーリード
部２ｂに半導体素子３を接続固定しておく （第３図〜
第５図参照）。
子のモールド方法における主要工程の断面図を示す。本
方法では、封止工程前において、゛ 従来と同様
に、ポリイミドフィルム等のフィルムキャリヤ１にリー
ド端子２を形成し、このリード端子３のインナーリード
部２ｂに半導体素子３を接続固定しておく （第３図〜
第５図参照）。
そして樹脂封止を行なう場合、まずフィルムキャリヤ１
に接続された半導体素子３の上下両面を紫外線透過フィ
ルム、例えば、四ツ・７化エチレン・六フフ化プロピレ
ン共重合体フィルム（ダイキン工業（株） ｔｊＪ
ネオフロンＦＥＰフィルム）６ではさみ、このフィルム
６間にリード端子２及び半導体素子３を覆って紫外線硬
化樹脂７を充填する（第６図参照）。ここで紫外線硬化
樹脂７としては、例えば、ビスフェノールＡ型エポキシ
樹脂（エピコート８２８（商品名））９８部、フエノギ
シ樹脂（ユニオンカーバイド社製ＰＫＨ）！ ） ２部
、グリセリン１０部及びＰ−メトキシフェニルジアゾニ
ウムテトラフルオロボレート２部からなる紫外線硬化型
樹脂を用いる。
に接続された半導体素子３の上下両面を紫外線透過フィ
ルム、例えば、四ツ・７化エチレン・六フフ化プロピレ
ン共重合体フィルム（ダイキン工業（株） ｔｊＪ
ネオフロンＦＥＰフィルム）６ではさみ、このフィルム
６間にリード端子２及び半導体素子３を覆って紫外線硬
化樹脂７を充填する（第６図参照）。ここで紫外線硬化
樹脂７としては、例えば、ビスフェノールＡ型エポキシ
樹脂（エピコート８２８（商品名））９８部、フエノギ
シ樹脂（ユニオンカーバイド社製ＰＫＨ）！ ） ２部
、グリセリン１０部及びＰ−メトキシフェニルジアゾニ
ウムテトラフルオロボレート２部からなる紫外線硬化型
樹脂を用いる。
このようにして樹脂７が充填されると、次に封止したい
部分にのみ紫外線を照射出来るように遮蔽板８でマスク
し、光源９から紫外線を照射して封止したい部分の樹脂
７を硬化させる（第７図参照）。例えば上述の紫外線硬
化型樹脂に対しては、２．５部ｗ高圧水銀灯（三菱電機
（株）製Ｈ２５−ＵＶＡ）を光源９とし、照射距離１５
ＣＴ１１で２０秒間照射することによって樹脂を硬化さ
せることができる。
部分にのみ紫外線を照射出来るように遮蔽板８でマスク
し、光源９から紫外線を照射して封止したい部分の樹脂
７を硬化させる（第７図参照）。例えば上述の紫外線硬
化型樹脂に対しては、２．５部ｗ高圧水銀灯（三菱電機
（株）製Ｈ２５−ＵＶＡ）を光源９とし、照射距離１５
ＣＴ１１で２０秒間照射することによって樹脂を硬化さ
せることができる。
樹脂７が紫外線により硬化すると、紫外線透過フィムル
６を取除き、全体を溶剤（例えば、１：１のアセトン−
トルエン混合溶媒）で洗浄し、硬化樹脂７ａ以外の不必
要な部分の未硬化樹脂７ｂを洗い落とすと、インナーリ
ード部２ｂを含む半導体素子３のフラット封止が出来上
り、これにより半導体素子３がリード端子２のアウター
リード部２ａを介して回路基板等に実装される。
６を取除き、全体を溶剤（例えば、１：１のアセトン−
トルエン混合溶媒）で洗浄し、硬化樹脂７ａ以外の不必
要な部分の未硬化樹脂７ｂを洗い落とすと、インナーリ
ード部２ｂを含む半導体素子３のフラット封止が出来上
り、これにより半導体素子３がリード端子２のアウター
リード部２ａを介して回路基板等に実装される。
以上のような本実施例のモールド方法では、半導体素子
の周囲に紫外線硬化樹脂を充填し、これを紫外線照射に
よって硬化させて封止するようにしたので、樹脂硬化に
際して加熱等の必要がなく、封止作業を簡単化できる。
の周囲に紫外線硬化樹脂を充填し、これを紫外線照射に
よって硬化させて封止するようにしたので、樹脂硬化に
際して加熱等の必要がなく、封止作業を簡単化できる。
また樹脂の硬化後、不必要な未硬化樹脂はこれを溶剤で
洗い落すようにしたので、硬化後においても従来のよう
なパリ除去のための煩雑な手間を省（ことができ、これ
によっても封止作業を簡単化できる。
洗い落すようにしたので、硬化後においても従来のよう
なパリ除去のための煩雑な手間を省（ことができ、これ
によっても封止作業を簡単化できる。
また本モールド方法では、半導体素子の両面に紫外線透
過フィルムを配置し、このフィルム間に樹脂を充填して
これを硬化させるようにしたので、金型等を用いること
なく、任意の形状及びサイズに再現性よく封止できる。
過フィルムを配置し、このフィルム間に樹脂を充填して
これを硬化させるようにしたので、金型等を用いること
なく、任意の形状及びサイズに再現性よく封止できる。
また第９図は本発明の他の実施例による半導体素子のモ
ールド方法を示す。この実施例では、上記上下の紫外線
透過フィルムに代えて、下面に紫外線遮蔽用マスク１１
を固着し必要な部分のみ紫外線を透過する下型（ガラス
製）１０を用いている。即ち、この下型１０の凹部内に
、フィルムキャリヤ１に固定された半導体素子３を設置
してこめ半導体素子３の周囲に紫外線硬化樹脂７を充填
し、その際樹脂７の上面はそのまま露出させておき、又
封止部分以外を遮蔽板８でマスクし、紫外線を照射する
ようにしている。
ールド方法を示す。この実施例では、上記上下の紫外線
透過フィルムに代えて、下面に紫外線遮蔽用マスク１１
を固着し必要な部分のみ紫外線を透過する下型（ガラス
製）１０を用いている。即ち、この下型１０の凹部内に
、フィルムキャリヤ１に固定された半導体素子３を設置
してこめ半導体素子３の周囲に紫外線硬化樹脂７を充填
し、その際樹脂７の上面はそのまま露出させておき、又
封止部分以外を遮蔽板８でマスクし、紫外線を照射する
ようにしている。
本実施例のモールド方法においては、上面は樹脂そのも
のであっても、周辺全体が樹脂面であるため、例えばポ
ツティングのように硬化境界面の樹脂の盛り上りもなく
、未硬化部分を洗い落した状態では完全なフラット面が
得られる。
のであっても、周辺全体が樹脂面であるため、例えばポ
ツティングのように硬化境界面の樹脂の盛り上りもなく
、未硬化部分を洗い落した状態では完全なフラット面が
得られる。
なお本発明の実施例を前述のように示したが、本発明の
方法は、封止部周辺に樹脂を充填したのち必要部分のみ
紫外線を照射することによって封止部を任意の照射面積
及びサイズに硬化させ、未硬化部を洗い落すことを特徴
とするものであり、従って本発明はフィルムキャリヤの
みならず、リードフレームに接続した半導体素子の封止
にも適用出来、さらにはプリント基板、厚膜基板上の半
導体素子等の封止にも有用な方法である。
方法は、封止部周辺に樹脂を充填したのち必要部分のみ
紫外線を照射することによって封止部を任意の照射面積
及びサイズに硬化させ、未硬化部を洗い落すことを特徴
とするものであり、従って本発明はフィルムキャリヤの
みならず、リードフレームに接続した半導体素子の封止
にも適用出来、さらにはプリント基板、厚膜基板上の半
導体素子等の封止にも有用な方法である。
以上のように、本発明によれば、フィルム基板に接続さ
れた半導体素子周辺全体に紫外線硬化樹脂を充填したの
ち、必要とする部分の樹脂のみを紫外線照射により硬化
させ、不必要な未硬化部分を洗い落すようにしたので、
効率よくかつ再現性よく任意の形状の封止を行なうこと
ができ、又成型後の後処理が大変簡単であるという効果
がある。
れた半導体素子周辺全体に紫外線硬化樹脂を充填したの
ち、必要とする部分の樹脂のみを紫外線照射により硬化
させ、不必要な未硬化部分を洗い落すようにしたので、
効率よくかつ再現性よく任意の形状の封止を行なうこと
ができ、又成型後の後処理が大変簡単であるという効果
がある。
第１図及び第２図は各々従来のモールド方法における欠
点を説明するための断面図、第３図なむ１し第８図は本
発明の一実施例による半導体素子のモールド方法を説明
するための図で、第３図は上記方法が適用されるフィル
ムキャリヤに接続された半導体素子の平面図、第４図は
上記フィルムキャリヤに接続された半導体素子の側面断
面図、第５図は第４図の一部拡大図、第６図ないし第８
図は各々上記方法における主要工程の断面図、第９図は
本発明の他の実施例を示す断面図である。 １・・・フィルムキャリヤ（フィルム基板） 、２・・
・リード端子、３・・・半導体素子、６・・・紫外線透
過フィルム、７・・・紫外線硬化樹脂、７ａ・・・硬化
部分、７ｂ・・・未硬化部分、１０・・・下型。 なお図中同一符号は同−又は相当部分を示す。
点を説明するための断面図、第３図なむ１し第８図は本
発明の一実施例による半導体素子のモールド方法を説明
するための図で、第３図は上記方法が適用されるフィル
ムキャリヤに接続された半導体素子の平面図、第４図は
上記フィルムキャリヤに接続された半導体素子の側面断
面図、第５図は第４図の一部拡大図、第６図ないし第８
図は各々上記方法における主要工程の断面図、第９図は
本発明の他の実施例を示す断面図である。 １・・・フィルムキャリヤ（フィルム基板） 、２・・
・リード端子、３・・・半導体素子、６・・・紫外線透
過フィルム、７・・・紫外線硬化樹脂、７ａ・・・硬化
部分、７ｂ・・・未硬化部分、１０・・・下型。 なお図中同一符号は同−又は相当部分を示す。
Claims (3)
- （１）フィルム基板に形成された複数のリード端子及び
該リード端子に接続固定された半導体素子を覆って紫外
線硬化樹脂を充填する第１の工程と、上記紫外線硬化樹
脂の上記半導体素子を囲む特定部分のみに紫外線を照射
して該特定部分の紫外線硬化樹脂を硬化させる第２の工
程と、上記紫外線硬化樹脂の未硬化部分を洗い落す第３
の工程とからなることを特徴とする半導体素子のモール
ド方法。 - （２）上記第１の工程は、上記フィルム基板の両面に上
記半導体素子をはさむように紫外線透過フィルムを配置
し、該紫外線透過フィルム間に上記紫外線硬化樹脂を充
填するものであることを特徴とする特許請求の範囲第１
項記載の半導体素子のモールド方法。 - （３）上記第１の工程は、所定の部分のみ紫外線を透過
する下型内に上記フィルム基板上の半導体素子を配置し
、上記下型内に上記紫外線硬化樹脂を充填するものであ
ることを特徴とする特許請求の範囲第１項記載の半導体
素子のモールド方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15793084A JPS6134950A (ja) | 1984-07-25 | 1984-07-25 | 半導体素子のモ−ルド方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15793084A JPS6134950A (ja) | 1984-07-25 | 1984-07-25 | 半導体素子のモ−ルド方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6134950A true JPS6134950A (ja) | 1986-02-19 |
Family
ID=15660578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15793084A Pending JPS6134950A (ja) | 1984-07-25 | 1984-07-25 | 半導体素子のモ−ルド方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134950A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2567412A (en) * | 2017-08-15 | 2019-04-17 | Hs Products Ltd | Pocketed spring unit and method and apparatus for forming the same |
| GB2567413A (en) * | 2017-08-15 | 2019-04-17 | Hs Products Ltd | Pocketed spring unit and method and apparatus for forming the same |
-
1984
- 1984-07-25 JP JP15793084A patent/JPS6134950A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2567412A (en) * | 2017-08-15 | 2019-04-17 | Hs Products Ltd | Pocketed spring unit and method and apparatus for forming the same |
| GB2567413A (en) * | 2017-08-15 | 2019-04-17 | Hs Products Ltd | Pocketed spring unit and method and apparatus for forming the same |
| GB2567412B (en) * | 2017-08-15 | 2022-12-14 | Hs Products Ltd | Pocketed spring unit and method and apparatus for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0398587B1 (en) | A method of encapsulation for devices | |
| KR100220154B1 (ko) | 반도체 패키지의 제조방법 | |
| US4709301A (en) | Package | |
| JPS6134950A (ja) | 半導体素子のモ−ルド方法 | |
| JP3168859B2 (ja) | Ｃｃｄモジュールの樹脂封止方法 | |
| JPH07212013A (ja) | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 | |
| CN113299565A (zh) | 一种芯片封装方法和芯片封装结构 | |
| JPH06132362A (ja) | テープキャリア、それを用いた半導体装置及びその製造方法 | |
| JP3168858B2 (ja) | Ｃｃｄモジュールの樹脂封止方法 | |
| JP3013656B2 (ja) | 樹脂封止型半導体装置のパッケージ組立構造 | |
| JPS6230353A (ja) | 樹脂封止用回路基板 | |
| JPH10340914A (ja) | 半導体装置の製造方法 | |
| JPH0964077A (ja) | 電子部品の製造方法 | |
| KR20020028123A (ko) | 에어-캐비티형 패캐지 및 그 제조방법 | |
| KR100275384B1 (ko) | 마이크로 비지에이 패키지 제조방법 | |
| JPS5748252A (en) | Semiconductor device and manufacture thereof | |
| JPH01105564A (ja) | リードフレーム | |
| JP3288394B2 (ja) | 固体撮像装置の製造方法 | |
| JPS55138240A (en) | Manufacture of semiconductor device | |
| JPH04171946A (ja) | 半導体装置の製造方法 | |
| JPH05243413A (ja) | 半導体装置 | |
| JPH0355858A (ja) | 半導体素子の実装構造およびその実装方法 | |
| JPH05144858A (ja) | 半導体の封止方法 | |
| JPS58103143A (ja) | 電子部品の封止方法 | |
| JP2836166B2 (ja) | チツプキヤリア |