JPH10340914A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10340914A JPH10340914A JP15175097A JP15175097A JPH10340914A JP H10340914 A JPH10340914 A JP H10340914A JP 15175097 A JP15175097 A JP 15175097A JP 15175097 A JP15175097 A JP 15175097A JP H10340914 A JPH10340914 A JP H10340914A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- conductive paste
- semiconductor device
- die pad
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子と封止樹脂との接着力を高めるた
めに半導体素子洗浄工程を追加すると、製造コストの上
昇および製造時間の増大を招く。 【解決手段】 導電性ペーストを用いて半導体素子をリ
ードフレームのダイパッドに固定する工程を備えた半導
体装置の製造方法において、「導電性ペースト・半導体
素子洗浄工程」Ｓ４によって、「導電性ペースト硬化工
程」と「半導体素子洗浄工程」とを同時に行う製造方法
であって、「導電性ペースト硬化・半導体素子洗浄工
程」は例えば紫外線照射による処理により行う。
めに半導体素子洗浄工程を追加すると、製造コストの上
昇および製造時間の増大を招く。 【解決手段】 導電性ペーストを用いて半導体素子をリ
ードフレームのダイパッドに固定する工程を備えた半導
体装置の製造方法において、「導電性ペースト・半導体
素子洗浄工程」Ｓ４によって、「導電性ペースト硬化工
程」と「半導体素子洗浄工程」とを同時に行う製造方法
であって、「導電性ペースト硬化・半導体素子洗浄工
程」は例えば紫外線照射による処理により行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは導電性ペーストを用いる樹脂封止
型パッケージの半導体装置の製造方法に関する。
方法に関し、詳しくは導電性ペーストを用いる樹脂封止
型パッケージの半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の表面実装型パッケージは、半導体
素子の裏面を導電性ペーストを用いてリードフレームの
ダイパッドに接着することにより、その半導体素子がダ
イパッド上に搭載されていて、さらに半導体素子および
ダイパッドが樹脂により封止されている構造となってい
る。以下に、一般的な半導体パッケージの組み立て工程
における樹脂封止工程までを図９によって説明する。
素子の裏面を導電性ペーストを用いてリードフレームの
ダイパッドに接着することにより、その半導体素子がダ
イパッド上に搭載されていて、さらに半導体素子および
ダイパッドが樹脂により封止されている構造となってい
る。以下に、一般的な半導体パッケージの組み立て工程
における樹脂封止工程までを図９によって説明する。
【０００３】図９に示すように、「ウエハ工程」を終了
したウエハは「ダイシング工程」で半導体素子に切り出
される。次いで切り出した半導体素子を「ダイボンド工
程」で導電性ペーストを用いてリードフレームのダイパ
ッドに固定する。続いて「導電性ペースト硬化工程」で
１５０℃〜１８０℃程度に加熱して導電性ペーストを硬
化させる。この硬化工程は、恒温槽により一括で処理す
る方法で行ってもよく、炉中を通す方法で行ってもよ
い。その後「ワイヤボンド工程」でアルミニウム電極と
リードフレームとを接続するワイヤボンディングを行
う。そして「樹脂封止工程」で半導体素子，ダイパッド
等を樹脂封止する。
したウエハは「ダイシング工程」で半導体素子に切り出
される。次いで切り出した半導体素子を「ダイボンド工
程」で導電性ペーストを用いてリードフレームのダイパ
ッドに固定する。続いて「導電性ペースト硬化工程」で
１５０℃〜１８０℃程度に加熱して導電性ペーストを硬
化させる。この硬化工程は、恒温槽により一括で処理す
る方法で行ってもよく、炉中を通す方法で行ってもよ
い。その後「ワイヤボンド工程」でアルミニウム電極と
リードフレームとを接続するワイヤボンディングを行
う。そして「樹脂封止工程」で半導体素子，ダイパッド
等を樹脂封止する。
【０００４】上記製造方法による半導体パッケージで
は、回路基板への実装の際、熱ストレスによりパッケー
ジクラックが発生することがある。このパッケージクラ
ックの発生原因は半導体素子が有機物によって汚染され
ることにある。そこで、半導体素子の表面および裏面が
有機物により汚染されることにより封止樹脂との接着力
が低下するのを防ぐ目的で、図１０の製造工程図に示す
ように、「導電製造ペースト硬化工程」を終了した後で
かつ「ワイヤボンド工程」前に、半導体素子の表面また
は裏面を紫外線またはプラズマ等の照射により洗浄する
「半導体素子洗浄工程」を追加することが行われてい
る。または図１１の製造工程図に示すように、「ワイヤ
ボンド工程」を終了した後でかつ「樹脂封止工程」前
に、半導体素子の表面または裏面を紫外線またはプラズ
マ等の照射により洗浄「半導体素子洗浄工程」を追加す
ることが行われている。
は、回路基板への実装の際、熱ストレスによりパッケー
ジクラックが発生することがある。このパッケージクラ
ックの発生原因は半導体素子が有機物によって汚染され
ることにある。そこで、半導体素子の表面および裏面が
有機物により汚染されることにより封止樹脂との接着力
が低下するのを防ぐ目的で、図１０の製造工程図に示す
ように、「導電製造ペースト硬化工程」を終了した後で
かつ「ワイヤボンド工程」前に、半導体素子の表面また
は裏面を紫外線またはプラズマ等の照射により洗浄する
「半導体素子洗浄工程」を追加することが行われてい
る。または図１１の製造工程図に示すように、「ワイヤ
ボンド工程」を終了した後でかつ「樹脂封止工程」前
に、半導体素子の表面または裏面を紫外線またはプラズ
マ等の照射により洗浄「半導体素子洗浄工程」を追加す
ることが行われている。
【０００５】
【発明が解決しようとする課題】しかしながら、「半導
体素子洗浄工程」を追加することは、製造コストの上昇
および製造時間の増大を招く。
体素子洗浄工程」を追加することは、製造コストの上昇
および製造時間の増大を招く。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法であって、
すなわち、導電性ペーストを用いて半導体素子をリード
フレームのダイパッドに固定する工程を備えた半導体装
置の製造方法において、導電性ペーストの硬化工程と半
導体素子の洗浄工程とを同時に行う。導電性ペーストの
硬化工程と半導体素子の洗浄工程とは例えば紫外線照射
による処理により行う。
決するためになされた半導体装置の製造方法であって、
すなわち、導電性ペーストを用いて半導体素子をリード
フレームのダイパッドに固定する工程を備えた半導体装
置の製造方法において、導電性ペーストの硬化工程と半
導体素子の洗浄工程とを同時に行う。導電性ペーストの
硬化工程と半導体素子の洗浄工程とは例えば紫外線照射
による処理により行う。
【０００７】上記半導体装置の製造方法では、導電性ペ
ーストの硬化工程を半導体素子の洗浄工程を同時に行う
ことから、別工程で導電性ペーストの硬化工程と半導体
素子の洗浄工程とを行う必要がなくなる。したがって、
工程数を増大することなく半導体素子の洗浄を行うこと
ができる。また紫外線照射による処理により導電性ペー
ストの硬化工程と半導体素子の洗浄工程とを行うことか
ら、半導体素子に照射した紫外線により半導体素子表面
および裏面等の洗浄が行われ、その際に発生する熱によ
って導電性ペーストが硬化される。
ーストの硬化工程を半導体素子の洗浄工程を同時に行う
ことから、別工程で導電性ペーストの硬化工程と半導体
素子の洗浄工程とを行う必要がなくなる。したがって、
工程数を増大することなく半導体素子の洗浄を行うこと
ができる。また紫外線照射による処理により導電性ペー
ストの硬化工程と半導体素子の洗浄工程とを行うことか
ら、半導体素子に照射した紫外線により半導体素子表面
および裏面等の洗浄が行われ、その際に発生する熱によ
って導電性ペーストが硬化される。
【０００８】
【発明の実施の形態】本発明の実施形態の一例を、図１
の製造工程図によって説明する。
の製造工程図によって説明する。
【０００９】図１に示すように、「ウエハ工程」Ｓ１を
終了したウエハは「ダイシング工程」Ｓ２で半導体素子
に切り出される。次いで切り出された半導体素子は、
「ダイボンド工程」Ｓ３で導電性ペーストを用いてリー
ドフレームのダイパッドに固定される。続いて「導電性
ペースト硬化・半導体素子洗浄工程」Ｓ４で、紫外線を
照射して半導体素子の表面および裏面を洗浄するととも
に、半導体素子を１５０℃〜１８０℃程度に加熱して導
電性ペーストを硬化させる。その際、ダイパッド，リー
ドフレーム等の露出している面も上記紫外線照射によっ
て洗浄される。その後、「ワイヤボンド工程」Ｓ５でア
ルミニウム電極とリードフレームとを接続するワイヤボ
ンディングを行う。そして「樹脂封止工程」Ｓ６で半導
体素子，ダイパッド等を樹脂封止する。このように、半
導体素子に紫外線を照射することによって、「導電性ペ
ースト硬化工程」と「半導体素子洗浄工程」とを同時に
行っている。
終了したウエハは「ダイシング工程」Ｓ２で半導体素子
に切り出される。次いで切り出された半導体素子は、
「ダイボンド工程」Ｓ３で導電性ペーストを用いてリー
ドフレームのダイパッドに固定される。続いて「導電性
ペースト硬化・半導体素子洗浄工程」Ｓ４で、紫外線を
照射して半導体素子の表面および裏面を洗浄するととも
に、半導体素子を１５０℃〜１８０℃程度に加熱して導
電性ペーストを硬化させる。その際、ダイパッド，リー
ドフレーム等の露出している面も上記紫外線照射によっ
て洗浄される。その後、「ワイヤボンド工程」Ｓ５でア
ルミニウム電極とリードフレームとを接続するワイヤボ
ンディングを行う。そして「樹脂封止工程」Ｓ６で半導
体素子，ダイパッド等を樹脂封止する。このように、半
導体素子に紫外線を照射することによって、「導電性ペ
ースト硬化工程」と「半導体素子洗浄工程」とを同時に
行っている。
【００１０】上記紫外線照射による洗浄効果は、洗浄さ
れる物との距離が近く、かつ照射時間が長い程、大きく
なる。そして、紫外線ランプの出力が大きい程、その効
果が大きくなる。
れる物との距離が近く、かつ照射時間が長い程、大きく
なる。そして、紫外線ランプの出力が大きい程、その効
果が大きくなる。
【００１１】次に上記製造方法に用いる紫外線照射装置
の一例を図２の概略構成図によって説明する。
の一例を図２の概略構成図によって説明する。
【００１２】図２に示すように、紫外線照射装置１０に
は、リードフレーム２１を搬送する搬送手段、例えば駆
動装置（図示省略）により移動する搬送ベルト１１が設
けられている。この搬送ベルト１１の上方および下方に
は紫外線ランプ１２，１３が対向する状態に設けられて
いる。
は、リードフレーム２１を搬送する搬送手段、例えば駆
動装置（図示省略）により移動する搬送ベルト１１が設
けられている。この搬送ベルト１１の上方および下方に
は紫外線ランプ１２，１３が対向する状態に設けられて
いる。
【００１３】上記紫外線照射装置１０では、半導体素子
２２をダイボンディングしたリードフレーム２１を搬送
ベルト１１上に載せ、その搬送ベルト１１を矢印ア方向
に移動させることによってリードフレーム２１を紫外線
ランプ１２の下方（紫外線ランプ１３の上方）に搬送
し、そして停止させる。次いで紫外線ランプ１２，１３
を点灯して半導体素子２２に紫外線Ｌｖを照射し、半導
体素子２２の洗浄と導電性ペースト（図示省略）の硬化
とを行う。例えば紫外線Ｌｖの照射により、半導体素子
２２を１５０℃〜１８０℃程度に、例えば２分〜３分間
加熱して、リードフレーム２１のダイパッドに半導体素
子２２を接着させる導電性ペースト（図示省略）を硬化
させる。通常、紫外線Ｌｖの照射による半導体素子２２
の洗浄は５０℃〜８０℃程度の温度に加熱される程度に
照射すれば十分であるので、上記温度（１５０℃〜１８
０℃程度）に加熱されるような紫外線照射を行うことに
より、紫外線による有機物分解によって、半導体素子２
２の表面および裏面は十分に洗浄される。なお、紫外線
Ｌｖの照射時間は、紫外線Ｌｖの強度によって適宜決定
する。
２２をダイボンディングしたリードフレーム２１を搬送
ベルト１１上に載せ、その搬送ベルト１１を矢印ア方向
に移動させることによってリードフレーム２１を紫外線
ランプ１２の下方（紫外線ランプ１３の上方）に搬送
し、そして停止させる。次いで紫外線ランプ１２，１３
を点灯して半導体素子２２に紫外線Ｌｖを照射し、半導
体素子２２の洗浄と導電性ペースト（図示省略）の硬化
とを行う。例えば紫外線Ｌｖの照射により、半導体素子
２２を１５０℃〜１８０℃程度に、例えば２分〜３分間
加熱して、リードフレーム２１のダイパッドに半導体素
子２２を接着させる導電性ペースト（図示省略）を硬化
させる。通常、紫外線Ｌｖの照射による半導体素子２２
の洗浄は５０℃〜８０℃程度の温度に加熱される程度に
照射すれば十分であるので、上記温度（１５０℃〜１８
０℃程度）に加熱されるような紫外線照射を行うことに
より、紫外線による有機物分解によって、半導体素子２
２の表面および裏面は十分に洗浄される。なお、紫外線
Ｌｖの照射時間は、紫外線Ｌｖの強度によって適宜決定
する。
【００１４】上記紫外線ランプ１２，１３から発生する
単位面積当たりの熱量は、ランプ出力が高い程多くな
り、また紫外線ランプ１２，１３に近い程多くなる。そ
こで、紫外線ランプ１２，１３とリードフレーム２１と
はできうる限り接近（例えば１０ｍｍ以内）させて、紫
外線Ｌｖの照射を行い、導電性ペーストの硬化と半導体
素子２２の洗浄とを行うことが好ましい。その際、例え
ばリードフレーム２１の位置で温度を測定して、その測
定温度に基づいて、紫外線ランプ１２，１３の出力と、
紫外線ランプ１２，１３とリードフレーム２１との距離
を設定することが望ましい。また、半導体素子２２の洗
浄状態と導電性ペーストの硬化状態とから、紫外線Ｌｖ
の照射時間の設定を行うことが好ましい。
単位面積当たりの熱量は、ランプ出力が高い程多くな
り、また紫外線ランプ１２，１３に近い程多くなる。そ
こで、紫外線ランプ１２，１３とリードフレーム２１と
はできうる限り接近（例えば１０ｍｍ以内）させて、紫
外線Ｌｖの照射を行い、導電性ペーストの硬化と半導体
素子２２の洗浄とを行うことが好ましい。その際、例え
ばリードフレーム２１の位置で温度を測定して、その測
定温度に基づいて、紫外線ランプ１２，１３の出力と、
紫外線ランプ１２，１３とリードフレーム２１との距離
を設定することが望ましい。また、半導体素子２２の洗
浄状態と導電性ペーストの硬化状態とから、紫外線Ｌｖ
の照射時間の設定を行うことが好ましい。
【００１５】上記半導体装置の製造方法では、「導電性
ペースト硬化・半導体素子洗浄工程」を行うことによっ
て、「導電性ペースト硬化工程」と「半導体素子洗浄工
程」とを紫外線照射によって同時に行うことから、別工
程で「導電性ペースト硬化工程」と「半導体素子洗浄工
程」とを行う必要がなくなる。したがって、工程数を増
大することなく半導体素子の洗浄を行うことができる。
また紫外線照射による処理により「導電性ペースト硬化
・半導体素子洗浄工程」とを行うことから、半導体素子
に照射した紫外線により半導体素子表面および裏面等の
洗浄が行われ、その際に発生する熱によって導電性ペー
ストが硬化される。
ペースト硬化・半導体素子洗浄工程」を行うことによっ
て、「導電性ペースト硬化工程」と「半導体素子洗浄工
程」とを紫外線照射によって同時に行うことから、別工
程で「導電性ペースト硬化工程」と「半導体素子洗浄工
程」とを行う必要がなくなる。したがって、工程数を増
大することなく半導体素子の洗浄を行うことができる。
また紫外線照射による処理により「導電性ペースト硬化
・半導体素子洗浄工程」とを行うことから、半導体素子
に照射した紫外線により半導体素子表面および裏面等の
洗浄が行われ、その際に発生する熱によって導電性ペー
ストが硬化される。
【００１６】しかも上記製造方法によれば、半導体素子
洗浄工程を追加した従来の製造方法と同じように、半導
体素子の表面および裏面と封止樹脂との接着力を向上さ
せることができ、はんだリフロー時に発生する熱応力に
よっても、半導体素子、ダイパッドと封止樹脂との界面
には剥離を生じることがなく、そのためパッケージクラ
ックの発生を抑えることができ、パッケージの品質の向
上が図れる。
洗浄工程を追加した従来の製造方法と同じように、半導
体素子の表面および裏面と封止樹脂との接着力を向上さ
せることができ、はんだリフロー時に発生する熱応力に
よっても、半導体素子、ダイパッドと封止樹脂との界面
には剥離を生じることがなく、そのためパッケージクラ
ックの発生を抑えることができ、パッケージの品質の向
上が図れる。
【００１７】次に上記パッケージクラックの発生原因に
ついて説明し、続いてパッケージクラックを抑えること
ができる理由を説明する。
ついて説明し、続いてパッケージクラックを抑えること
ができる理由を説明する。
【００１８】上記半導体素子洗浄工程を行わない従来の
製造方法により形成された半導体パッケージでは、回路
基板への実装の際、熱ストレスによりパッケージクラッ
クが発生することがある。このパッケージクラックの発
生機構については、以下のことが知られている。図３の
（１），（２）に示すように、まず、パッケージを構成
する封止樹脂２３の表面からその内部へと水分（図示省
略）が拡散していく。構成材料であるダイパッド２４、
半導体素子２２、そして封止樹脂２３は、それぞれ異な
った熱膨張係数を有するので、はんだリフロー時の熱に
より接着力の一番小さい界面が剥離して隙間４１を生
じ、同時にこの隙間４１に水分が拡散する。そして水分
の気化膨張により隙間４１が拡大し、パッケージクラッ
ク４２が発生する。
製造方法により形成された半導体パッケージでは、回路
基板への実装の際、熱ストレスによりパッケージクラッ
クが発生することがある。このパッケージクラックの発
生機構については、以下のことが知られている。図３の
（１），（２）に示すように、まず、パッケージを構成
する封止樹脂２３の表面からその内部へと水分（図示省
略）が拡散していく。構成材料であるダイパッド２４、
半導体素子２２、そして封止樹脂２３は、それぞれ異な
った熱膨張係数を有するので、はんだリフロー時の熱に
より接着力の一番小さい界面が剥離して隙間４１を生
じ、同時にこの隙間４１に水分が拡散する。そして水分
の気化膨張により隙間４１が拡大し、パッケージクラッ
ク４２が発生する。
【００１９】一方、半導体素子２２をダイパッド２４に
固定するのに使用される導電性ペースト２５は一般に熱
硬化樹脂が用いられるが、この熱硬化樹脂は、硬化の過
程で溶剤や未反応の有機物を発生させ、半導体素子２２
を汚染する。また、半導体素子２２の裏面においては、
ダイシング工程でウエハの固定に使われる粘着シート
（図示省略）からの粘着材の転写等が汚染源となってい
る。これらの汚染により、半導体素子２２の表面および
裏面と封止樹脂２３との結合が妨げられ、結果的に接着
力の低下をもたらす。このことがはんだリフロー時の剥
離を発生させて封止樹脂２３との界面に隙間４１を生じ
させ、さらにはパッケージクラック４２を発生させる原
因となっている。
固定するのに使用される導電性ペースト２５は一般に熱
硬化樹脂が用いられるが、この熱硬化樹脂は、硬化の過
程で溶剤や未反応の有機物を発生させ、半導体素子２２
を汚染する。また、半導体素子２２の裏面においては、
ダイシング工程でウエハの固定に使われる粘着シート
（図示省略）からの粘着材の転写等が汚染源となってい
る。これらの汚染により、半導体素子２２の表面および
裏面と封止樹脂２３との結合が妨げられ、結果的に接着
力の低下をもたらす。このことがはんだリフロー時の剥
離を発生させて封止樹脂２３との界面に隙間４１を生じ
させ、さらにはパッケージクラック４２を発生させる原
因となっている。
【００２０】本発明の製造方法では、「導電性ペースト
硬化・半導体素子洗浄工程」によって「導電性ペースト
硬化工程」と同時に「半導体素子洗浄工程」を行うこと
から、「樹脂封止工程」前には半導体素子２２の表面お
よび裏面は洗浄されている。そのため、樹脂封止の際に
は半導体素子２２の表面および裏面は洗浄された状態で
あるため、半導体素子２２の表面および裏面と封止樹脂
２３との結合が十分になされる。よって、半導体素子と
封止樹脂との間で剥離が発生しなくなり、その結果、剥
離に起因するパッケージクラックも発生しなくなる。
硬化・半導体素子洗浄工程」によって「導電性ペースト
硬化工程」と同時に「半導体素子洗浄工程」を行うこと
から、「樹脂封止工程」前には半導体素子２２の表面お
よび裏面は洗浄されている。そのため、樹脂封止の際に
は半導体素子２２の表面および裏面は洗浄された状態で
あるため、半導体素子２２の表面および裏面と封止樹脂
２３との結合が十分になされる。よって、半導体素子と
封止樹脂との間で剥離が発生しなくなり、その結果、剥
離に起因するパッケージクラックも発生しなくなる。
【００２１】なお、ダイパッド２４は半導体素子２２の
裏面全体を接着するような平板状のものであってもよい
が、一般に接着力の低い界面は、封止樹脂とリードフレ
ーム材料との界面であり、次に導電性ペーストとダイパ
ッドとの界面、または半導体素子表面および裏面と封止
樹脂との界面である。そこで、半導体素子の裏面がリー
ドフレーム材料に対して比較的封止樹脂との接着力が高
いことを利用して、ダイパッドより半導体素子の裏面を
露出させる構造の半導体パッケージを利用してもよい。
裏面全体を接着するような平板状のものであってもよい
が、一般に接着力の低い界面は、封止樹脂とリードフレ
ーム材料との界面であり、次に導電性ペーストとダイパ
ッドとの界面、または半導体素子表面および裏面と封止
樹脂との界面である。そこで、半導体素子の裏面がリー
ドフレーム材料に対して比較的封止樹脂との接着力が高
いことを利用して、ダイパッドより半導体素子の裏面を
露出させる構造の半導体パッケージを利用してもよい。
【００２２】そのようなダイパッドの一例を、図４〜図
７によって説明する。
７によって説明する。
【００２３】図４に示すように、リードフレーム２１の
ダイパッド２４は中央部に開口部２４Ａが形成されてい
て、その開口部２４Ａの周囲のダイパッド２４上に半導
体素子２２の裏面を導電性ペースト（図示省略）によっ
て接着している。したがって、開口部２４Ａからは半導
体素子２２の裏面の一部が露出する状態になっている。
なお、図４の（１）は半導体素子２２の表面側から見た
図であり、図４の（２）は半導体素子２２の裏面側から
見た図であり、図４の（３）はＡ−Ａ線断面図である。
ダイパッド２４は中央部に開口部２４Ａが形成されてい
て、その開口部２４Ａの周囲のダイパッド２４上に半導
体素子２２の裏面を導電性ペースト（図示省略）によっ
て接着している。したがって、開口部２４Ａからは半導
体素子２２の裏面の一部が露出する状態になっている。
なお、図４の（１）は半導体素子２２の表面側から見た
図であり、図４の（２）は半導体素子２２の裏面側から
見た図であり、図４の（３）はＡ−Ａ線断面図である。
【００２４】または図５に示すように、ダイパッド２４
に複数の開口部２４Ａ〜２４Ｄを設けたものであっても
よい。この図５では、（１）は半導体素子２２の表面側
から見た図であり、（２）は半導体素子２２の裏面側か
ら見た図である。
に複数の開口部２４Ａ〜２４Ｄを設けたものであっても
よい。この図５では、（１）は半導体素子２２の表面側
から見た図であり、（２）は半導体素子２２の裏面側か
ら見た図である。
【００２５】また、図６に示すように、ダイパッド２４
を、実装する半導体素子２２の対角線とほぼ一致させた
状態に、いわゆるＸ字型の線状に形成したもの、図７に
示すように、ダイパッド２４を、実装する半導体素子２
２の角部を支持するように、半導体素子２２の側部外方
より半導体素子２２に向かって線状に形成したものであ
ってもよい。なお、図６，図７では、（１）は半導体素
子２２の表面側から見た図であり、（２）は半導体素子
２２の裏面側から見た図である。
を、実装する半導体素子２２の対角線とほぼ一致させた
状態に、いわゆるＸ字型の線状に形成したもの、図７に
示すように、ダイパッド２４を、実装する半導体素子２
２の角部を支持するように、半導体素子２２の側部外方
より半導体素子２２に向かって線状に形成したものであ
ってもよい。なお、図６，図７では、（１）は半導体素
子２２の表面側から見た図であり、（２）は半導体素子
２２の裏面側から見た図である。
【００２６】上記図４〜図７によって説明したダイパッ
ド２４に半導体素子２２を接着したものであっても、本
発明の製造方法を適用することは有効である。
ド２４に半導体素子２２を接着したものであっても、本
発明の製造方法を適用することは有効である。
【００２７】
【発明の効果】以上、説明したように本発明によれば、
導電性ペースト硬化工程と半導体素子洗浄工程とを同時
に行うことにより、工程数を削減することができる。し
かも、従来の半導体素子洗浄工程を行った場合と同様
に、半導体素子の表面および裏面と封止樹脂との接着力
を向上させることができる。そのため、はんだリフロー
時に発生する熱応力によっても界面には剥離を生じるこ
とがなく、およびパッケージクラックの発生を抑えるこ
とができ、品質の向上が図れる。
導電性ペースト硬化工程と半導体素子洗浄工程とを同時
に行うことにより、工程数を削減することができる。し
かも、従来の半導体素子洗浄工程を行った場合と同様
に、半導体素子の表面および裏面と封止樹脂との接着力
を向上させることができる。そのため、はんだリフロー
時に発生する熱応力によっても界面には剥離を生じるこ
とがなく、およびパッケージクラックの発生を抑えるこ
とができ、品質の向上が図れる。
【図１】本発明に係わる一実施形態の製造工程図であ
る。
る。
【図２】紫外線照射装置の一例の概略構成図である。
【図３】パッケージクラックの説明図である。
【図４】ダイパッドの説明図である。
【図５】ダイパッドの説明図である。
【図６】ダイパッドの説明図である。
【図７】ダイパッドの説明図である。
【図８】従来の製造方法に係わる製造工程図である。
【図９】従来の製造方法に係わる製造工程図である。
【図１０】従来の製造方法に係わる製造工程図である。
Ｓ４…導電性ペースト硬化・半導体素子洗浄工程
Claims (2)
- 【請求項１】 導電性ペーストを用いて半導体素子をリ
ードフレームのダイパッドに固定する工程を備えた半導
体装置の製造方法において、 導電性ペーストの硬化工程と半導体素子の洗浄工程とを
同時に行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記導電性ペーストの硬化工程と半導体素子の洗浄工程
とは紫外線照射による処理により行うことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15175097A JPH10340914A (ja) | 1997-06-10 | 1997-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15175097A JPH10340914A (ja) | 1997-06-10 | 1997-06-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340914A true JPH10340914A (ja) | 1998-12-22 |
Family
ID=15525478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15175097A Pending JPH10340914A (ja) | 1997-06-10 | 1997-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10340914A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006101270A1 (en) * | 2005-03-25 | 2006-09-28 | Fujifilm Corporation | Solid state imaging device and manufacturing method thereof |
| WO2006101274A1 (en) * | 2005-03-25 | 2006-09-28 | Fujifilm Corporation | Method of manufacturing solid state imaging device |
| JP2006303481A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Photo Film Co Ltd | 固体撮像装置の製造方法、及び固体撮像装置 |
| JP2006303482A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Photo Film Co Ltd | 固体撮像装置の製造方法 |
| US7495344B2 (en) | 2004-03-18 | 2009-02-24 | Sanyo Electric Co., Ltd. | Semiconductor apparatus |
-
1997
- 1997-06-10 JP JP15175097A patent/JPH10340914A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495344B2 (en) | 2004-03-18 | 2009-02-24 | Sanyo Electric Co., Ltd. | Semiconductor apparatus |
| WO2006101270A1 (en) * | 2005-03-25 | 2006-09-28 | Fujifilm Corporation | Solid state imaging device and manufacturing method thereof |
| WO2006101274A1 (en) * | 2005-03-25 | 2006-09-28 | Fujifilm Corporation | Method of manufacturing solid state imaging device |
| JP2006303481A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Photo Film Co Ltd | 固体撮像装置の製造方法、及び固体撮像装置 |
| JP2006303482A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Photo Film Co Ltd | 固体撮像装置の製造方法 |
| US8034652B2 (en) | 2005-03-25 | 2011-10-11 | Fujifilm Corporation | Solid state imaging device and manufacturing method thereof |
| EP2463910A3 (en) * | 2005-03-25 | 2012-08-15 | Fujifilm Corporation | Manufacturing method of a solid state imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11204551A (ja) | 半導体装置の製造方法 | |
| US20100248426A1 (en) | Method of making chip-on-lead package | |
| JPH0870081A (ja) | Ｉｃパッケージおよびその製造方法 | |
| JPH10340914A (ja) | 半導体装置の製造方法 | |
| US20030178475A1 (en) | Method and apparatus for attaching a workpiece to a workpiece support | |
| JP2000138255A (ja) | 半導体装置の製造方法と製造装置 | |
| JPH11260974A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3381563B2 (ja) | 半導体装置の製造方法 | |
| JP3353366B2 (ja) | ダイボンディング方法 | |
| JP2532496B2 (ja) | 半導体装置の実装方法 | |
| JP2005051018A (ja) | 半導体装置及びその製造方法 | |
| JPH0595010A (ja) | 半導体装置 | |
| JP2978862B2 (ja) | Ｌｏｃ型半導体装置およびその製造方法 | |
| JP2000164537A (ja) | ダイシング方法 | |
| JPH05109838A (ja) | ベアチツプのリペア方法 | |
| JPH0689914A (ja) | 半導体装置の封止方法 | |
| JP7477404B2 (ja) | 半導体装置の製造方法 | |
| KR100357882B1 (ko) | 다이뒷면의클리닝방법 | |
| JP3218846B2 (ja) | プラズマクリーニング装置及び電子部品製造方法 | |
| JP3726498B2 (ja) | 半導体装置の製造方法 | |
| JPH03129843A (ja) | マルチチップ実装方法 | |
| KR100400762B1 (ko) | 반도체 웨이퍼의 다이본딩방법 | |
| JPH10340927A (ja) | 半導体装置の製造方法およびボンディング装置 | |
| JPH03290983A (ja) | Ｌｅｄ表示素子の製造方法 | |
| JPH10270625A (ja) | 半導体装置およびその製造方法 |