JPH04171946A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04171946A JPH04171946A JP2300703A JP30070390A JPH04171946A JP H04171946 A JPH04171946 A JP H04171946A JP 2300703 A JP2300703 A JP 2300703A JP 30070390 A JP30070390 A JP 30070390A JP H04171946 A JPH04171946 A JP H04171946A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- resin film
- lead frame
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000011347 resin Substances 0.000 claims abstract description 61
- 229920005989 resin Polymers 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 238000000465 moulding Methods 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 abstract description 6
- 229920000647 polyepoxide Polymers 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 abstract description 2
- 238000007598 dipping method Methods 0.000 abstract 1
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体チップの樹脂モールドに関し。
耐湿性の向上等を目的として樹脂モールドの前に該半導
体チップ等に塗布される樹脂膜を所定領域に形成可能と
することを目的とし。
体チップ等に塗布される樹脂膜を所定領域に形成可能と
することを目的とし。
リードフレームと半導体チップとをワイヤボンディング
したのち該リードフレームと半導体チップに光反応性樹
脂膜を塗布し、該光反応性樹脂膜に対して選択的に光照
射を行ったのち該光反応性樹脂膜を現像して該リードフ
レームのアウタリード部に塗布された該光反応性樹脂膜
を選択的に除去し、該リードフレームのインナーリード
部と該半導体チップを選択的に覆う該光反応性樹脂膜を
残し、該光反応性樹脂によって覆われた該リードフレー
ムのインナーリード部と該半導体チップを樹脂モールド
する諸工程を含むように構成する。
したのち該リードフレームと半導体チップに光反応性樹
脂膜を塗布し、該光反応性樹脂膜に対して選択的に光照
射を行ったのち該光反応性樹脂膜を現像して該リードフ
レームのアウタリード部に塗布された該光反応性樹脂膜
を選択的に除去し、該リードフレームのインナーリード
部と該半導体チップを選択的に覆う該光反応性樹脂膜を
残し、該光反応性樹脂によって覆われた該リードフレー
ムのインナーリード部と該半導体チップを樹脂モールド
する諸工程を含むように構成する。
本発明は、半導体チップの封緘方法の−ってある樹脂モ
ールドに関する。
ールドに関する。
半導体チップの樹脂モールドにおいては、リードフレー
ムのダイステージに固定された半導体チップとリードフ
レームのインナーリードとのワイヤボンディングを行っ
たのち、半導体チップとリードフレームにポリイミド樹
脂液を塗布して樹脂膜で覆ってから、トランスファモー
ルド法によって、これら半導体チップとインナーリード
を、エポキシ樹脂等のブロック中に埋め込む。上記のポ
リイミド樹脂膜は、インナーリードとエポキシ樹脂ブロ
ックとの接着界面の隙間から侵入する水分か、半導体チ
ップの特性や信頼性に好ましくない影響を与えるのを防
止するための耐湿膜として設けられる。また、熱膨張率
の異なるインナーリードと接着しているエポキシ樹脂ブ
ロックには熱応力により発生するクラックを、これらの
間に弾力性のあるポリイミド樹脂膜を介在させることに
よって防止する効果もある。
ムのダイステージに固定された半導体チップとリードフ
レームのインナーリードとのワイヤボンディングを行っ
たのち、半導体チップとリードフレームにポリイミド樹
脂液を塗布して樹脂膜で覆ってから、トランスファモー
ルド法によって、これら半導体チップとインナーリード
を、エポキシ樹脂等のブロック中に埋め込む。上記のポ
リイミド樹脂膜は、インナーリードとエポキシ樹脂ブロ
ックとの接着界面の隙間から侵入する水分か、半導体チ
ップの特性や信頼性に好ましくない影響を与えるのを防
止するための耐湿膜として設けられる。また、熱膨張率
の異なるインナーリードと接着しているエポキシ樹脂ブ
ロックには熱応力により発生するクラックを、これらの
間に弾力性のあるポリイミド樹脂膜を介在させることに
よって防止する効果もある。
しかしながら、従来の塗布方法によれば、リードフレー
ムの全体にポリイミド樹脂膜か残る。このため、樹脂モ
ールドから突出しているリードフレームのアウタリード
に半田メツキを施す前に。
ムの全体にポリイミド樹脂膜か残る。このため、樹脂モ
ールドから突出しているリードフレームのアウタリード
に半田メツキを施す前に。
この部分に付着しているポリイミド樹脂膜の除去に多大
の工数を要していた。また、ポリイミド樹脂膜が残って
半田メツキが不完全となったために。
の工数を要していた。また、ポリイミド樹脂膜が残って
半田メツキが不完全となったために。
回路基板に半導体装置を実装したときの半田付は不良が
生じる問題があった。
生じる問題があった。
したがって９本発明は、上記のような半導体チップの耐
湿保護を目的として塗布された樹脂膜かリードフレーム
のアウターリードに残らないように形成することによっ
て、除去のための工数を低減可能とし、また、実装時に
おける信頼性を向上可能とすることを目的とする。
湿保護を目的として塗布された樹脂膜かリードフレーム
のアウターリードに残らないように形成することによっ
て、除去のための工数を低減可能とし、また、実装時に
おける信頼性を向上可能とすることを目的とする。
上記目的は、リードフレームと半導体チップとをワイヤ
ボンディングしたのち該リードフレームと半導体チップ
に光反応性樹脂膜を塗布する工程と、該光反応性樹脂膜
に対して選択的に光照射を行ったのち該光反応性樹脂膜
を現像して該リードフレームのアウタリード部に塗布さ
れた該光反応性樹脂膜を選択的に除去し、該リードフレ
ームのインナーリード部と該半導体チップを選択的に覆
う該光反応性樹脂膜を残す工程と、該光反応性樹脂によ
って覆われた該リードフレームのインナーリード部と該
半導体チップを樹脂モールドする工程とを含むことを特
徴とする本発明に係る半導体装置の製造方法によって達
成される。
ボンディングしたのち該リードフレームと半導体チップ
に光反応性樹脂膜を塗布する工程と、該光反応性樹脂膜
に対して選択的に光照射を行ったのち該光反応性樹脂膜
を現像して該リードフレームのアウタリード部に塗布さ
れた該光反応性樹脂膜を選択的に除去し、該リードフレ
ームのインナーリード部と該半導体チップを選択的に覆
う該光反応性樹脂膜を残す工程と、該光反応性樹脂によ
って覆われた該リードフレームのインナーリード部と該
半導体チップを樹脂モールドする工程とを含むことを特
徴とする本発明に係る半導体装置の製造方法によって達
成される。
すなわち、光照射によって硬化する樹脂膜を塗布し、イ
ンナーリードと半導体チップのみに選択的に光照射を行
うか、または、光照射を受けると現像剤により除去され
やすくなる樹脂膜を塗布し。
ンナーリードと半導体チップのみに選択的に光照射を行
うか、または、光照射を受けると現像剤により除去され
やすくなる樹脂膜を塗布し。
アウターリード部分のみに選択的に光照射を行うことに
より、所望の部分のみにこれらの樹脂膜を残し、アウタ
ーリード部分には残さないようにする。したかって、樹
脂モールドののちには、余分な部分の樹脂膜を除去する
工程が不要となる。また、この樹脂膜の除去の不完全に
起因する実装時の信頼性の低下か回避される。
より、所望の部分のみにこれらの樹脂膜を残し、アウタ
ーリード部分には残さないようにする。したかって、樹
脂モールドののちには、余分な部分の樹脂膜を除去する
工程が不要となる。また、この樹脂膜の除去の不完全に
起因する実装時の信頼性の低下か回避される。
以下本発明の実施例を図面を参照して説明する。
第１図は本発明の第１の実施例の工程説明図であって、
同図（ａ）に示すように、リードフレームｌのインナー
リードＩＡと半導体チップ２とか、アルミニウム線等の
ワイヤ３により接続されている。
同図（ａ）に示すように、リードフレームｌのインナー
リードＩＡと半導体チップ２とか、アルミニウム線等の
ワイヤ３により接続されている。
なお、半導体チップ２は、リードフレームｌの一部であ
る９図示しないダイステージ上に接着固定されている。
る９図示しないダイステージ上に接着固定されている。
上記リードフレームｌと半導体チップ２とを。
例えば光照射によって硬化する樹脂の溶液に浸漬し、同
図（ｂ）に示すように、樹脂膜４を塗布する。
図（ｂ）に示すように、樹脂膜４を塗布する。
上記樹脂溶液としては９例えば、 ＫＭＲシリーズ（コ
−ダック社製）、Ｗａｙ Ｃｏａｔシリーズ（ハン
トケミカル社製）あるいは０ＮＮＲシリーズ（東京応化
社製）等のネガ型フォトレジストを用いることかできる
。
−ダック社製）、Ｗａｙ Ｃｏａｔシリーズ（ハン
トケミカル社製）あるいは０ＮＮＲシリーズ（東京応化
社製）等のネガ型フォトレジストを用いることかできる
。
また、 ＯＤ［ＪＲ−１１ＷＲまたは０ＤＯＲ−１２０
（東京応化社製）やＲＤ−２００ＯＮ （日立化成社製
）等の遠紫外線露光用のネガ型レジストを用いてもよい
。
（東京応化社製）やＲＤ−２００ＯＮ （日立化成社製
）等の遠紫外線露光用のネガ型レジストを用いてもよい
。
次いて、リードフレーム１のアウターリードＩＢを選択
的に覆うマスク５を通して、樹脂膜４に対して光照射を
行う。上記遠紫外線露光用レジストを用いた場合には、
Ｄｅｅｐ ＵＶを照射する。そののち。
的に覆うマスク５を通して、樹脂膜４に対して光照射を
行う。上記遠紫外線露光用レジストを用いた場合には、
Ｄｅｅｐ ＵＶを照射する。そののち。
リードフレーム１および半導体チップ２を現像液中に浸
漬する。これにより、同図（Ｃ）に示すように。
漬する。これにより、同図（Ｃ）に示すように。
光照射されたインナーリードＩＡ部分および半導体チッ
プ２に樹脂膜４が残り、光照射が行われなかったアウタ
ーリード１８部分の樹脂膜４は除去される。なお、上記
において、ワイヤ３にも樹脂膜４が塗布されるが、同図
（ａ）〜（Ｃ）には図示省略されている。
プ２に樹脂膜４が残り、光照射が行われなかったアウタ
ーリード１８部分の樹脂膜４は除去される。なお、上記
において、ワイヤ３にも樹脂膜４が塗布されるが、同図
（ａ）〜（Ｃ）には図示省略されている。
以後９通常の工程にしたがって、インナーリードＩＡお
よび半導体チップ２を、エポキシ樹脂等によりモールド
する。
よび半導体チップ２を、エポキシ樹脂等によりモールド
する。
第２図は本発明の第２の実施例の工程説明図であって、
第１図（ａ）と同様に、リードフレーム１と。
第１図（ａ）と同様に、リードフレーム１と。
そのインナーリードＩＡにワイヤボンディングされた半
導体チップ２とを９例えば光照射を受けると現像剤によ
り除去されやすくなる樹脂の溶液に浸漬し、同図（ａ）
に示すように、樹脂膜６を塗布する。
導体チップ２とを９例えば光照射を受けると現像剤によ
り除去されやすくなる樹脂の溶液に浸漬し、同図（ａ）
に示すように、樹脂膜６を塗布する。
上記樹脂溶液としては９例えば、 ＫＭＰＲシリーズ（
コダック社製）、 ＨＰＲシリーズ（）１ントケミ力ル
社製）あるいは０ＦＰＲシリーズ（東京応化社製）等の
ポジ型フォトレジストを用いることかできる。
コダック社製）、 ＨＰＲシリーズ（）１ントケミ力ル
社製）あるいは０ＦＰＲシリーズ（東京応化社製）等の
ポジ型フォトレジストを用いることかできる。
また、 ＡＺ−２４００（シップレイ社製）や０ＤＯＲ
〜１０１３（東京応化社製）等の遠紫外線露光用のポジ
型レジストを用いてもよい。
〜１０１３（東京応化社製）等の遠紫外線露光用のポジ
型レジストを用いてもよい。
次いて、リードフレームｌのインナーリードＩＡおよび
半導体チップ２を選択的に覆うマスク７を通して、樹脂
膜６に対して光照射を行う。上記遠紫外線露光用レジス
トを用いた場合には、Ｄｅｅｐ ＵＶを照射する。その
のち、リードフレーム１および半導体チップ２を現像液
中に浸漬する。これにより、同図（ｂ）に示すように、
光照射されなかったインナーリードＩＡ部分および半導
体チップ２に樹脂膜６が残り、光照射が行われたアウタ
ーリード１８部分の樹脂膜６は除去される。なお、同図
（ａ）および（ｂ）においても、ワイヤ３に塗布された
樹脂膜４は図示省略されている。
半導体チップ２を選択的に覆うマスク７を通して、樹脂
膜６に対して光照射を行う。上記遠紫外線露光用レジス
トを用いた場合には、Ｄｅｅｐ ＵＶを照射する。その
のち、リードフレーム１および半導体チップ２を現像液
中に浸漬する。これにより、同図（ｂ）に示すように、
光照射されなかったインナーリードＩＡ部分および半導
体チップ２に樹脂膜６が残り、光照射が行われたアウタ
ーリード１８部分の樹脂膜６は除去される。なお、同図
（ａ）および（ｂ）においても、ワイヤ３に塗布された
樹脂膜４は図示省略されている。
以後９通常の工程にしたがって、インナーリードＩＡお
よび半導体チップ２を、エポキシ樹脂等によりモールド
する。
よび半導体チップ２を、エポキシ樹脂等によりモールド
する。
上記において、リードフレーム１および半導体チップ２
の上下両面に光照射を行うための方法を第３図を参照し
て説明する。同図（ａ）はリードフレーム１および半導
体チップ２の上下両側に光源８とマスク５または７を設
けた場合である。一つの光源８とマスク５または７を、
リードフレーム１と半導体チップ２の上下に移動させる
方法を採ってもよい。
の上下両面に光照射を行うための方法を第３図を参照し
て説明する。同図（ａ）はリードフレーム１および半導
体チップ２の上下両側に光源８とマスク５または７を設
けた場合である。一つの光源８とマスク５または７を、
リードフレーム１と半導体チップ２の上下に移動させる
方法を採ってもよい。
同図（ｂｌは、リードフレーム１と半導体チップ２の上
下にマスク５または７を設けておき、一つの光源８から
の光を、半透明鏡９によって二つに分け、一方を反射鏡
１０で反射させてリードフレーム■および半導体チップ
２の上面に、半透明鏡９を透過した他方を反射鏡１１と
１２で反射させてリードフレーム１と半導体チップ２の
下面に入射させる方法である。
下にマスク５または７を設けておき、一つの光源８から
の光を、半透明鏡９によって二つに分け、一方を反射鏡
１０で反射させてリードフレーム■および半導体チップ
２の上面に、半透明鏡９を透過した他方を反射鏡１１と
１２で反射させてリードフレーム１と半導体チップ２の
下面に入射させる方法である。
同図（Ｃ）は、リードフレーム１と半導体チップ２の一
方の側に光源８とマスク５または７を配置しておき、リ
ードフレーム１と半導体チップ２とを上下反転させるこ
とによって両面に光照射を行う方法である。また、同図
（ｄ）は、一つの光源８とマスク５または７をリードフ
レーム１と半導体チップ２の周囲に回転させる方法であ
る。これらの回転を連続して行えば、一対の光源８とマ
スク５または７によって、リードフレームｌおよび半導
体チップ２の上下両面に光照射を行うことができる。
方の側に光源８とマスク５または７を配置しておき、リ
ードフレーム１と半導体チップ２とを上下反転させるこ
とによって両面に光照射を行う方法である。また、同図
（ｄ）は、一つの光源８とマスク５または７をリードフ
レーム１と半導体チップ２の周囲に回転させる方法であ
る。これらの回転を連続して行えば、一対の光源８とマ
スク５または７によって、リードフレームｌおよび半導
体チップ２の上下両面に光照射を行うことができる。
上記の光照射方法は例に過ぎず、その他の種々の変形が
可能である。また２本発明は、 ＴＡＢ（ＴａｐｅＡｕ
ｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）法によるリード構造
に対しても同様に適用可能である。
可能である。また２本発明は、 ＴＡＢ（ＴａｐｅＡｕ
ｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）法によるリード構造
に対しても同様に適用可能である。
本発明によれば、耐湿保護用の樹脂膜が筒布された半導
体チップを樹脂モールドして成る半導体装置におけるア
ウタリードに前記樹脂膜が残留することかなく、この除
去に要していた工数が削減される効果がある。また、不
完全な除去のために残留した樹脂膜による実装時の接続
不良が防止され、信頼性の向上に効果がある。
体チップを樹脂モールドして成る半導体装置におけるア
ウタリードに前記樹脂膜が残留することかなく、この除
去に要していた工数が削減される効果がある。また、不
完全な除去のために残留した樹脂膜による実装時の接続
不良が防止され、信頼性の向上に効果がある。
第１図と第２図は本発明の実施例の工程説明図。
第３図は本発明における光照射方法の説明図である。
図において。
ｌはリードフレーム、 ＩＡはインナーリード。
ＩＢはアウターリード、 ２は半導体チップ。
３はワイヤ、 ４と６は樹脂膜。
５と７はマスク、 ８は光源。
９は半透明鏡、 １０と１１と１２は反射鏡木痒明Ｉ
Ｊける光照射１５汰の説明固 剤 ３ 図
Ｊける光照射１５汰の説明固 剤 ３ 図
Claims (1)
- 【特許請求の範囲】 リードフレームと半導体チップとをワイヤボンディン
グしたのち該リードフレームと半導体チップに光反応性
樹脂膜を塗布する工程と、 該光反応性樹脂膜に対して選択的に光照射を行ったのち
該光反応性樹脂膜を現像して該リードフレームのアウタ
リード部に塗布された該光反応性樹脂膜を選択的に除去
し、該リードフレームのインナーリード部と該半導体チ
ップを選択的に覆う該光反応性樹脂膜を残す工程と、 該光反応性樹脂によって覆われた該リードフレームのイ
ンナーリード部と該半導体チップを樹脂モールドする工
程 とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2300703A JPH04171946A (ja) | 1990-11-06 | 1990-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2300703A JPH04171946A (ja) | 1990-11-06 | 1990-11-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04171946A true JPH04171946A (ja) | 1992-06-19 |
Family
ID=17888070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2300703A Pending JPH04171946A (ja) | 1990-11-06 | 1990-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04171946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0997939A1 (en) * | 1998-10-30 | 2000-05-03 | Shinko Electric Industries Co. Ltd. | Semiconductor device comprising a lead wire |
-
1990
- 1990-11-06 JP JP2300703A patent/JPH04171946A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0997939A1 (en) * | 1998-10-30 | 2000-05-03 | Shinko Electric Industries Co. Ltd. | Semiconductor device comprising a lead wire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5457341A (en) | Integrated circuit device and manufacturing method using photoresist lead covering | |
| US6033933A (en) | Method for attaching a removable tape to encapsulate a semiconductor package | |
| US7056772B2 (en) | Method for sealing semiconductor component | |
| US6984421B2 (en) | Encapsulation for an electrical component and method for producing the same | |
| JPS62230083A (ja) | プリント配線基板およびその製造方法 | |
| JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JPH04171946A (ja) | 半導体装置の製造方法 | |
| JPH04357858A (ja) | 半導体装置 | |
| US6964927B2 (en) | Method and production of a sensor | |
| KR970053725A (ko) | 반도체 장치 | |
| JPH05299535A (ja) | 半導体装置 | |
| JPH04163951A (ja) | 樹脂封止型半導体装置 | |
| JP3168858B2 (ja) | Ｃｃｄモジュールの樹脂封止方法 | |
| KR100253267B1 (ko) | 리드 온 칩(loc)패키지 제조방법 | |
| JPH06338575A (ja) | 半導体装置の製造方法 | |
| JPS63304649A (ja) | 半導体装置の製造方法 | |
| JPH04107933A (ja) | 半導体装置の製造方法 | |
| JPH04163950A (ja) | 樹脂封止型半導体装置 | |
| JPS6395652A (ja) | 保護材流出防止用ダムの形成方法 | |
| JPS6134950A (ja) | 半導体素子のモ−ルド方法 | |
| JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH0442547A (ja) | プリント基板への部品搭載方法 | |
| JPS5923551A (ja) | ダイレクトボンデイング回路基板 | |
| JPH09266369A (ja) | プリント基板の加工方法並びにプリント基板 | |
| KR20000020481A (ko) | 패키지 제조방법 |