JPH05243413A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05243413A
JPH05243413A JP4040799A JP4079992A JPH05243413A JP H05243413 A JPH05243413 A JP H05243413A JP 4040799 A JP4040799 A JP 4040799A JP 4079992 A JP4079992 A JP 4079992A JP H05243413 A JPH05243413 A JP H05243413A
Authority
JP
Japan
Prior art keywords
dam frame
circuit board
wall surface
semiconductor device
encapsulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4040799A
Other languages
English (en)
Inventor
Teruyoshi Baba
照義 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP4040799A priority Critical patent/JPH05243413A/ja
Publication of JPH05243413A publication Critical patent/JPH05243413A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 封入樹脂の熱硬化過程において該封入樹脂に
気泡が残り難い半導体装置の構造を提供する。 【構成】 回路用基板5への搭載時にその内壁面6と該
回路用基板5との挟持角が鈍角となるようなダム枠3
を、回路用基板5に実装した半導体ブロックを囲むよう
該回路用基板5に接着固定し、該ダム枠3内に熱硬化性
の低粘度封入樹脂4を流し込み、該封入樹脂4を加熱に
より熱硬化して構成した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路用基板に実装した
半導体ブロックを囲むようダム枠を該回路用基板上に装
着し、該ダム枠内に封入樹脂を流し込み、該封入樹脂を
硬化させて成る半導体装置の構造に関するものである。
【0002】
【従来の技術】図3は従来例を示す断面図である。
【0003】従来例の半導体装置11は、プラスチック
等で一体成型されたダム枠13を、回路用基板5に実装
した半導体ブロック2を囲むよう前記回路用基板5上に
接着固定し、該ダム枠13内に低粘度の封入樹脂4を流
し込み、該封入樹脂4を熱硬化させて構成されている。
【0004】尚、本明細書において「半導体ブロック」
とは、図に示したような半導体チップのみならず、封入
されていない半導体チップをその一部に有して構成され
ている回路又は装置をも言う(例えば、混成集積回路装
置等)。又、「回路用基板」とは、複数の電子部品を搭
載する基板であれば足り、プリント基板のみならず、混
成集積回路を搭載する基板等をも含む。
【0005】
【発明が解決しようとする課題】然しながら従来の構成
においては、封入樹脂4を前記ダム枠13内に流し込む
際に該封入樹脂4の層に気泡20が混じってしまう。該
気泡20は湿気を含みやすく、その湿気により半導体ブ
ロック2やプリント基板5が品質劣化し易く、半導体装
置11自体の品質を落とす要因となっている。該封入樹
脂4を熱硬化する過程(一般的には、回路用基板5を水
平に保った状態で、100度Cで1時間加熱する)にお
いて、気泡20が熱膨張してその浮力により上昇(本明
細書においては、回路用基板5を基準に半導体ブロック
2のある方向を「上方向」とする)して該封入樹脂4の
層から飛び出すので、或る程度の脱泡(気泡抜き)は成
されるが、完全に脱泡し切れないことが多い。特に、図
3に示すように、ダム枠13の内壁面に付着している気
泡20は、封入樹脂4の熱硬化処理を行っても該内壁面
から離脱しにくく、又、該内壁面の付近に存在している
気泡20は、上昇中に該内壁面に付着してしまうので脱
泡されないことが多く、半導体装置の品質を落とす要因
となっていた。
【0006】本発明は上記の問題点を改善するために成
されたものであり、その目的とするところは、封入樹脂
の熱硬化過程において該封入樹脂に気泡が残り難い半導
体装置を提供することにある。
【0007】
【課題を解決するための手段】上記の問題点を解決する
ため本発明は、回路用基板に実装した半導体ブロックを
囲むようダム枠を回路用基板上に密着させ、該ダム枠内
に封入樹脂を流し込み、該封入樹脂を硬化させて成る半
導体装置において、前記ダム枠の内壁面と回路用基板と
の挟持角を鈍角としたことを特徴とするものである。
【0008】
【作用】該ダム枠は、封入樹脂の熱硬化過程において気
泡がその内壁面に付着しにくく、又、剥離し易いように
なっている。
【0009】
【実施例】以下に本発明を、その実施例を示す図に基づ
いて説明する。
【0010】図1は、本発明実施例を示す断面図であ
り、図2は、本発明実施例におけるダム枠を示す斜視図
である。
【0011】図1において、1は半導体装置であり、プ
ラスチック等で一体成型した図2に示すダム枠3を、回
路用基板5に実装した半導体ブロックを囲むよう該回路
用基板5に接着固定し、該ダム枠3内に熱硬化性の低粘
度封入樹脂4を流し込み、該封入樹脂4を加熱により熱
硬化して構成されている。但し、前記ダム枠3は、図1
及び図2に示すようにその内壁面6と回路用基板5との
挟持角が鈍角を成すように、回路用基板5に接着固定さ
れている。即ち、該ダム枠3の内壁面6は、前記回路用
基板5に向かう下り傾斜となっている。
【0012】前述のように、前記ダム枠3の内壁面6と
回路用基板5との挟持角を鈍角とすることにより、前記
封入樹脂4の熱硬化過程において、ダム枠3の内壁面6
付近にある気泡20は、該ダム枠3の内壁面6に付着せ
ずに上昇し、ダム枠3の内壁面6に付着した気泡20
も、従来に比して容易に該内壁面6から剥離し、上昇す
るので、従来に比して脱泡の効率が高く、ダム枠3内の
封入樹脂4の層から殆どの気泡20が脱泡される。
【0013】
【発明の効果】前述のように本発明は、回路用基板に実
装した半導体ブロックを囲むようダム枠を回路用基板上
に密着させ、該ダム枠内に封入樹脂を流し込み、該封入
樹脂を硬化させて成る半導体装置において、前記ダム枠
の内壁面と回路用基板との挟持角を鈍角としたことを特
徴とするものであり、ダム枠の内壁面に付着した気泡及
び該内壁面の付近にある気泡は、封入樹脂の熱硬化時に
ダム枠の内壁面に付着しにくく、又、容易に剥離される
ので、ダム枠内の封入樹脂の層に気泡が残りにくく、該
半導体装置の品質を向上させることが出来る。
【図面の簡単な説明】
【図1】本発明実施例を示す断面図。
【図2】本発明実施例のダム枠3を示す斜視図。
【図3】従来例を示す断面図。
【符号の説明】
1 半導体装置 2 半導体ブロック 3 ダム枠 4 封入樹脂 5 回路用基板 6 内壁面

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 回路用基板に実装した半導体ブロックを
    囲むようダム枠を該回路用基板上に装着し、該ダム枠内
    に封入樹脂を流し込み、該封入樹脂を硬化させて成る半
    導体装置において、 前記ダム枠の内壁面と回路用基板との挟持角を鈍角とし
    たことを特徴とする半導体装置。
JP4040799A 1992-02-27 1992-02-27 半導体装置 Pending JPH05243413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4040799A JPH05243413A (ja) 1992-02-27 1992-02-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4040799A JPH05243413A (ja) 1992-02-27 1992-02-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH05243413A true JPH05243413A (ja) 1993-09-21

Family

ID=12590680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4040799A Pending JPH05243413A (ja) 1992-02-27 1992-02-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH05243413A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621242A (en) * 1994-05-16 1997-04-15 Samsung Electronics Co., Ltd. Semiconductor package having support film formed on inner leads
JP2010129985A (ja) * 2008-12-01 2010-06-10 Nichia Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621242A (en) * 1994-05-16 1997-04-15 Samsung Electronics Co., Ltd. Semiconductor package having support film formed on inner leads
JP2010129985A (ja) * 2008-12-01 2010-06-10 Nichia Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPH1056103A (ja) フリップ・チップ・パッケージおよびその製法
EP0969502A2 (en) Resin encapsulated electronic parts and method of manufacturing the same
JPH05243413A (ja) 半導体装置
JP2617402B2 (ja) 半導体装置、電子回路装置、およびそれらの製造方法
JP3168859B2 (ja) Ccdモジュールの樹脂封止方法
JP3168858B2 (ja) Ccdモジュールの樹脂封止方法
JPH08130291A (ja) 半導体装置
JP2000183081A (ja) 半導体装置の製造方法および製造装置
JPS58121652A (ja) 混成集積回路装置
JP2539143Y2 (ja) 半導体モジュール
CN219917137U (zh) 一种半导体结构
JPH01133328A (ja) 半導体素子の封止方法
JPS629728Y2 (ja)
JPS5837694B2 (ja) 半導体装置
JPH0546270Y2 (ja)
JPS6251493B2 (ja)
JPS6054784B2 (ja) Icパツケ−ジの製造方法
JPH06163745A (ja) モジュール基板封止枠
JPH05226391A (ja) Icチップの封止方法
JPH02126656A (ja) 半導体装置
JP2000040772A (ja) 半導体装置及びその製造方法
JPS6134950A (ja) 半導体素子のモ−ルド方法
JPS6225891Y2 (ja)
JPS6151852A (ja) プリント基板およびその製造方法
JPH05144858A (ja) 半導体の封止方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040311

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Effective date: 20040405

Free format text: JAPANESE INTERMEDIATE CODE: A61

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040405

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080604

LAPS Cancellation because of no payment of annual fees