JPS58103143A - 電子部品の封止方法 - Google Patents

電子部品の封止方法

Info

Publication number
JPS58103143A
JPS58103143A JP20395281A JP20395281A JPS58103143A JP S58103143 A JPS58103143 A JP S58103143A JP 20395281 A JP20395281 A JP 20395281A JP 20395281 A JP20395281 A JP 20395281A JP S58103143 A JPS58103143 A JP S58103143A
Authority
JP
Japan
Prior art keywords
resin
substrate
liquid resin
sealing
liquefied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20395281A
Other languages
English (en)
Inventor
Shin Tada
多田　伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP20395281A priority Critical patent/JPS58103143A/ja
Publication of JPS58103143A publication Critical patent/JPS58103143A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＩＣ，ＬＳＩ等の電子部品の封止方法の改良に
関するものである。
ＩＣ，ＬＳＩ等の電子部品は物理的・化学的な保護が必
要である。この目的に大別して２つの方法で電子部品は
封止されている。即ち、ひとつは気密封止といわれる金
属ケースやセラミック等により封止するものでありコス
トが高い。
第２の方法はシリコーン樹脂やエポキシ樹脂等を用いる
もので樹脂封止といわれるものである。
シリコーン樹脂はパワーデバイス、高周波デバイスに、
エポキシ樹脂はディスクリート、ＩＣ。
ＬＳＩと幅広く用いられている。
従来の樹脂封止方法にういて、第１図乃至第８図の図面
を参照しつつ述べる。
＃！１図において、１はＬＳＩでエポキシガラステープ
よりなる基板２とボンディング部８で接続されている。
実際に接合しているのはＬＳＩＩと基板２上の導体箔（
例えば鋼箔）であるが、導体箔は図上では省略した。第
１工程では、ＬＳｌｌと基板２の間隙に液状樹脂４を流
し込む。この工程はＬＳＩＩと基板２に挾まれた空間を
液状樹脂４で完全に気密装填するために実施するもので
ある。流し込み終了後オーブンで加熱して液状樹脂４を
硬化させる。
次いで第２工程は第２図に示す如く、第１工程の終了し
たＬＳＩＩ上に液状樹脂５を流し込み、少なくともＬＳ
ＩＩが外気と接触する部分をなくすようＬＳＩＩを液状
樹脂５で包み囲む。第１工程の樹脂４と第２工程の液状
樹脂５は同じ材質の樹脂であっても良い。
こうしてＬＳＩＩを樹脂封止完了するとパッケージされ
た電子部品として規格化商品にするため、第８図に示す
通りＬＳＩＩ上に樹脂ディスク６をかぶせる０この際第
２工程でＬＳＩＩの上部にあった液状樹脂５は樹脂ディ
スク６に押されてＬＳＩＩの横にはみ出し液状樹脂５は
ＬＳＩＩの側面をカバーすることになる。加熱し液状樹
脂５を硬化させ、ＬＳＩＩの封止を終了する。
上述の樹脂封止方法の欠点は、第１工程において液状樹
脂４がＩ、Ｓｌｌと基板２の間隙に完全に気密充填させ
るには多少時間を要すことである。なぜなら、液状樹脂
４を流入するときに液状樹脂４とＬＳＩＩの間に空隙が
できないようゆっくりと液状樹脂４を流入させなければ
ならないからである。
本発明は上述の欠点をなくすため、基板とボンディング
された電子部品の相対向する領域に基板を貫通する液状
樹脂通過孔を設け、電子部品に液状樹脂を流し込んだ際
に一部の液状樹脂が前記液状樹脂通過孔を通過し、液状
樹脂の流し込み工程をスムーズに進行させることを目的
とする。
本発明の一実施例を図面（第４図乃至第６図）とともに
説明する。
エポキシガラステープよりなる基板２ａの電子部品ボン
ディング部にあたる領域に基板２ａを貫通する液状樹脂
通過孔７を設ける（第４図）。この液状樹脂通過孔７の
径は液状樹脂がすみやかに流れるよう液状樹脂の粘性に
よって決まる。さらに、液状樹脂通過孔７の数は、ボン
ディングする電子部品の大きさと用いる液状樹脂の量に
よって異なる。
続いて基板２ａにＬＳＩＩをボンディングする（第５図
）。８はボンディング部であり、実際に接合しているの
はＬＳＩＩと基板２ａ上の導体箔（例えば銅箔）である
が、図では導体箔は省略した。ボンディングされたＬＳ
ＩＩに液状樹脂５を流し込む。
ＬＳＩＩと基板２ａの間隙に流れ込んだ液状樹脂５は、
従来例では間隙の中央付近で滞留が生じ、そのため−担
化じた気泡は移動することなくとどまってしまいがちで
あるが、本実施例では液状樹脂５が液状樹脂通過孔７を
通過できるので滞留は生じず気泡も滞ることなく、容易
に気密充填が可能である。５′は、液状樹脂通過孔７を
通過した液状樹脂である。
釘 ＬＳＩＩを包念べく液状樹脂５を流し込むと従来例と同
様にＬＳＩＩ上に樹脂ディスク６をかぶせる（第６図）
。オーブンで加熱し液状樹脂５．５′を硬化する。こう
して樹脂封止を完成する。
次に、樹脂封止において液状樹脂通過孔を通過した液状
樹脂を利用し、基板に板材を取り付は基板の強化を図っ
た実施例を述べる。
第７図は本実施例の樹脂封止を行ったもので、基板２ａ
のＬＳＩＩのボンディング側と反対側に多孔質な板材８
（例えばセラミック材）を接着している点が特徴である
。基板２ａと板材８とは、先の実施例で述べた第６図の
液状樹脂通過孔７を通過した液状樹脂５′によって接着
している。即ち、板材８は多孔質であるため液状樹脂通
過孔７より出てきた液状樹脂５゛を吸収し該液状樹脂５
′の硬化とともに基板２ａと合体するわけである。
以上本発明の電子部品の封止方法を用いれば、液状樹脂
の流し込みが一回で済み樹脂封止の工程が簡単化されて
作業時間が短縮する。さらに、基板の補強のために多孔
質材を用いれば、基板が反りやすい材質の場合に有効で
封正に伴う基板の彎曲を防ぐことができ、樹脂が液状樹
脂通過孔より落下すること、かない。
【図面の簡単な説明】
第１図乃至第８図は従来の電子部品の樹脂封止方法の工
程図、第４図乃至第６図は本発明の樹脂封止方法の一実
施例工程図、第７図は本発明の樹脂封止方法の他の実施
例の工程完成図である。 ｌ・・・ｌ、Ｓｌ、２ａ・・・基板、３・・・ボンディ
ング部、５．５″・・・液状樹脂、６・・−樹脂ディス
ク、７・・・液状樹脂通過孔、８・・・板材。 代理人　弁理士　福　士　愛　彦 第　ｌ　図 第　２Ｌ二１ 第３図 １９

Claims (1)

  1. 【特許請求の範囲】 １、基板にボンディングした電子部品を封止する方法に
    おいて、基板として基板とボンディングされた電子部品
    の相対向する領域に基板を貫通する液状樹脂通過孔を設
    けた基板を用いて、電子部品を覆うべく液状樹脂を流し
    込み、該液状樹脂を硬化して電子部品を封止することを
    特徴とする電子部品の封止方法。 ２、基板は、該基板の液状樹脂通過孔を貫通して基板の
    反対面に出た液状樹脂によって接着される多孔質材によ
    って補強されていることを特徴とする特許請求の範囲第
    １項記載の電子部品の封止方法。
JP20395281A 1981-12-16 1981-12-16 電子部品の封止方法 Pending JPS58103143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20395281A JPS58103143A (ja) 1981-12-16 1981-12-16 電子部品の封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20395281A JPS58103143A (ja) 1981-12-16 1981-12-16 電子部品の封止方法

Publications (1)

Publication Number Publication Date
JPS58103143A true JPS58103143A (ja) 1983-06-20

Family

ID=16482384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20395281A Pending JPS58103143A (ja) 1981-12-16 1981-12-16 電子部品の封止方法

Country Status (1)

Country Link
JP (1) JPS58103143A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
US6558981B2 (en) * 1998-09-16 2003-05-06 International Business Machines Corporation Method for making an encapsulated semiconductor chip module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH027180B2 (ja) * 1984-06-08 1990-02-15 Matsushita Electric Ind Co Ltd
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
US6558981B2 (en) * 1998-09-16 2003-05-06 International Business Machines Corporation Method for making an encapsulated semiconductor chip module

Similar Documents

Publication Publication Date Title
JP2002510929A (ja) 表面弾性波装置パッケージおよび方法
JPS58103143A (ja) 電子部品の封止方法
EP0562388B1 (de) Herstellverfahren und Herstellvorrichtung für Trägerelemente mit IC-Bausteinen in Ausweiskarten
JPH01133328A (ja) 半導体素子の封止方法
KR100374683B1 (ko) 에어-캐비티형 패캐지 및 그 제조방법
JPH10135254A (ja) 半導体装置の製造方法及び半導体装置
JPS5916351A (ja) 電子回路装置とその製造方法
JPS62104044A (ja) パツシベ−シヨン方法
JPH0714946A (ja) 樹脂封止型半導体装置のパッケージ組立構造
JPH0621145A (ja) 半導体装置
JPH05243413A (ja) 半導体装置
JPS59208861A (ja) Ｉｃの封止構造
JPH0964077A (ja) 電子部品の製造方法
JPS59181033A (ja) 半導体装置
JPS61258435A (ja) 樹脂封止型半導体装置の製造方法
JPH01128438A (ja) 封止材
JPH01300531A (ja) 半導体素子の封止方法
JPH0380341B2 (ja)
JPH06271837A (ja) エポキシ・シール剤
JPS63144095A (ja) Ｉｃカ−ド
JPS63110645A (ja) 半導体装置の製造方法
JPS6160598B2 (ja)
JP2003234633A (ja) 弾性表面波素子の実装方法及びこれを用いた弾性表面波装置
JPS63140554A (ja) 混成集積回路およびその製造方法
JPH0327556A (ja) ダムフレーム用マスク