JPS60229766A

JPS60229766A - 補間ドツトパタ−ンの出力制御方式

Info

Publication number: JPS60229766A
Application number: JP59086372A
Authority: JP
Inventors: Hiroyuki Aoki; 宏之青木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-04-28
Filing date: 1984-04-28
Publication date: 1985-11-15
Also published as: KR850007711A; KR900004949B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はドツトマトリクス構造の文字７オント情報を扱
う文書作成装置，文字出力装置等に用いられる補間ドツ
ト・母ターンの出力制御方式に関する。

〔発明の技術的背景とその問題点〕

文書作成装置環，規定されたドットマ）　ＩＪクス構成
の文字フォントを扱う装置に於いて、規定されたドツト
マトリクス構成の文字７オントを成る倍率で拡大・縮小
することのできる機能をもたせる場合，従来では、第１
図（ａ）乃至（ｂ）に示すように、原文字・平ターンド
ツトａｄ・・・から、単純にドツトを増加、又は削除す
る、所謂、Ｊ！純拡大縮小方式が採られていた。

このような従来の拡大・縮小手段は、比較的簡単かつ安
価に実現できるが、例えば斜線部分に於ける階段状の形
成部（括れ）が目立つ等、出力される・ぐターン形状が
本来の表現すべき文字形態から逸れてしまい、認識し難
い不自然な文字表現になってしまうという不都合があっ
た。

また、上記したような従来のドツト補間手段に於いては
、原文字ノ母ターン、又は任意の拡大・縮小倍率をもつ
文字・母ターンを任意の角度をもって斜形化、又は転回
させた変形字体を得たい際に、これを容易に得ることが
できず、又その変形範囲を大幅に制約しても、変換され
た文字・やターンに歪みが生じ、変換精度が大幅に低下
して忠実性の高い・ぐターン変換を行なうことができな
いという不都合があった。

又、上記したような転回文字、斜形文字等の変形文字に
対しては、そのドツト補間された文字の文字幅又は文字
高、又はその何れか一方が。

常にバイト単位としたドツト構成になるとけ限らず、こ
のため、バイト単位で書込みを行なうイメージメモリと
の間に於いて、ドツト補間により新たに生成された文字
・やターンの走査開始位装置が上記メモリ側のバイト境
界と一致せず、文字単位のイメージデータの取扱いに不
都合が生じる。又、従来ではドツト補間後の文字のイメ
ージが、その走査に応じた位置上に固定的に展開される
ことから、例えば印字出力されるルビ文字、半角文字等
を数ドツト分上下方向に移動させたい等の要求に答える
ことができないという不都合があった。

〔発明の目的〕

本発明は上記実情に鑑みなされたもので、原文字フォン
トを高精度のドツト補間をもって任意の拡大縮小倍率、
角度等に従い変形した際に、ドツト補間によって生ずる
文字・リーンドツトの書込み開始位置と前記イメージメ
モリのメモリ境界との対応を常にとることのできるよう
にして、変形文字単位のイメージデータの取扱いを容易
にし、かつ任意の文字をイメージメモリの書込み幅の範
囲内で移動できるようＫした補間ドツト・ぞターンの出
力制御方式を提供することを目的とする。

〔発明の概要〕

本発明は、Ｘ成分とＸ成分とで表わされる主走査方向の
ドツト補間アドレス、及び同じくＸ成分とＸ成分とで表
わされる副走査方向のドツト補間アドレスをもと罠生成
された補間ドラ）情報を、そのドツト補間処理された文
字・母ターンが展開されるイメージメモリの書込み幅に
対応するビット長をもってシフトレジスタに貯え、この
シフトレジスタに対し、主走査毎の補間ドツトの書込み
に先立ち、前記イメージメモリの書込み幅に相当するビ
ット範囲内のオフセット値を選択的に生成し、前記シフ
トレジスタに書込むオフセットデータ生成手段を有して
、ドツト補間によ）生ずる文字・母ターンドツトの書込
み開始位置と前記イメージメモリの書込み境界との対応
をとることのできるようＫしたもので、これＫより、原
文字フォントを高精度のドツト補間をもって任意の拡大
縮小倍率、角度等に従い変形した際に、ドツト補間によ
って生ずる文字・ぐターンドツトの書込み開始位置と前
記イメージメモリのメモリ境界との対応を常にとること
ができて、変形文字毎のイメージデータの取扱いが容易
となり、かつ任意の文字をイメージメモリの書込み幅の
範囲内で移動できることから、ドツト補間された文字・
やターンの出力機能を拡充できる。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例を説明する。

第２図は本発明の一実施例を示す回路！ロック図である
。図中、１０はシステム全体の制御を司るＣＰＵ、１１
はメインメモリ（ＭＭ）、１２はＣＰＵパスである。ノ
３は表示制御回路（ＣＲＴ−Ｃ）、ノ４Ｆｉフレームメ
モリ（ＦＭ）、Ｊ５Ｕノ母ラレう−シリアル変換回路、
１６はＣＲＴ表示部、ノ７は印字制御部、１８はライン
バッファ、１９はシリアルド、トグリンタである。

２１け・母ターン変換時に於ける変換後の副走査方向の
幅（主走査の間隔×回数）Ｋ相当するサイズ（Ｖｓｉｚ
ｅ）を表わすレジスタ、２２は同主走査方向の幅に相当
するサイズ（Ｈｓｉｚｅ）を表わすレジスタである。２
３は上記レジスタ２１の内容に従う長さをもって下線、
傍線のドツト・母ターンを発生し、ラインバッファ１８
に書込む下線／傍線制御部である。２４は文字の斜形化
、転回時等に於ける指定角度に応じた角度情報（三角関
数データ）を貯える三角関数テーブルである。２５は・
ｆターン変換時に於いて基準文字高を越えた変換処理後
の文字・ぐターンを上記基準文字高を単位にゾーン分け
するだめのゾーン指定用のし・ゾスタである。２６及び
２７は文字の拡大・縮小倍率に従うドツト刻み幅（ｄｘ
。

ｄｙ）を貯えるレジスタ、２８はパターン変換された文
字に対し、０〜７ドツトの範囲で選択的にオフセットを
与えるためのオフセットレジスタ、’２９ｄオフセット
レジスタ２８のオフセット値に従うドツト数をもってオ
フセットデータ（非表示を表わす０″）を生成するオフ
セットデータ生成部である。

３ノ乃至４９けそれぞれドツト補間アドレスを、生成す
るための構成要素を成すもので１３１はＸ成分を含む副
走査方向のドツト刻み幅（ＤＸＩ）を貯えるレジスタ、
３２はＸ成分を含む主走査方向のドツト刻み幅（ＤＸ２
）を貯えるレジスタ、３３はＸ成分を含む主走査方向の
初期値（イニシャルアドレス；　Ｘ　１１ｎｉｔ　）　
’に貯りるレジスタ、３４はＸ成分を含む副走査方向の
ドツト刻み幅（ＤＹＩ）を貯えるし・ゾスタ、３５はＸ
成分を含む主走査方向のＰ、／）刻み幅（ＤＹ２）を貯
えるレジスタ、３６けＸ成分を含む副走査方向の初期値
（イニシャルアドレス：Ｙｌｉｎｌｔ）を貯えるレジス
タである。上記各レジスタ３１〜３６ＶＣ貯えられるド
ツト補間アドレスはそれぞれ整数部のデータと小数部の
データからなる。

３７は上記レジスタ３ノの内容とＸ成分を含む副走査方
向のドツト位置を示すレジスタ４２の内容とを加算する
加算回路（ＡＤＤ−Ａ、）　、３　Ｂは上記レジスタ３
２の内容とＸ成分を含む主走査方向のドツト位置を示す
レジスタ４４の内容とを加算する加算回路（ＡＤＤ−Ｂ
）、３９は上記レジスタ３４の内容とＸ成分を含む副走
査方向のドツト位置を示すレジスタ４６の内容とを加算
する加算回路（ＡＤＤ−Ｃ）＋　４０は上記レジスタ３
５の内容とＸ成分を含む主走査方向のドツト位置を示す
レジスタ４８の内容とを加算する加算回路（ＡＤＤ−Ｄ
）である。

４ノは１文字分のドツト補間処理の開始時江上記レジス
タ３３の内容を選択し、以後、−回の主走査が行われる
度に加算回路３７の出力を選択するｒ−タセレクタ、４
２はデータセレクタ４ノで選択されたＸ成分を含む整数
部と小数部で表わされるドツト補間時の新たなドク（’
アドレスを貯えるレノスタ、４３＃′ｉ主走査の開始時
に上記レジスタ４２の内容を選択し、以後、１ドツト分
の補間処理毎に加算回路３８の出力を選択するデータセ
レクタ、４４はデータセレクタ４３で選択されたＸ成分
を含むドツト補間時の新たなドツトアドレスを貯えるし
・ゾスタである。４５は１文字分のドツト補間処理の開
始時、Ｋ上記レジスタ３６の内容を選択し、以後、−回
の主走査が行われる度に加算回路３９の出力を選択する
ｒ−タセレクタ、４６はデータセレクタ４５で選択され
たＸ成分を含む整数部と小数部で表わされるドツト補間
時の新たなドツトアドレスを貯えるレジスタ、４７は主
走査の開始時に上記レジスタ４６の内容を選択し、以後
、１ドツト分の補間処理毎に加算回路４０の出力を選択
するデータセレクタ、４８はデータセレクタ４７で選択
されたＸ成分を含むドツト補間時の新たなドツトアドレ
スを貯えるレジスタである。４９は上記各データセレク
タ４１゜４３．４５．４７を制御する選択制御回路（Ｓ
Ｃ）である。

５０は後述する補間値との比較を行なうための比較値、
すなわち、閾値（ｔｈ）を貯えるレジスタである。

５ノは漢字を含む所定ドツトマトリクス単位（１６Ｘ１
６ドツト）の文字・母ターンデータが格納された漢字・
ぐターンメモリ（ＫＰＭ）である。

５２は漢字・母ターンメモリ５１よシ読出された１文字
分のドツト・マターンを貯える、高速ＲＡＭＫより構成
された１文字バッファであシ、ここでは１文字分のドツ
ト／やターンをその周囲をオフドツト（”　ｏ　”　）
のビット・やターンで埋めた状態で記憶する。５３は１
文字バッファ５２に貯えられた文字・やターンデータの
うち、レジスタ４４．４８の各整数部の値に従い、新た
なドツトを囲む１格子４点のドツト情報を選択的に出力
するビット選択回路である。５４はビット選択回路５３
より出力される４ビツトの情報を貯えるレジスタである
。

５５乃至５７Ｖｉビット選択回路５３より出力されるド
ツト情報の・ぐターンを認識し、４点のドットで囲まれ
る新ドツトの補間値を選択的に切替え制御するドツト・
ｅターン認識部（ＤＳＰ）の構成要素をなすもので、５
５はレジスタ５４のビット内容から４点のドット７４′
ターン状態ｆｇ識し、後述する特定のドツト・クターン
状態である際に、更にその周囲の特定の２格子分のドツ
ト情報を順次選択すべくビット選択回路５３を制御する
判別制御回路、５６はこの判別制御回路５５の制御で読
出された４ビツトの情報を貯えるレジスタ、５７は判別
制御回路５５の制御で読出された２格子分のドツト情報
とレジスタ５４０ドツト情報とのドツト・母ターン状態
に応じた１ピツトの補間値切替選択信号を出力するドツ
ト判別回路である。

５８はレジスタ４４に貯えられた小数部の値（５ビツト
のＸ成分を含む主走査方向オフセット値）とレジスタ５
４に貯えられた４点のドツト情報とドツト判別回路５７
よシ出力される１ビツトの補間値切替選択信号とを入力
情報として、前記４点のドツト情報で囲まれた領域内圧
於ける新たなドツトの補間値（Ｑｘｙ）を出力する補間
テーブルＲＯＭであり、ここでは２５６にビット（３２
に×８ビット）のマスクＲＯＭを用い、前記した１５ビ
ツトの読出しアドレスに従い、８ビツト（０〜２５５レ
ベル）の補間値を出力する。

５９は補間テーブルＲＯＭ　５　Ｂより出力される補間
値とレジスタ５０に貯えられた閾値との比較をとるコン
・ぐレータであり、補間値が比較値、即ち闇値を越えた
際にオンドツト（輝点）を示す“１＃レベルの信号を出
力する。６０はコン・やレータ５９よシ出力されたドツ
ト情報を順次貯え１文字・母ターンが展開されるメモリ
の書込みビット単位（ここでは８ビット単位とする）毎
Ｋ　ＣＰＵパス１２上に出力するシフトレジスタである
。

第３図乃至第１１図はそれぞれ上記一実施例の動作を説
明するための図である。

第３図（、）乃至（ｆ）はそれぞれ補間処理によシ生成
される新たなドツトを囲む１格子４点のト９ット情報（
ドッレぐターン）と補間テーブルＲＯＭ５８に設定され
た補間値のレベル区分とテーブルタイプとの関係を示す
図であシ、ここでは、補間値Ｏ〜２５５段階の輝度（明
暗レベル）で表わし、その区分された一部の領域を等高
級で示している。

、第４図は前記１格子４点のドツトパターンのうち、１
ドツトのみがオン（“１″）又はオフ（“０″）である
際のテーブルタイプの選択切替例を説明するだめのもの
で、ドットハターン認識部（ＤＳＰ）は１例えば周囲４
点のドラ）（ＤＯ。

ＤＩ　、Ｄ２　、ＤＪ）のうち、１点のみがオフ、即ち
０”（図では白抜きで示すＤ□）である際、更にその周
囲の格子の特定ドラ）（Ｄａ　。

Ｄｂ）のオアーオフ状態を認識し、　Ｄａ、Ｄｂ＝”ｌ
’であれば、第３図（ｄ）　Ｋ示すようなコーナタイプ
のテーブル（Ｔ））を選択し、又、Ｄａ、Ｄｂの少なく
とも何れか一方が０”であれば、第３図（ｆ）Ｋ示すよ
うな斜形タイプのテーブル（Ｔにｌ）を選択する。この
ように、４点のドツト領域内に位置する新たなドツトの
補間値は、その４点のドツトが上記したような特定の・
母ターンをなすとき、更にその周囲のドツト状態によっ
て定められる。

第５図（、）乃至（ｄ）は各種の・ぐターン変換例を示
すもので５図中、Ｓｍは主走査方向、Ｓｓは副走査方向
をそれぞれ示し１図（、）は正体（又は長体。

平棒）、図（ｂ）は斜体１図（ｃ）は下揃え斜体１図（
ｄ）は回転体をそれぞれ示している。

第６図（ａ）　、　（ｂ）は、ドツト補間処理の出力対
象即ちイメージ出力対象と、その際のドツト補間時に於
ける主走査方向（Ｓｍ）及び副走査方向（Ｓｓ）との関
係を説明するだめの図であり、図（、）はＣＲＴ表示の
際のドツト補間時に於ける主走査、及び副走査の方向、
図（ｂ）はグリントアウトの際のドツト補間時に於ける
主走査、及び副走査の方向をそれぞれ示している。この
ように、ＣＲＴ表示邑力時のドツト補間処理と、ｆリン
トアウト時のドツト補間処理とでは主走査方向と副走査
方向とが互に入替わった状態となる。

第７図り各種設定データの対応関係を示す図である。

第８図はドツト補間処理によりパターン変換された文字
と、その文字に外接する長方形（正方形を含む）との関
係を示す図である。

第９図は各種変形文字に対する文字ピッチ（ＣＰ）及び
行ピッチ（ＬＰ）の設定例を示す図である。

第１０図は各種変形文字ＶＣ対する下線の展開例を示す
図である。

第１１図はゾーン指定動作を説明するための図である。

ここで、一実施例の動作を説明する。ドツト補間時に於
いて、ＣＰＵ　ｌ　Ｏは、外部より入力されたドツト補
間指定情報に従い、各種レジスタの初期設定を行なう。

即ち、　ＣＰＵ　１０は、補間テーブルＲＯＭ　５　Ｂ
より生成される補間値との比較を行なうための比較値即
ち閾値（ｔｈ）をレジスタ５０にセットした後、指定さ
れた拡大縮小倍率に従う基準となるドツト刻み幅（ｄｉ
、ｄｙ　；拡大縮小倍率の逆数値）を算出して、これを
レジスタ２６．２７ＶＣセツトし、更Ｋ、回転又は斜体
の際は、その指定角度に従う三角関数データ（ｓｉｎ　
＋　ＣＭ＋　ｒ　ｊａｌｌ　）を三角関数テーブル２４
Ｔｉセツトする。その後、これらレジスタ２６，２７゜
及び三角関数テーブル２４の設定ｒ−タ（虐。

ＣＯＳ　ｒ　ｔａａ　）をもとに、ドツト補間アドレス
を生成するための初期値（イニシャルアドレス；Ｘ１ｊ
ｎｌｔ、Ｙｌｉｎｉｔ）　、及びドツト刻み幅（ＤＸｌ
、ＤＹＩ。

ＤＸ２．ＤＹ２）を算出し、これらのデータをレジスタ
３ノ乃至３６１１ＣセツトするとともＫ、拡大、転回等
の・リーン変換によって生ずる文字高、文字幅の変動に
伴うＶサイズ、Ｈサイズの各データ（Ｖｓｉｚｅ、Ｈｓ
ｉｚｅ）を算出して、これをレジスタ２１．２２ＶＣセ
ツトし、更Ｋ、ゾーン分けが生ずる際は、そのゾーン数
を算出して、このデータをレジスタ２５にセットする。

更Ｋ、ドツト補間された文字をその出力時に１〜７ドツ
トの範囲内で移動させる場合（例えばドツト補間された
ルビ文字、半角文字等を例えばグリントアウト時ＶＣ１
〜７ド、トの範囲をもって上下移動させる場合等）、又
は・母ターン変換された文字の主走査方向ドツト数が、
その出力対象となるイメージメモリの書込み幅（８ドツ
ト）の倍数とならず、イメージメモリ側のバイト境界（
書込み幅）と合わせる必要が生じた場合等に於いては、
オフセット用のレジスタ２８ＶＣ１〜７ドツトの範囲内
でオフセット値がセットされる。

上記したような各レジスタの初期設定を終了した後、　
ＣＰＵ　１０は以下のようなドツト補間アドレスの生成
処理を開始する。

ここでは、先ず、ドツト補間が第５図（＆）Ｋ示すよう
な正体（又は長体、平棒）を出力対象として行われる場
合（例えば単純な拡大・縮小）を例にとシ全体の動作を
説明する。このドツト補間時に於いては、レジスタ３１
ＶＣｒＯＪ、レジスタ３２１ｇ、ドツト刻み幅「ｄｘＪ
、　レジスタ３３に主走査方向（Ｓｍ）の初期値「８ｘ
」、レジスタ３４にドツト刻み幅ｒｄｙＪ、レノスタ、
９５　Ｋｒ　ｏＪ、レジスタ３６ｊＣ副走査方向（Ｓｓ
）の初期値ｒ　ｓｙＪがそｉｌ、それセットされる。

ここで上記レジスタ３２．．９４１／Ｃセツトされるド
ツト刻み幅（ｄｘ、ｄｙ　）　ｌｄ拡大縮小倍率の逆数
値として与えられる。又、レジスタ３３ＶＣは、［Ｉ　
ｘ＝（ｄｘ　−１）／２　：］でなるｌｘが初期値（、
、）として与えられ、レジスタ３６ＶＣは、（Ｉｙ＝（
ｄｙ−１）／２）でなるＩｙが初期値（−ｙ）として与
えられるもので、ｄｘ又はｄｙが「１」以下のとき（即
ち拡大時）は、Ｉｘ又はＩｙが負となって１文字バッフ
ァ５２の原文字・母ターン格納領域外のアドレスを示し
、ｄｘ又はａｙが「１」以上のとき（即ち縮小時）はＩ
ｘ又は工ｙが正となって１文字バッファ５２の原文字ノ
母ターン格納領域内のアドレスを示す。又、レジスタ５
０には補間テーブルＲＯＭ　５　Ｂより出力される補間
値と比較をとり、新ドツトの何れのレベル以上のものを
意味のあるドツトとするかを決定するための任意レベル
（０〜２５５レベル）の比較値即ち閾値（ｔｈ）がセッ
トされる。

更にＣＰｔ１　ｌ　Ｏは、漢字・やターンメモリ５１よ
り、ドツト補間対象となる１文字分のドツト・母ターン
データを読出し、この文字・ｆターンデータを１文字バ
ッファ５２に書込む。この際、１文字バッファ５２’ｆ
Ｃは、上述したように、ドツト補間対象となる１文字分
のドツト・やターンデー、夕が、その周囲を意味の無い
”Ｏ＃のドツトで囲まれた状態で配憶される。

上記レジスタ３ノ〜３６へのデータセット、及び１文字
バッファ５２への補間対象文字・そターンの取出しが終
了した後、選択制御回路４９の制御の下に、レジスタ、
？Ｊ、５６に貯えられたイニシャルドツトアドレスとな
るデータ（ＩＩＸ　。

ｓｙ）が選択回路４１．４５ＶＣよシ選択され、それぞ
れ対応するレジスタ４２．４６に貯えられる。更に主走
査の開始にあたって、上記レジスタ４２，４ｅＶｃ貯え
られたデータ（ＩＸ＋ｌｙ）が選択回路４３．４７ＶＣ
よシ選択され、それぞれ対応するレジスタ４４．４８に
貯えられる。

このレジスタ４４．４８に貯えられたデータ（８ｘ　ｒ
　’ｌ　）’　）は、その整数部の値がビット選択回路
５３に与えられ、小数部の値が補間テーブルＲＯＭ　ｓ
　ｓ　ＶｃＩｔ　ラｈル。

ビット選択回路５３は上記入力された整数部の値にもと
づいて１文字バッファ５２より、■格子４点のドツト情
報を選択し、補間テーブルＲＯＭ　５８　Ｋ供給する。

この際、拡大時（ｄｘ　Ｈｄｙ　＋く１）Ｋ於いては、
ビット選択回路５３Ｖ’Ｃ１１文字バッファ５２の原文
字・ぐターン格納領域外のアドレスを示す負の値が与え
られることから、原文字パターン格納領域外のドツトを
含む１格子４点のドツト情報よりドツト選択を開始する
。

又、縮小時（ｄｘ、ｄｙ〉１　）Ｋ：於いては、ビット
選択回路５３Ｋ、１文字バッファ５２の原文字・卆ター
ン格納領域内のアドレスを示す正の値が与えられること
から、原文字・母ターン格納領域内の１格子４点のドツ
ト情報よシドット選択を開始する。

補間テーブルＲＯＭ　５　Ｂは、上記レジスタレジスタ
４４．４８からの各オフセット値（ｔＨ。

ドツト）と、ビット選択回路５３からの周囲４点のドツ
ト情報と１　ドツト・ｅターン認識部（ＤＳＰ）からの
１ビツトの補間値切替選択信号とを入力情報として、そ
の内容に従う８ビツトの補間値（Ｑｘｙ）を出力する。

この際、ビット選択回路５３よシ出力された１格子４点
のドツト・母ターン、がドツトパターン認識部（ＤＳＰ
）　Ｋより認識され、第４図に示す如く１％定のドツト
・ｆターンである際は、更にその周囲の格子の特定ドツ
トのオン・オフ状態を認識して、そのドツト状態に応じ
た１ビツトの補間値切替選択信号を出力する。即ち、例
えば第４図に示す如く、周囲４点のドツト（Ｄ□、Ｄ）
、Ｄ２．ＤＪ）のうち、１点のみがオフ即ち”Ｏ″（図
では白抜きで示すＤｏ）である際は、更にその周囲の格
子の特定ドラ）　（Ｄａ、Ｄｂ）のオン・オフ状態を認
識し。

Ｄａ、Ｄｂ−”ｌ”であれば、第３図（ｄ）　Ｋ示すよ
うなコーナータイプのテーブル（Ｔ））を選択し、又、
　Ｄａ、Ｄｂの少なくとも何れか一方が“０″であれば
、第３図（ｆ）　Ｋ示すような斜形タイツのチーゾル（
Ｔｏ）を選択すべく補間値切替選択信号を出力する。又
１周囲４点のドツト（ＤＯ。

Ｄ　７　、　Ｄ　ｚ　、　Ｄ　、？　）のうち、１点の
みがオン即ち”１″（図では重点で示すＤＯ）である際
は、更にその周囲の格子の特定ドラ）（Ｄａ、Ｄｂ）の
オン・オフ状態を認識し、Ｄａ、Ｄｂ＝”Ｏ”であれば
、第３図（ａ）　Ｋ示すようなコーナタイゾのテーブル
（Ｔ７　）を選択し、又、Ｄａ、Ｄｂの少なくとも伺わ
か一方が１”であれば、第３図（、）Ｋ示すような斜形
タイツのテーブル（ＴＯ）を選択すべく補間値切替選択
信号を出力する。

このように、４点のドツト領域内に位置する新たなドツ
トの補間値は１その４点のドツトが上記したような特定
のパターンをなすとき、更にその周囲のドツト状態によ
って定められる。そして上記補間テーブルＲＯＭ　５　
Ｂより出力された８ビツト（０〜２５５レベル）の補間
値ｕ　＝＋　ンノ！レータ５９１Ｃ入力されて、レジス
タ３６に貯えられた比較値即ち閾値と比較され、補間値
が閾値を越えていれば、意味のあるドツトであることを
示す、”１″レベルの信号を出力し、又、補間値が閾値
を越えていなければ、意味の無いドツトであることを示
す、“０″レベルの信号を出力する。

一方、補間テーブルＲＯＭ　５８より１ドツトの補間値
が出力された後、レジスタ４４の内容とし、ジスタ３２
の内容とが加算回路３８により加算されるとともＫ、レ
ジスタ４８の内容とレジスタ３５の内容とが加算回路４
０によシ加算され、その各加算結果のデータが選択制御
回路４９の制御のもとＫそれぞれ対応するデータセレク
タ４．？、４７により選択されて、レジスタ４４．４８
１／Ｃ貯えられる。この際、主走査方向のドツト刻み幅
を示すレジスタ３２．３５のうち、レジスタ３２には、
指定された拡大縮小倍率に従うドツト刻み幅（ｄｘ）が
設定されているが、レジスタ３５には、正体（又は長体
、半体）のドツト補間であることから上述した如く「Ｏ
」が設定されており、従って、レジスタ４４の内容（ド
ツトアドレス）は、１ドツトの補間処理毎Ｋ、指定され
た拡大縮小倍率に従うドｙ）刻み幅（ｄ、）をもって逐
次更新されるが、レジスタ４８の内容は結果的に更新さ
れず初期設定時のデータがそのまま保持される。又、１
回の主走査が終了する毎に、レジスタ４２の内容とレジ
スタ３ノの内容とが加算回路３７ＶＣ，よシ加算される
とともにルジスタ４６の内容トレジスタ３４の内容とが
加算回路３９ＶＣよシ加算され、その各加算結果のｒ−
夕が選択制御回路４９の制御のもとにそれぞれ対応する
データセレクタ４ノ、４５により選択されて、レジスタ
４２゜４６１／Ｃ貯えられる。この際、副走査方向のド
ツト刻み幅を示すレジスタ３１．３４のうち、レジスタ
３４ＶＣは、指定された拡大縮小倍率に従うドツト刻み
幅（ｄｙ）が設定されているが、レジスタ３１には、正
体（又は長体、半体）のドツト補間であることから上述
した如く「０」が設定されており、従って、レジスタ４
６の内容（ドツトアドレス）は、１回の主走査が行われ
る毎Ｋ、指定された拡大縮小倍率に従うドツト刻み幅（
ｄｙ）をもって更新されるが、レジスタ４２の内容は結
果的に更新されず初期設定時のデータがそのまま保持さ
れる。

このようＫして、順次、補間テーブルＲＯＭ　５８よシ
、新たなドツトアドレスに対する補間値が出力され、こ
の補間値が、コンパレータ５９によ、シ、レジスタ５０
の閾値（ｔｈ）と比較されて。

新たなドツト情報が生成される。

そして上記コンパレータ５９より出力された補間処理後
の新ドツト情報は、順次、シフトレジスタ６０ｊＣ貯え
られ、１バイト単位でＣＰＵパス１２上に送出される。

この際、　ＣＰＵパス１２上に送出されるドツト補間処
理された文字・母ターンデータが、例えばノリントアウ
ト用として印字制御部１７のラインバッフアノ８に書込
まれる場合であって、かつオフセットレジスタ２８ＶＣ
１〜７ドツト範囲内のオフセット値がセットされている
場合（例えばドツト補間されたルビ文字をノリントアウ
ト時に＋　（＋　＝１　＋　２　＋・・・、７）ドツト
下方へ移動させる場合）、又は、・リーン変換された文
字の主走査方向ドツト数が、その出力対象となるイメー
ジメモリの書込み幅（８ドツト）の倍数とならず、イメ
ージメモリ側のバイト境界（書込み幅）と合わせる必要
が生じ、オフセットレジスタ２８に、そのオフセット値
（ｉ）が設定されている場合等に於いては、そのオフセ
ットレジスタ２８のオフセット値（ｉ）Ｋ従い、オフセ
ットデータ生成部２９よりオフセットデータ（ｉ個の０
”）が生成されて、該データが主走査の開始に先立ち、
シフトレジスタ６０’ｇ、セットされ、その後に続いて
ドツト補間されたデータ即ち、変換処理された文字・母
ターンドツトが書込まれる。

上舵した動作は正体（又は長体、半体）を出力対象とし
た場合であったが、例えば回転体を出力対象とした場合
のドツト補間アドレスの生成処理時に於いては、レジス
タ３１〜３６の全てに１指定回転角に従う三角関数テー
ブル２４内の所定三角関数データが一要素として含まれ
るデータがセットされる。

即ち、指定された回転角を〔θ０　〕、原フォントのＸ
方向ドツト数を［ａ＋１　）、原フォントのＸ方向ドツ
ト数を（ｂ＋ｌとすると、レジスタ３）には、ＤＸ　１
　＝　−ｄｘ−ｄｎθ。

レジスタ、９２　Ｋは、Ｄ　Ｘ　２　”’　ｄ　ｘ−ｃ
ｏｓθ０レジスタ３４には、ＤＹ１＝ｄｙ−ｃｍθ０レ
−）Ｘｐ３５Ｖｃは、ＤＹ２＝ｄｙ−ｄ＞θＯがそれぞ
れセットされる。

又、レジスタ３３　（Ｘｉ　１ｎｉｔ　）、及びレジス
タ３ｅ　（Ｙｌ　１ｎ１ｔ）には、（１）、Ｏ０≦００≦９０°のとき、ＸＩ　１ｎｉｔ＝　”　ａ−２−（ａ＋１−ｄｘ　）ｃ
ｏｓ２θ。

　２Ｙｌ　１ｎｉｔ＝　−」（１ｄｙ）−ユ（ａ＋１−ｄｉ
）２ ±−ｄθ０ｄｘ（２）、９０≦００≦１８０°のとき、ＸＩ　１ｎｌｔ
　＝ａ＋　”　（１ｄｘ）　−Ｌ（ｂ＋ｔ−ｄｙ）−蜘
２θＧ２　ｄｙＹ１ｉｎｌｔ＝’ｂ＋１（ｂ＋１−ｄｙ）ｃａｓ２θ０
２（３）、１８０°≦００≦２７０°のとき。

Ｘ　１１ｎｉｔ＝’ａ＋’（ａ＋１−ｄｘ）ｃｏｓ２θ
０２Ｙｌ　１ｎｌｔ＝ｂ＋”（１−ｄｙ）十−（ａ＋１−ｄ
ｘ）’！’ｇｌｎ２θ０２　ｄｘ（４）、２７０°≦θＧ≦３６０°のとき、Ｘｌｉ出＝
委（１−ｄｘ）＋一！−（ｂ＋１−ｄｙ　）−ｓｉｎ２θ０２　ｄｙＹ　１　ｊｎｉｔ　＝”ｂ−”（ｂ＋１−ｄｙ）　ｃｍ
２θ０２をそれぞれセットする。

上述の如くして、転回角度（θｏ）Ｋ従う三角関数デー
タを含むドツト刻み幅、イニシャルアドレス等の各、設
定値（ＤＸＩ　、ＤＸ２　、ＤＹＩ　。

ＤＹ２．Ｘ１ｉｎｉｔ、Ｙｌｉｎｌｔ）を算出し、それ
ぞれ対応するレジスタ３１〜３６１７セツトした後、上
述したような主走査方向、及び副走査方向に対するドツ
ト補間アドレス生成処理を順次実行することＫより、指
定角度（θ０）に従った転回文字ノやターンドツトが得
られる。

又、斜形化文字を出力対象とした場合のドツト補間アド
レスの生成処理時に於いては、レジスタ３１〜３６のう
ちの特定のレジスタに、指定傾斜角に従う三角関数テー
ブル２４内の所定三角関数データを一要素として含んだ
データがセットされる。

即ち、指定された斜体角を〔θ０〕、原フォントのＸ方
向ドツト数を［ａ　＋１　：］、原フォントのＸ方向ド
ツト数を（ｂ＋１）とすると。

０°≦００≦９０°の範囲で。

レジスタ、？　Ｉ　Ｋは、ＤＸ１＝ｄｘ−一００レソス
タ３２に鉱、ＤＸ２＝ｄｘレジスタ３４には、ＤＹ１＝ｄ）’ レジスタ３５には、ＤＹ２＝０がそれぞれセットされ、又、レジスタ３３には、Ｘ１１ｎｌｔ＝レジスタ３６に
は、　Ｙ　１１ｎｉｊ　＝＝−−！−（１−ｄｙ）がそれぞれセットされる。

上述の如くして、傾斜角度（θｏ）Ｋ従う三角関数デー
タを含むドツト刻み幅、イニシャルアドレス等の各設定
値（ＤＸＩ、ＤＸ２．ＤＹＩ、ＤＹ２゜Ｘｌ　１ｎｉｔ
　、Ｙｌ　１ｎｉｔ　）を算出し、それぞれ対応するレ
ジスタ３１〜３６にセットした後、上述したような主走
査方向、及び副走査方向に対するドツト補間アドレス生
成処理を順次実行することＫより、指定角度（θ０）に
従って斜形化された斜体文字・やターンドツトが得られ
る。

上述したような、指定角度（θｏ）Ｋ従う三角関数デー
タを含むドツト刻み幅、イニシャルアドレス等の各設定
値（ＤＸＩ、ＤＸ２．ＤＹＩ、ＤＹ２゜ＸＩ　１ｎｉｔ
　、Ｙｌ　１ｎｉｔ　）をもとに、上述したような主走
査方向、及び副走査方向く対するドツト補間アドレス生
成処理を順次実行して、その生成されたドツト補間アド
レスをもとに新たなドツト情報を得る。この新たなドツ
ト情報は、上記同様に、ｍ次シフトレノスタ６０に貯え
られ、バイト（８ビツト）単位でＣＰＵバス１２を経由
し、出力対象となる１例えば印字制御部１７のラインバ
ッファ１８に書込まれる。

この際、ラインバッファ１８け、通常印字文字高のドツ
ト構成に対応するビット幅（例えば縦８Ｘ３＝２４ド、
ト）で構成されており、従って上述したような回転体文
字、ｆ＋体文字等の変形文字に対しては、縮小パターン
の場合を除き、２４ドツトのサイズには収１らない。そ
こで、このような場合は、上述したレジスタ初期設定の
際に、新たに生成される文字・リーンを複数のゾーンに
分けるべく、ＣＰＵ　７０が、指定された変換字体及び
その角度、拡大縮小倍率等をもとに変換された文字に対
してのゾーン数を算出し、このゾーン数を表わすデータ
をゾーン指定用のレジスタ２５にセットして、ゾーン単
位のパターン書込み毎に上記レジスタ２５の内容をデク
リメント（−１）Ｌ、その内容がｒＯＪとなるまでは、
各ゾーンのパターンデータを同一文字・ぐターンとして
扱う。即ち、ゾーン指定用レジスタ２５ＶＣよシ指定さ
れたゾーンに対しては、その各・母ターン間に空白エリ
ア（即ち行間隔）を介在させず、連続するドツト印字指
定を行なう。この際の・ｔ−ン分けの一例を第１１図に
示している。

上記ゾーン数の算出手段は、第７図、及び第８図に示す
ように、指定された、回転角度／斜体角度／拡大縮小倍
率等から、変換（変形）された文字に対して外接するｘ
’ｙ方向の長方形（正方形を含む）の大きさをめ、その
方形の互に接する２辺の各ドツト数（ｘ−ｙドツト数）
をめて、これを前述したレジスタ初期設定の際に、Ｖサ
イズ（Ｖｓｉｚｅ）、　Ｈサイズ（Ｈｓｉｚｅ）のデー
タとして、レジスタ２１．２２にセットしておくことＫ
よシ、容易に認識できる。即ち、成る角度をもって変換
された文字に対しては、その文字の書込み（取扱い）が
、当該文字に外接する水平・垂直線上の長方形のエリア
をベースとして行われるもので、例えばプリントアウト
の際のドツト補間処理時に於いては、レジスタ２２ＶＣ
貯えられたＨサイズ（Ｈｓｌｚｅ）のデータをラインバ
ッファ１８のビット幅「２４」で除算すること罠より、
容易に上記ゾーン数をめることができ、又、表示出方の
際のドツト補間処理時に於いては、レジスタ２１１ｇ貯
えられたＶサイズ（Ｖａｌｚｅ）のデータを１表示行の
ビット幅「２４」で除算することＫよシ、容易にゾーン
数をめることができる。

又、上記ゾーン指定用のレジスタ２５に任意のゾーン指
定データを固定的に付与することＫよシ、指定された同
一ゾーンのパターンデータを連続的に繰返しイメージ展
開することができる。これによシ、上記ドツト補間処理
によって変形された文字・やターンを更に、その一部又
は全部を冗長化した変形文字・ぐターンとして印字又は
表示出力することもできる。

又、上記したＶサイズ（Ｖｓｉｚａ）、Ｈサイズ（Ｈｓ
ｉｚｅ）のデータは１文字ピッチの設定時、下線／′傍
線の処理時等に於いても参照される。即ち、上記したよ
うな、走査方向に任意の傾斜角度をもつドツト補間によ
って得られる斜形１転回等の文字は、その文字全体の高
さく文字高）及び幅（文字幅）が、傾斜角度、更にはそ
れに加えた拡大縮小倍率等によって様々に変化する。

従って上記したような変形文字を通常の行、桁方向（ｘ
、ｙ方向）をもってイメージ出力した際、文字ピッチ、
更には下線／傍線等を、既存の固定的な・ぐラメータ指
定手段で定めることができない。

そこで、ここでは、文字ピッチ、下線／傍線等の各処理
洗清しても上述したような外接する長方形を文字のボデ
ィフェースとして取扱う。

以下にこれらの処理手段を説明する。

先ず文字ピッチの処理動作を説明する。上述の如くして
、１文字分のドｙト補間処理が行われ、その新たに生成
された１文字分のドットイメー・ゾが、出力対象となる
例えば印字制御部１７内のラインバッファ１８１ｉ展開
される（書込まｈル）　ｉＫ、　ＣＰＵ　７　ｏは、レ
ジスタ２ノの内容（Ｖａ　ｉ　ｙ、ｅ　）が更新された
か否かを判断する。そして、上記レジスタ２ノの内容が
更新されていなければ、レジスタ２１１ｇニー貯えられ
たデータ（Ｖｓｉｚｅ）　Ｋ、更にその１／２の値を加
えたデータを文字ピッチを示す制御データとして印字制
御部１２ＶＣ，供給し、ラインバッファ１Ｂ上に展開さ
れる文字のピッチを制御する。又、上記レジスタ２１の
内容が更新される際は、その更新前のデータを特定レジ
スタ領域に保管しておき、その更新時に於いて特定レジ
スタ領域に保管した更新前のデータと更新されたデータ
との和の１／４の値を、更に上記レジスタ２１に貯えら
れた更新後のデータに加え、これを文字ピッチを示す制
御データとして印字制御部７７に供給し、ラインバッフ
ァ１８上に展開される文字のピッチを制御する。

このようＫ、成る角度をもって変換された文字に対して
は、その文字の書込み（取扱い〕が。

当該文字に外接する水平・垂直線上の長方形のエリアを
ベースとして行われることから、その長方形の横幅（ｆ
　ＩＪ　ｙ　）アウトの場合はＶｓｉｚｅ表示出力の場
合はＨｓｌｚｅ　）をもとに、隣接する文字との間のピ
ッチが定められる。行ピツチに対しても上記同様のピッ
チ制御が行なわれる。

この際の各種変形文字に対する文字ピッチ（ｃｐ）、及
び行ピッチ（ＬＰ）の設定例を第９図に示している。

尚、上記したピッチ制御は、常に隣接する文字の占める
エリア（外接する長方形）を考慮しながらピッチを定め
たが、処理を簡素化するため、単純にその時々のレジス
タ２ノ（又はレジスタ２２）値をもとにピッチを定める
制御手段をとってもよい。

次に、上記した外接する長方形をもとに、下線／傍線を
出力する際の動作を説明する。この際、プリントアウト
の場合は、レジスタ２１ｊＣ貯えられたデータ（Ｖｓｉ
ｚｅ）が参照され、表示出力の場合は、レジスタ２２に
貯えられたデータ（Ｈｓｉｚｅ）が参照される。ここで
けシリンドアウトの場合を例にとって下線／傍線の処理
動作を説明する。印字制御部７７に設けられた下線／傍
線制御部２３は、ＣＰＵバス１２を介して入力される印
字制御情報に含まれる下線／傍線の指示に従い、ライン
・ぐツ７７１８上に下線又は傍線のドツトを展開するが
、上述したような転回、斜体等の変形文字に対しては通
常の文字幅によるライン展開では対応がとれない。そこ
でレジスタ２ノの内容（Ｖｓｌｚｅ）を常時入力し、下
線／傍線の指示があると、そのときのし・ゾスタ２ノの
更新データ内容に従うライン長をもって下線／傍線のド
ツトパターンを生成し、ラインバッファ１８上に該当文
字に対応させて・ぐターン展開する。この際の各種変形
文字に対する下線の展開例を第１０図に示す。

〔発明の効果〕

以上詳記したように本発明によれば、所定ドツトマトリ
クス構成の文字・ぐターンを少なくとも主走査方向又は
副走査方向にドｙ）補間するドツト補間装置に於いて、
Ｘ成分とＸ成分とで表わされる主走査方向のドツト補間
アドレスを生成する手段、及びＸ成分とＸ成分とで表わ
される副走査方向のドツト補間アドレスを生成する補間
ドツトアドレス生成手段と、この補間ドツトアドレス生
成手段にょシ生成された前記各ドツト補間アドレスに従
う座標点の補間ドツトを生成する補間ドツト生成手段と
、この補間ドツト生成手段で生成された補間ドツト情報
を、そのドツト補間処理された文字パターンが展開され
るイメージメモリの書込み幅に対応するビット長をもっ
て貯えるシフトレジスタと、このシフトレジスタに対し
、主走査毎の補間ドツトの書込みに先立ち、前記イメー
ジメモリの書込み幅に相当するビット範囲内のオフセッ
ト値を選択的に生成し前記シフトレジスタに書込むオフ
セットデータ生成手段とを備えて、ドツト補間によシ生
ずる文字パターンドツトの書込み開始位置と前記イメー
ジメモリの書込み境界との対応をとる仁とのできるよう
Ｋしたことにより、原文字フォントを高精度のドツト補
間をもって任意の拡大縮小倍率、角度等に従い変形した
際Ｋ、変形文字毎のイメージデータの取扱いが容易とな
う、かつ任意の文字をイメージメモリの書込み幅の範囲
内で移動できることから、ドツト補間された文字・母タ
ーンの出力機能を拡充できる。

【図面の簡単な説明】

第１図（ａ）乃至（ｃ）ｔｉ、それぞれ従来のドツト補
間処理手段を説明するだめの図、第２図は本発明の一実
施例に於ける要部の構成を示すブロック図、第３図乃至
第１１図はそれぞれ上記実施例の動作を説明するだめの
もので、第３図（＆）乃至（ｆ）はそれぞれドツト補間
処理により生成される新たなドツトを囲む１格子４点の
ドツト情報（ドツトパターン）と補間テーブルＲＯＭ　
Ｋ設定された補間値のレベル区分とテーブルタイツとの
関係を示す図、第４図はテーブルタイツの選択切替動作
を説明するための図、第５図（、）乃至（ｄ）はそれぞ
れパターン変換例を示す図、第６図（、）　、　（ｂ）
はＣＲＴ表示の際の主・副走査方向とプリントアウトの
際の主・副走査方向とを対比して示す図、第７図の各種
設定データの関係を示す図、第８図はドツト補間処理に
よシ・母ターン変換された文字と、その文字に外接する
長方形との関係を示す図、第９図は各種変形文字に対す
る文字ピッチ及び行ピッチの設定例を示す図、第１０図
は各種変形文字に対する下線の展開例を示す図、第１１
図はゾーン分は手段を説明するだめの図である。ノＯ・・・ＣＰＵ、１１・・・メインメモリ（ＭＭ）、
ノ２・・・ＣＰＵパス、ノ３・・・表示制御回路（ＣＲ
Ｔ−Ｃ）。１４・・・フレームメモリ（ＦＭ）、１５・・・・母う
レルーシリアル変換回路（ＰＳ）、１６・・・ＣＲＴ表
示部、１７・・・印字制御部、１８・・・ラインバッフ
ァ、１９・・シリアルドットノリンタ、２ノ。２２．２５，２６，２７，２８，３１，３２゜３３．３
４．３５，３６，４２，４４，４６゜４＆　、５０．５
４．５６・・・レジスタ、２３・・・下線／傍線制御部
、２４・・・三角関数テーブル、２９・・・オフセット
データ生成部、３７．３８１３９．４０・・・加算回路
（ＡＤＤ−Ａ　、　ＡＤＤ−Ｂ　、　ＡＤＤ−Ｃ、ＡＤ
Ｄ−Ｄ　）、４１．４３，４５．４７・・・データセレ
クタ、４９・・・選択制御回路（ＳＣ）。５ノ・・・漢字ツクターンメモリ（ＫＰＭ）、５２・・
・１文字バッファ、５３・・・ビット選択回路、５５・
・・判別制御回路、５７・・・ドツト判別回路２５８・
・・補間ｆ　−７’　ルＲＯＭ　、６９・・・コン／４
’レータ、６０・・シフトレジスタ。出願人代理人　弁理士　鈴　江　武　彦第８図第９図第１０図第１１図

Claims

【特許請求の範囲】

所定ドツトマトリクス構成の文字・母ターンを少なくと
も主走査方向又は副走査方向にドツト補間するドツト補
間装置に於いて、Ｘ成分とＸ成分とで表わされる主走査
方向のドツト補間アドレスを生成するとともに、Ｘ成分
とＸ成分とで表わされる副走査方向のドツト補間アドレ
スを生成する補間ドツトアドレス生成手段と、この補間
ドツトアドレス生成手段により生成された前記各ドツト
補間アドレスに従う座標点の補間ドツトを生成する補間
ｔ’ｙ）生成手段と、この補間ドツト生成手段で生成さ
れた補間ドツト情報を、そのドツト補間処理された文字
・ぐターンが展開されるイメージメモリの書込み幅に対
応するビット長をもって貯えるシフトレジスタと、この
シフトレジスタに対し１主走査毎の補間ドツトの書込み
に先立ち、前記イメージメモリの書込み幅に相当するビ
ット範囲内のオフセット値を選択的に生成し前記シフト
レジスタに書込むオフセットデータ生成手段とを具備し
、ドツト補間によって生ずる文字パターンドツトの書込
み開始位置と前記イメージメモリの書込み境界との対応
をとることのできるようＫしたことを特徴とする補間ド
ツト・ぐターンの出力制御方式。