JPS5961074A - 電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタの製造方法

Info

Publication number
JPS5961074A
JPS5961074A JP58156563A JP15656383A JPS5961074A JP S5961074 A JPS5961074 A JP S5961074A JP 58156563 A JP58156563 A JP 58156563A JP 15656383 A JP15656383 A JP 15656383A JP S5961074 A JPS5961074 A JP S5961074A
Authority
JP
Japan
Prior art keywords
layer
lacquer
effect transistor
field effect
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58156563A
Other languages
English (en)
Other versions
JPH0644577B2 (ja
Inventor
デイデイエ・セルジユ・メイニユアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS5961074A publication Critical patent/JPS5961074A/ja
Publication of JPH0644577B2 publication Critical patent/JPH0644577B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 効果トランジスタの製造方法に関するものである。
一般に本発明はエレクトロニクスの分野、更に特に半導
体素子の製造方法に適用される。
かかる製造方法は従来技術から知られ、例えば本出願人
の出願に係るフランス国特許出願第８０２７　４２３号
明細書があり、この明細書には一つの位置合せ中央縁部
に沿ってアンダーエツチングすることによりサブミクロ
ン範囲のマスクを用いることなくショットキードレイン
とサブミクロン範囲のゲートを有するＮＥＴ　）ランジ
スターを製造する方法が記載されている。
特にこの方法により、例えばホトエツチングの如き従来
の技術を適当に使用することによりサブミクロン範囲の
マスクを用いることなくサブミクロン範囲のゲートを有
するＦＥＴトランジスターを得ることができる。
然し上記フランス国特ｒ「出願明細書に記載されている
方法を用いることにより得られるＦＥＴ）ランジスター
は、ショットキードレインを有する著しく特別のトラン
ジスターであり、この方法は最も一般的なトランジスタ
ーの製造に適用することはできない。
従って本発明の目的は、極めて特殊なｊ芯用で、あらゆ
る種類の電界効果トランジスター、更に特にオーム接点
およびショットキーゲートの３ｕ　ＬＱでドレインおよ
びソース電極を有する従来のＦＥＴトランジスタ奈得る
ことができる小寸法の開口を設ける一層一般的な方法を
提供することにある。
本発明の方法は、次の工程： ａ）波長の短い放射に感応性のラッカ一層、これ等の放
ｑ．ｔに対し不透過性の材料の層および波長の上り侵い
放射に対し感応性のラッカーの第２の層を基板に被着し
、 ｂ）このように被覆した基板の全領域をさらすマスクを
介して波長のより長い放射に露出し、Ｃ）上記第２のラ
ッカ一層の露出した部分を溶解し、 ｄ）ラッカーで被覆されていない不６過性物質の層を攻
撃し、この工程をアンダーエツチングが代表的に１ミク
ロンより短い距離に亘って得られるまで続け、 ｅ）上記第２のラッカ一層で被覆された縁部に沿う位置
合せにより不透過性物質の新しい層を被着し、 ｆ）第２の層の未露出ラッカーを溶解し、ｇ）波長の短
い放射に露出し、 ｈ）第１の層の露出したラッカーを溶解し、ｉ）基板を
エツチングして小寸法の開口を設け、ｊ）第１の層の未
露出ラッカーを溶解する工程を含むことを特徴とする。
このようにして、サブミクロンのマスクを使用すること
なく、使用後消失する中間図形に沿う位置合せによりサ
ブミクロン範囲の寸法を有する開口が得られる。
次に本発明を図面につき説明する。
第１図〜第８図に、本発明のＦＥＴ　）ランジスタの製
造工程別生成物の断面を示す。
ＦＥＴ）ランジスタを自己位置合せにより装造する方法
は、従来技術からよく知られており、例えば添加剤を変
えることによる、エヌ・ベー・フィリップス・フルーイ
ランベンファブリケンのフランス国ｑ＋許第１，４８７
，７８１号明細書および基板を変えることによる、ウェ
スチングハウス・エレクトリック社の米国特許第、３，
６７８，５７３号明細書に記載されている。
然し、これ等のマスクを介してのホトエツチング法は、
使用する手段に固有の制限を有し、これは使用する放射
の回折現象に帰するものであり、上記放射は一般に使用
するラッカー系を露出するための紫外線であり、１ミク
ロンより大きい寸法を有する開口を使用することを必要
とする。
本出願人の名前で１９８０年１２月２４日に出願したフ
ランス国特訂第８，０２７，４−２３号明細書によると
、１ミクロン未満の寸法、例えば０．５μｍ程度の寸法
を有する開口を、ホトエツチングおよ・びアンダーエツ
チング法を適当に使用することに１より設りることかで
きるが、このように記載されている方７には、ショット
キードレインを有する特定のトランジスタにだけ使用さ
れた。
従来技術、特に雑誌アイビーエム・テクニカル・ディス
ク１７−ジャー・プルテン、第１９巻、庖１１１９７７
年４月、第４０８９〜４０９０頁から、１μｍ　Ｈｉｌ
！度の窓の２つの縁部を同時にアンダーエツチングし、
２つの縁部に沿って位置合せすることにより保シ旧・啄
を被着させ、一方２つの横方向領域を１μｍより短かく
することができる距離に亘り自由にしておくことにより
サブミクロン範囲の寸法の空間分設ける方法は知られて
いる。
本発明の方法は、使用する手段−窓の２つの縁部をアン
ダーエツチングせずｔＡ　ｄ　Ｊ傍のいずれかを被着し
ない−および下記の特定例で示す図面の記載により示さ
れるように得られる結果−サブミクロンの単−空間−に
より後益と異なる。
第１図において、半導体材料ｌは例えば砒化ガリウム（
ＧａＡＳ　）で、この上にオーム接続を形成す゛る金属
または合金、例えば金−ゲルマニウムの合金（例えば蒸
着により被着したＡｕ　−Ｇｅ　８０／２ｏ）の第１の
金属層２を被着する。この蒸−Ｘｌは、あとで材料を従
来のホトエツチングにより除失してミクロン範囲の第１
の窓を開口することのさまたげとならない半導体の全表
面に或いはソースおよびドレイン′「ＩＬ極を形成する
ように制限した領域だけに行うことができ、他の表面部
分を被揖層により保ｄ色シて蒸着を行うことができ、第
２の変形方法が今日Ｊｌともしばしば使用されている。
次いで第２図に示す如く、遠紫外線またはＸ線の如く波
長の短い放射に感応性のラッカー、例えばＰＭＭＡの第
２のＭ３を被着し、然る後これ等の放射を透過しない物
質、例えばシリカ（５ｉｎ２）または窒化珪素（５ｉ８
Ｎ、　）或いは種々の金属、例えばアルミニウム（Ａｌ
）、タンタル（Ｔａ　）若しくは金（Ａｕ　）の第３の
層４を、例えば蒸着により被着し、最後に、紫外線に感
応性のラッカー、例えばシラブレーからＡＺ１３５０（
商品名）として市販されているラッカーの５０００人程
度０僅か・な厚さを存するり）４の層５を被着する。
このように被覆した基板を、次いで第３図に示すように
、ミクロン範囲の第１の窓Ｆの主中心線に沿って上Ｂｔ
　’＋ｕ界効果トランジスタを、その中心部で露出する
マスクを介して感応性放射に露出し、露出したラッカー
を普通の溶剤、例えば稀塩基溶液（例えば薄いソーダの
溶液）により除去し、然る後シリカ（８１０２）または
タンタル（Ｔａ）のような不透過性層４を、例えばＯＦ
、１０２プラズマによりエツチングし、代表的にはラッ
カ一層の残留部分の下で１ミクロン未満、例えば０．５
μｍ程度の距離に亘り十分正確で且つ制御した方法で、
例えば数分間程度の時間で、この０．５μｍの距離に亘
りアンダーエツチングする。周囲は十分規則正しく、凹
凸は１００Å以下である。
次いで第３の層の材料と同様の材料、例えばシリカ（Ｓ
ｉＯ２）の新しい層６を被着し、一方アンダーエッチン
グにより得られるシャドウ効果を利用し；残留するラッ
カ一層５の一つの中心縁部に沿う位置合せにより、サブ
ミクロン範囲の一定の寸法の未被覆領域がシャドウ効果
により得られ、この領域は、使用後消失するので、中間
形成部分であるサブミクロン範囲の第２の窓を構成する
。
次いで、露出せぬラッカーを適当な溶剤により除去する
。シップレイＡＺ１３５ｏ形のラッカーのようなきれい
なポジティブラッカーの場合に（ま、この目的にアセト
ンが特に適する。このラッカ一層を除去する場合には、
このラッカ一層５上に被着した不活性物質の層６も除去
される（所謂「リフトオフ」または更に特に剥離法）。
第５Ｖに示すように、相互に合った窓が得られ、その第
１の窓（Ｆ）はミクロン範囲で、第２の窓（ｆ）はサブ
ミクロン範囲である。
次いで、例えば厚いＰＭＭＡラッカーを使用する場合に
は、Ｘ線または遠紫外線にアセンブリイを再び露出し、
然る後露出したラッカーの部分を、例えばイソブチルメ
チルケトンにより攻撃する。
適当な現像液は使用するラッカーの関数として変化する
が、一般には製造業者により示され、供給される。次い
でサブミクロンの範囲の中間窓ｆを・例えばフレオレ／
酸素（ＣＦ４１０　）プラズマにより第６図に示すよう
に除去することができる。
次いで半導体ム゛グのラッカーで被覆されていない領域
をエツチングし、＜ｔｉｔ化ガリウムを半導体材料とし
て選定する場合には、適当なエツチング溶液は例えば稀
くえん躯であり、凹所が得られ、その形はほぼ攻撃する
溶液により決まるか、また他の多くのパラメータ、例え
ば結晶の配列等により決まる場合もある。次いで第７図
に示されるように、上記凹所の底部（７ａ）を被搬する
が、ラッカ一層３の垂直壁により維持されるシャドウマ
スクにより完全に制限され、上記壁に対して自己位置合
せされる例えばアルミニウムのような半導体材料と整流
接点を形成する金属の他の金属１ｖＩ７を被着する。
残留する未露出ラッカーの、例えばトリクロロエチレン
による除去および上部金属ＭＣ７ｂ）の部分の剥離によ
る除去後の最終生成物を第８図に示す。
この最終生成物、ここではショットキーゲートを有する
１ｔＬ界効果トランジスタは、半導体材料に設けられる
凹所がソースおよびドレイン電極を形成する金属層２に
より画成されず制限されない点で他の既知方法により得
られる他のトランジスタと明確に区別される。
多くの修正が、本発明の範囲を逸脱することなく可能で
あることは当業者に明らかである。このようにして、最
終の金属層７により形成される整流接点はアルミニウム
製とすることができるが、また他の金属、例えばチタン
／白金／金の金属連続層等からつくることができる。更
にラッカーの選定は広範囲に変えることができるが、選
定されたものはこれ等のラッカー（露出された部分また
はし“に出されなかった部分）を除去するための化学的
溶液が、上層（５）の部分を除去せんとする最初の浸漬
中下層（８）が全く変化しないように異なるべきである
こと並びに上方のラッカー／１（５）の感応性放射（Ｕ
Ｖ）が下部のラッカ一層（３）のＸ線または遠紫外線よ
り長い波長を有しこの結果２つのラッカ一層間に配置さ
れる第３の層（４）により引き・とめされる点で、完全
には自由でない。最終に、特にこの方法はＦＥＴ　）ラ
ンシスタの製造に限定されず、ずぺての種類の工業的製
品の製造を包含する。
【図面の簡単な説明】
第１図乃至第８図は本発明のＦＥＴ）ランシスターの製
造方法の各工程別生成物の断面図である。 】・・・半導体材料　　　２・・・第１の金属層３・・
・第２の層　　　　４・・・第８の層５・・・第４の層
　　　　７・・・金属層７ａ・・・ゲート１は極。 特許出願人　　エヌ・ベー・フィリップスフルーイラン
ペンファブリケン １２

Claims (1)

  1. 【特許請求の範囲】 Ｌ　　（ａ）波長の短い放射に感応性のラッカ一層とこ
    れ等の放射を透過しない材料の層と波長のより長い放射
    に感応性のラッカーの第２の層を基板に被着し、 （ｂ）このように被覆した基板の全領域を、曝７　露す
    るマスクを介して波長のより長い放射に露出し、 （Ｃ）露出したラッカーの上記第２の層の部分を浴解し
    、 （ｄ）ラッカーで被覆されていない不透過性物質の層を
    攻撃し、この工程を、代表的には１μｍ未満の距離に亘
    りアンダーエッチが得られるまで継続し、 （ｅ）上記第２のラッカ一層の露出された縁部に沿う位
    置合せにより不透過性物質の新しい層を被着し１ 、　　（０第２の層の未露出ラッカーを溶解し、＜ｇ＞
    波長の短い放射に露出し、 （１１）第１の層の露出したラッカーを溶解し、（ｉ）
    基板を小寸法の開口が得られるようにエツチングし、 ０）第１の層の未露出ラッカーを溶解することを特徴と
    する基板に小寸法の開口を設ける方法。 ２　ミクロン範囲の窓により分離されるソース電極とド
    レイン電極を構成する２つの領域の形態で半導体材料（
    １）とオーム接触を形成す□る第１の金属層（２）で被
    覆される半導体材料（１）からサブミクロン範囲で位置
    合せしたゲートを備える電界効果トランジスタを製造す
    るに当り、 （ａ＞　Ｘ線または遠紫外線のような波長の短い放射に
    感応性の第２の層（３）、これ等の放射を透過しない材
    料の第３の層（４）および紫外線のような波長のより長
    い放射に感応性のラッカーの第４の層（５）全被着し、 （′ｂ）ミクロン範囲の上記窓の主中心線に沿つて上記
    電界効果トランジスタを中心で曝露するマスクを介して
    上記第４のｊげ（５）を感応性紫外線に露出し、 （Ｃ）感応したラッカーを適当な溶液で溶解し、（（１
    ）上記第３の層（４）の被覆された部分のエツチングお
    よび代表的には１　ｐｍ未満の距離に亘るアンダーエツ
    チングを行い、 （ｅ）上記第３の層（４）の材料と同じ材料の新しい層
    （６）を、上記第４のラッカ一層の中心縁部に沿う位置
    合せにより被着し、 （ｆ）未感応ラッカーを適当な溶液により除去し、 （ｇ）第２の層（３）のラッカーをＸ線または遠紫外線
    のような波長の短い感応性放射に露出し、 （ｌ〕）感応したラッカーを他の適当な溶液により除去
    し、 （１）半導体材料（１）をエツチングして凹所を得、 −（ｊ）上記半導体材料と整流接点を形成する金属層（
    ７）を被着して上記凹所内に、上記第３の層（４）から
    代表的に１μｍ未満の相対的距離で位ｉｎする上記中心
    線の２つのｔ＜ｊ接する縁部に沿う自己位着合せにより
    、ゲート′屯極（７ａ）を形成し、 （ｋ）残留する未露出ラッカーを除去することを特徴と
    する電界効果トランジスターの製造方法。 ＆　上記半導体材料（１）が砒化ガリウムである特許請
    求の範囲第２頂記載の電、界効果トランジスタの製造方
    法。 表　第１の金ｈ４＃（２）がニッケルで被覆される場合
    のある金−ゲルマニウムの合金から成り、最後の金Ｗ４
    層（７）がアルミニウムから成る特許請求の範囲第２項
    または第３項記載の電界効果トランジスタの製造方法。 五　各ラッカーを化学的除去溶液が異なるように選定し
    、上部ラッカ一層（５）の感応性放射が下部ラッカ一層
    （８）の放射の波長より長い波長を有し両層間に配置す
    る第３の層（４）により引きとめられるようにした特許
    請求の範囲第２〜４項のいずれかの項に記載の電界効果
    トランジスタの製造方法。
JP58156563A 1982-09-01 1983-08-29 電界効果トランジスタの製造方法 Expired - Lifetime JPH0644577B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8214944 1982-09-01
FR8214944A FR2532471A1 (fr) 1982-09-01 1982-09-01 Procede de realisation d'ouverture de faible dimension, utilisation de ce procede pour la fabrication de transistors a effet de champ, a grille alignee submicronique, et transistors ainsi obtenus

Publications (2)

Publication Number Publication Date
JPS5961074A true JPS5961074A (ja) 1984-04-07
JPH0644577B2 JPH0644577B2 (ja) 1994-06-08

Family

ID=9277171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58156563A Expired - Lifetime JPH0644577B2 (ja) 1982-09-01 1983-08-29 電界効果トランジスタの製造方法

Country Status (5)

Country Link
US (1) US4517730A (ja)
EP (1) EP0104686B1 (ja)
JP (1) JPH0644577B2 (ja)
DE (1) DE3366468D1 (ja)
FR (1) FR2532471A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652793B2 (ja) * 1984-10-29 1994-07-06 新技術事業団 静電誘導トランジスタの製造方法
US4774555A (en) * 1987-08-07 1988-09-27 Siemens Corporate Research And Support, Inc. Power hemt structure
JPH023938A (ja) * 1988-06-20 1990-01-09 Mitsubishi Electric Corp 電界効果トランジスタ
US5112763A (en) * 1988-11-01 1992-05-12 Hewlett-Packard Company Process for forming a Schottky barrier gate
DE4202652C2 (de) * 1992-01-30 1996-03-28 Fraunhofer Ges Forschung Verfahren zum Aufbringen einer UV- und/oder elektronenstrahlempfindlichen Lackschicht
KR970000538B1 (ko) * 1993-04-27 1997-01-13 엘지전자 주식회사 게이트 리세스 구조를 갖는 전계효과트랜지스터의 제조방법
US6514805B2 (en) * 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
US6898941B2 (en) * 2003-06-16 2005-05-31 Carrier Corporation Supercritical pressure regulation of vapor compression system by regulation of expansion machine flowrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5364481A (en) * 1976-11-20 1978-06-08 Sony Corp Production of schottky type field effect transistor
JPS54146974A (en) * 1978-05-10 1979-11-16 Toshiba Corp Production of schottky field effect transistor
JPS5591833A (en) * 1978-12-30 1980-07-11 Fujitsu Ltd Method of forming submicron pattern
JPS5764975A (en) * 1980-10-07 1982-04-20 Mitsubishi Electric Corp Constructing method of narrow line
JPS57133682A (en) * 1980-12-24 1982-08-18 Philips Nv Method of producing field effect transistor
JPS57133862A (en) * 1980-12-30 1982-08-18 Matsukusu Fuakutaa Ando Kanpan Cosmetic vessel supporting assenbled body and supporting tub and supporting method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898353A (en) * 1974-10-03 1975-08-05 Us Army Self aligned drain and gate field effect transistor
US4077111A (en) * 1976-07-14 1978-03-07 Westinghouse Electric Corporation Self-aligned gate field effect transistor and method for making same
US4218532A (en) * 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
US4194285A (en) * 1978-06-15 1980-03-25 Rca Corporation Method of making a field effect transistor
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
US4414738A (en) * 1981-02-02 1983-11-15 The United States Of America As Represented By The Secretary Of The Navy Optical lithographic technique for fabricating submicron-sized Josephson microbridges

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5364481A (en) * 1976-11-20 1978-06-08 Sony Corp Production of schottky type field effect transistor
JPS54146974A (en) * 1978-05-10 1979-11-16 Toshiba Corp Production of schottky field effect transistor
JPS5591833A (en) * 1978-12-30 1980-07-11 Fujitsu Ltd Method of forming submicron pattern
JPS5764975A (en) * 1980-10-07 1982-04-20 Mitsubishi Electric Corp Constructing method of narrow line
JPS57133682A (en) * 1980-12-24 1982-08-18 Philips Nv Method of producing field effect transistor
JPS57133862A (en) * 1980-12-30 1982-08-18 Matsukusu Fuakutaa Ando Kanpan Cosmetic vessel supporting assenbled body and supporting tub and supporting method

Also Published As

Publication number Publication date
FR2532471B1 (ja) 1984-12-07
EP0104686A1 (fr) 1984-04-04
US4517730A (en) 1985-05-21
JPH0644577B2 (ja) 1994-06-08
FR2532471A1 (fr) 1984-03-02
EP0104686B1 (fr) 1986-09-24
DE3366468D1 (en) 1986-10-30

Similar Documents

Publication Publication Date Title
US4451554A (en) Method of forming thin-film pattern
JPS5961074A (ja) 電界効果トランジスタの製造方法
JPS60220976A (ja) 半導体装置の製造方法
JP2624157B2 (ja) 電界効果トランジスタの製造方法
JPH07130751A (ja) アルミ系金属膜のパターニング方法
JPS61141158A (ja) バンプ電極形成方法
JP3421268B2 (ja) パターン形成法
JPS58197883A (ja) 半導体装置の製造法
JP2941824B2 (ja) 金属配線パターン形成方法
JPS58209125A (ja) 半導体装置の製造方法
JP2521329B2 (ja) 半導体装置の製造方法
JPS63292630A (ja) 半導体素子の製造方法
JPS6193629A (ja) 半導体装置の製造方法
JPS62104177A (ja) 化合物半導体素子の製造方法
JPH05152294A (ja) 微細パターンの形成方法と半導体装置の製造方法
JPS6273744A (ja) 金属配線パタ−ンの形成方法
JPH04359522A (ja) ゲート電極形成方法
JP2825284B2 (ja) 半導体装置の製造方法
JPS62140425A (ja) エツチング方法
JPS6019661B2 (ja) 電極形成法
JPS5918643A (ja) マスクパタ−ンの形成方法
JPS6032203A (ja) 透明薄膜のパタ−ニング方法
JPS62221132A (ja) 電極配線パタ−ン形成方法
JPH0427129A (ja) 電界効果型トランジスタの製造方法
JPH0258251A (ja) 半導体装置の製造方法