JPS6019661B2 - 電極形成法 - Google Patents

電極形成法

Info

Publication number
JPS6019661B2
JPS6019661B2 JP3491976A JP3491976A JPS6019661B2 JP S6019661 B2 JPS6019661 B2 JP S6019661B2 JP 3491976 A JP3491976 A JP 3491976A JP 3491976 A JP3491976 A JP 3491976A JP S6019661 B2 JPS6019661 B2 JP S6019661B2
Authority
JP
Japan
Prior art keywords
layer
electrode
photosensitive resin
forming
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3491976A
Other languages
English (en)
Other versions
JPS52117550A (en
Inventor
明 小島
義雄 永窪
則夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3491976A priority Critical patent/JPS6019661B2/ja
Publication of JPS52117550A publication Critical patent/JPS52117550A/ja
Publication of JPS6019661B2 publication Critical patent/JPS6019661B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は半導体素子の製造に際しての電極形成方法に関
する。
半導体素子の電極としては、例えば金、白金、タングス
テン、モリブデン等よりなる多層膜構造の耐酸、耐湿性
の電極が提案されている。
この多層膜構造の電極形成においては、その後着用金属
として一般にチタン薄膜が用いられるが、各層を所定の
電極パターンに化学エッチングする際にサンドエッチン
グを生じいろいろな障害を生じ易し、。例えば第1図A
及びBに示すように所要の半導体領域1上にその電極を
被着形成する部分に窓孔を有するSi02膜の如き絶縁
膜2を被着して後、窓孔を含む絶縁膜2上の全面に順次
チタン薄層3、タングステン層4及び金層5を蒸着し、
次いで金層5上の電極として残すべき部分に感光性樹脂
層よりなるエッチングレジスト層6を形成し、然る後夫
々対応するエッチング液によって各金層5、タングステ
ン層4及びチタン薄層3をエッチングし最終的に所定パ
ターンの多層膜構造の電極7が形成される。しかし乍ら
、この場合チタン薄層3のエッチング時においてサンド
エッチングが大きいために第1図Bに示すように半導体
領域1に対する電極7の実効被着面積が小さくなり電極
7の被着強度が弱くなる。又、サイドエッチングによっ
てそのエッチング除去された空間部8に薬品等の汚染物
が溜りこれが絶縁膜2中に不純物として浸入し素子の特
性を劣化するような好ましくない現象が起る。本発明は
多層膜構造の電極の形成に際して、サンドエッチングを
生ずることなく薬品その他の汚染物質や残存しないよう
にし信頼性が高く、且つ接着強度の大なる電極を形成で
きるようにし、又極めて微小なパターンの多層膜構造の
電極が形成できるようにした電極形成法を提供するもの
である。
以下第2図を用いて本発明の電極形成法の一例を詳細に
説明する。
尚、図に於いてはトランジスタのベース・ェミッタの電
極形成に適用した場合であり、図に於いて11はコレク
タ領域、12はベース領域、13はェミッタ領域を夫々
示し、又14はSi02の如き絶縁膜を示す。
まず本発明に於いては例えばシリコン半導体基体10に
コレクタ領域11、ベース領域12、ェミッタ領域13
が夫々形成された後、その半導体基体10上の絶縁膜1
4に対しベース電極及びェミッタ電極を形成する部分の
絶縁膜をフオトヱツチングによって除去し夫々窓孔14
B及び14Eを形成する。
そしてこの窓孔14B及び14Eが形成された後その窓
孔14B及び14Eを含む全面に例えば300〜500
A程度の白金15を蒸着し(第2図A)、400005
分間の熱処理を施して後熱王水の中に入れて絶系談漠1
5上及び過剰の白金15を除去する。この白金15によ
ってベース電極あるいはヱミッタ電極を形成する部分の
半導体界面にオーミックコンタクトに供し得る白金シリ
サィド層16が形成される(第2図B)。次に基体10
上の全面に感光性樹脂層例えばネガタイプのOM町一8
3(商品名)を塗布し所定パターンに露光現象して後、
電極を形成せざる部分上にのみ爾後剥離層となる第1の
レジスト層17を形成する(第2図C)。
レジスト層17の膜厚は例えば5000△程度である。
現像処理した後酸素プラズマにて電極を形成すべき部分
の表面の有機系残存物を洗浄し、しかる後ライトエッチ
ング(軽いエッチング)にて白金シリサイド層16上の
薄い酸化膜を除去する。ライトエッチングのエッチング
液としては日20とHFとNH4Fとを夫々1000:
12:100の割合で混合せる溶液を用い得る。ここで
レジスト層17は爾後これを剥離することによってレジ
スト層17上に彼着せる不要の金属層を同時に選択除去
するために用いられる。次にレジスト層17が付着され
たままの状態で全面に順次チタン(Ti)層18、タン
グステン(W)層19、チタン(Ti)層20及び金(
Au)層21を夫々蒸着する。ここで第1のチタン簿層
18の厚さは500A〜1500A程度、第2の夕ング
ステン層19の厚さは300A〜1500A程度、第3
のチタン層20の厚さは300A〜500△程度、第4
の金層21の厚さは6000A〜1.5ム程度とするを
可とする。又第1のチタン層18及び第3のチタン層2
0はその上下層の金属層の接着用に供され、第2のタン
グステン層19は相互拡散防止用に供され、第4の金層
21はワイヤーボンド及び電導用に供されるものである
。そして本例に於いては特に第1〜第3の各層18,1
9及び20を下層電極22とし第4の金層21を上層電
極と称する。 」各金属層18,19,20及び
21の蒸着終了後、再度マスク合わせをなし金層21上
の電極として残す部分上に第2のレジスト層23を彼着
形成する(第2図D)。
この場合のレジスト層23はポジタイプ例えばAZ−1
35の(商品名)を用いる。このレジスト層23を露光
する時のマスクは第2図Cの工程で用いたマスクと同様
のマスクを使用し、ボンドパットのような合わせやすい
パターンを目印とする。次にレジスト層23をマスクと
して金層21を選択的にエッチング除去する(第2図E
)。
金層21のエッチングとしてはイオンミーリング、逆ス
パッタ‐又は沃度系エッチャントでなされ得る。次にケ
ミストリツパー(例えば商品名:J−100)煮沸と超
音波を併用して第1のレジスト層17及び第2のレジス
ト層23を剥離し、第1のレジスト層17の剥離に際し
その上の下層電極23を同時に選択剥離して所望パター
ンの電極即ちベース電極24及びェミッタ電極25を形
成する。然る後熱処理を施し例えば40000でフオー
ミングガス中30分以上の熱処理を施して完成する。斯
る電極形成法によれば、下層電極層22のサイドエッチ
ングがないので従来のように電極がひさし状とならず、
逆に下層電極層22が上層電極層21よりも外方にはみ
出した構造となる。すなわち、第3図A〜Cに示すよう
に上層電極層21の選択エッチングの際にはしジスト層
23よりも一部内方にエッチングされる所謂サイドエッ
チングが生じ、第1のレジスト層17の段差の部分まで
が露出し、その後下層電極層23の選択剥離を行うので
、丁度下層電極層22が上層電極層21よりも外にはみ
出した状態となる。このために電極の被着強度が保証さ
れ、且つ薬品その他の汚染物質の残存が確実に回避され
、不純物の絶縁膜14への侵入等の素子の特性劣化の原
因を除去することができる。又、単にレジスト層との共
働による選択剥離で電極を形成することも考えられるが
、この場合粗いパターンではしジスト層を厚く形成でき
るのでその上の電極の選択剥離が容易であるが、微細パ
ターンの場合にはしジスト層を厚くすることができない
ので充分な選択剥離ができない。しかしながら本発明の
ように上層電極21のエッチングと下層電極22の選択
剥離を利用することにより、微細パターンの電極形成も
可能となる。又電極の密着性ならびにオミクコンタクト
が良好となる。
【図面の簡単な説明】
第1図A及びBは従来の電極形成法の一例を示す工程図
、第2図A乃至Fは本発明による電極形成法の一例を示
す工程図、第3図A乃至Cは本発明の説明に供する要部
の工程図である。 14は絶縁膜、15は白金層、16は白金シリサィド層
、17はしジスト層、21は上層電極、22は下層電極
、23はしジスト層である。 第1図A第1図B 第2図A 第2図B 第2図C 第2図D 第2図E 第2図F 第3図A 第3図B 第3図C

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基体上に少なくとも2層以上の電極層よりな
    る単一電極を形成するに当り、電極を形成しない不所望
    部分に第1の感光性樹脂層を被着形成する工程と、上記
    基体の全面に下層電極及び上層電極を形成する工程と、
    上記上層電極上に上記第1の感光性樹脂層の形成時のマ
    スクと同一マスクを用いて上記第1の感光性樹脂とは逆
    パターンの第2の感光性樹脂層を形成する工程と、該第
    2の感光性樹脂層をマスクに上記上層電極をサイドエツ
    チングが生ずる如く選択エツチングする工程と、上記第
    1の感光性樹脂層を除去すると同時にその上の下層電極
    を選択除去する工程とを有して成る電極形成法。
JP3491976A 1976-03-30 1976-03-30 電極形成法 Expired JPS6019661B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3491976A JPS6019661B2 (ja) 1976-03-30 1976-03-30 電極形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3491976A JPS6019661B2 (ja) 1976-03-30 1976-03-30 電極形成法

Publications (2)

Publication Number Publication Date
JPS52117550A JPS52117550A (en) 1977-10-03
JPS6019661B2 true JPS6019661B2 (ja) 1985-05-17

Family

ID=12427614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3491976A Expired JPS6019661B2 (ja) 1976-03-30 1976-03-30 電極形成法

Country Status (1)

Country Link
JP (1) JPS6019661B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55125627A (en) * 1979-03-22 1980-09-27 Hitachi Ltd Formation of electrode for semiconductor device
JPS574156A (en) * 1980-06-10 1982-01-09 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JPS52117550A (en) 1977-10-03

Similar Documents

Publication Publication Date Title
US6670104B2 (en) Pattern forming method and method of manufacturing thin film transistor
JPH0345895B2 (ja)
JPH1041248A (ja) 非プレーナ面を有するウエハのパターン形成による半導体デバイス製造方法
JPH0729846A (ja) 半導体装置の電極形成方法
JPS6019661B2 (ja) 電極形成法
JPH0485829A (ja) 半導体装置及びその製造方法
JPS61141158A (ja) バンプ電極形成方法
JP3519641B2 (ja) 金配線を有する半導体装置およびその製造方法
JP3033171B2 (ja) 半導体装置の製造方法
JPH06342796A (ja) 突起電極の形成方法
JP2000035678A (ja) パターン形成方法
JPH04278543A (ja) 半導体装置及びその製造方法
JPS6193629A (ja) 半導体装置の製造方法
JPH04307737A (ja) 半導体装置の製造方法
JPS5950221B2 (ja) 半導体装置の製造方法
JPH0864931A (ja) 電子部品の微細電極形成方法
JPS594857B2 (ja) 半導体装置の電極、配線層形成方法
JPS6349378B2 (ja)
JPH09181081A (ja) 半導体装置の製造方法
JPS6083350A (ja) 集積回路の製造方法
JPH06244181A (ja) 半導体装置およびその製造方法
JPH04255225A (ja) 半導体装置の製造方法
JPH03114230A (ja) 半導体装置の製造方法
JPS61141157A (ja) 半導体素子の製造方法
JPH01144651A (ja) 半導体装置の製造方法