JPH0644577B2 - 電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタの製造方法

Info

Publication number
JPH0644577B2
JPH0644577B2 JP58156563A JP15656383A JPH0644577B2 JP H0644577 B2 JPH0644577 B2 JP H0644577B2 JP 58156563 A JP58156563 A JP 58156563A JP 15656383 A JP15656383 A JP 15656383A JP H0644577 B2 JPH0644577 B2 JP H0644577B2
Authority
JP
Japan
Prior art keywords
layer
lacquer
radiation
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58156563A
Other languages
English (en)
Other versions
JPS5961074A (ja
Inventor
デイデイエ・セルジユ・メイニユアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS5961074A publication Critical patent/JPS5961074A/ja
Publication of JPH0644577B2 publication Critical patent/JPH0644577B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は電界効果トランジスタの製造方法に関するもの
である。
一般に本発明はエレクトロニクスの分野、更に特に半導
体素子の製造方法に適用される。
かかる製造方法は従来技術から知られ、例えば本出願人
の出願に係るフランス国特許出願第８０２７４２３号明
細書があり、この明細書には一つの位置合せ中央縁部に
沿つてアンダーエツチングすることによりサブミクロン
範囲のスクを用いることなくシヨツトキードレインとサ
ブミクロン範囲のゲートを有するＦＥＴトランジスター
を製造する方法が記載されている。
特にこの方法により、例えばホトエツチングの如き従来
の技術を適当に使用することによりサブミクロン範囲の
スクを用いることなくサブミクロン範囲のゲートを有す
るＦＥＴトランジスターを得ることができる。
然し上記フランス国特許出願明細書に記載されている方
法を用いることにより得られるＦＥＴトランジスター
は、シヨツトキードレインを有する著しく特別のトラン
ンジスターであり、この方法は最も一般的なトランジス
ターの製造に適用することはできない。
従つて本発明の目的は、極めて特殊な応用で、あらゆる
種類の電界効果トランジスター、更に特にオーム接点お
よびシヨツトキーゲートの形態でドレインおよびソース
電極を有する従来のＦＥＴトランジスタを得ることがで
きる小寸法の開口を設ける一層一般的な方法を含む電界
効果トランジスタの製造方法を提供することにある。
本発明の方法は、サブミクロン範囲で位置合わせしたゲ
ートを備える電界効果トランジスタを製造するに当り、 半導体材料（１）の表面にミクロン範囲の窓により分離
されるソース電極とドレーン電極を構成する堆積金属の
第１の層から形成されるオーム接触を設け、次いで以下
の工程の順に （ａ）Ｘ線または遠紫外線のような波長の短い放射に感
応性のラッカーの形態の第２の層（３）、これ等の放射
を透過しない材料の第３の層（４）および紫外線のよう
な波長のより長い放射に感応性のラッカーの第４の層
（５）を被着し、 （ｂ）ソース電極とドレーン電極の間の窓（Ｆ）のほぼ
中央に対応する第４の層上の位置に縁部が位置し上記窓
の半分以上を覆うマスクを介して第４の層（５）を感応
性放射に露出し、 （ｃ）感応したラッカーを適当な溶液で溶解除去し、 （ｄ）除去されていない第４の層（５）をマスクして上
記第３の層（４）の被覆されていない部分をエッチング
し、１μｍ未満の距離に亘りアンダーエッチングを行
い、 （ｅ）上記第３の層（４）の材料と同じ材料の新しい層
（６）を、第２の層（３）の被覆されていない部分と第
４の層（５）の残留部分の上に被着し、 （ｆ）第４の層（５）の未感応ラッカーを適当な溶液に
より除去し、 （ｇ）第２の層（３）のラッカーをＸ線または遠紫外線
のような波長の短い感応性放射に露出し、 （ｈ）感応したラッカーを他の適当な溶液により除去
し、 （ｉ）除去されていない第２の層（３）をエッチングマ
スクとして半導体材料（１）をエッチングして凹所を
得、 （ｊ）上記半導体材料と整流接点を形成するための金属
層（７ａ，７ｂ）を堆積して上記凹所内にゲート電極
（７ａ）を形成し、 （ｋ）残留する未露出ラツカーを除去することを特徴と
する。
このようにして、サブミクロンのマスクを使用すること
なく、使用後消失する中間図形に沿う位置合せによりサ
ブミクロン範囲の寸法を有する開口が得られる。
次に本発明を図面につき説明する。
第１図〜第８図に、本発明のＦＥＴトランジスタの製造
工程別生成物の断面を示す。
ＦＥＴトランジスタを自己位置合せにより製造する方法
は、従来技術からよく知られており、例えば添加剤を変
えることによる、エヌ・ベー・フイリツプス・フルーイ
ランペンフアブリケンのフランス国特許第１，４３７，
７８１号明細書および基板を変えることによる、ウエス
チングハウス・エレクトリツク社の米国特許第３，６７
８，５７３号明細書に記載されている。
然し、これ等のマスクを介してのホトエツチング法は、
使用する手段に固有の制限を有し、これは使用する放射
の回折現象に帰するものであり、上記放射は一般に使用
するラツカー系を露出するための紫外線であり、１ミク
ロンより大きい寸法を有する開口を使用することを必要
とする。
本出願人の名前で１９８０年１２月２４日に出願したフ
ランス国特許第８，０２７，４２３号明細書によると、
１ミクロン未満の寸法、例えば0.5μｍ程度の寸法を有
する開口を、ホトエツチングおよびアンダーエツチング
法を適当に使用することにより設けることができるが、
このように記載されている方法は、シヨツトキードレイ
ンを有する特定のトランジスタにだけ使用された。
従来技術、特に雑誌アイビーエム・テクニカル・デイス
クロージャー・ブルテン、第１９巻、No.１１１９７７
年４月、第４０８９〜４０９０頁から、１μｍ程度の窓
の２つの縁部を同時にアンダーエツチングし、２つの縁
部に沿つて位置合せすることにより保護層を被着させ、
一方２つの横方向領域を１μｍより短かくすることがで
きる距離に亘り自由にしておくことによりサブミクロン
範囲の寸法の空間を設ける方法は知られている。
本発明の方法は、使用する手段−窓の２つの縁部をアン
ダーエツチングせず保護層のいずれかを被着しない−お
よび下記の特定例で示す図面の記載により示されるよう
に得られる結果−サブミクロンの単一空間−により後者
と異なる。
第１図において、半導体材料１は例えば砒化ガリウム
（GaAs）で、この上にオーム接続を形成する金属または
合金、例えば金−ゲルマニウムの合金（例えば蒸着によ
り被着したＡｕ−Ｇｅ８０／２０）の第１の金属層２を
被着する。この蒸着は、あとで材料を従来のホトエッチ
ングにより除去してミクロン範囲の第１の窓を開口する
ことのさまたげとならない半導体の全表面に或いはソー
スおよびドレイン電極を形成するように制限した領域だ
けに行うことができ、他の表面部分を被覆層により保護
して蒸着を行うことができ、第２の変形方法が今日最も
しばしば使用されている。
次いで第２図に示す如く、遠紫外線またはＸ線の如く波
長の短い放射に感応性のラツカー、例えばＰＭＭＡの第
２の層３を被着し、然る後これ等の放射を透過しない物
質、例えばシリカ（SiO2）または窒化珪素（Si3N4）或
いは種々の金属、例えばアルミニウム（Al）、タンタル
（Ta）若しくは金（Au）の第３の層４を、例えば蒸着に
より被着し、最後に、紫外線に感応性のラツカー、例え
ばシツプレーからＡＺ１３５０（商品名）として市販さ
れているラツカーの５０００Å程度の僅かな厚さを有す
る第４の層５を被着する。
このように被覆した基板を、次いで第３図に示すよう
に、ソース電極とドレーン電極の間の第１の窓（Ｆ）の
ほぼ中央に対応する第４の層上の位置に縁部が位置し上
記窓の半分以上を覆うマスクを介して第４の層５を感応
性放射に露出し、露出したラツカーを普通の溶剤、例え
ば稀塩基溶液（例えば薄いソーダの溶液）により除去
し、然る後シリカ（SiO2）またはタンタル（Ta）のよう
な不透過性層４を、例えばCF4/O2プラズマによりエツチ
ングし、代表的にはラツカー層の残留部分の下で１ミク
ロン未満、例えば0.5μｍ程度の距離に亘り十分正確で
且つ制御した方法で、例えば数分間程度の時間で、この
0.5μｍの距離に亘りアンダーエツチングする。周囲は
十分規則正しく、凹凸は１００Å以下である。
次いで第３の層の材料と同様の材料、例えばシリカ（Si
O2）の新しい層６を被着し、一方アンダーエツチングに
より得られるシヤドウ効果を利用し；残留するラツカー
層５の一つの中心縁部に沿う位置合せにより、サブミク
ロン範囲の一定の寸法の未被覆領域がシヤドウ効果によ
り得られ、この領域は、使用後消失するので、中間形成
部分であるサブミクロン範囲の第２の窓を構成する。
次いで、露出せぬラツカーを適当な溶剤により除去す
る。シツプレイＡＺ１３５０形のラツカーのようなきれ
いなポジテイブラッカーの場合には、この目的にアセト
ンが特に適する。このラツカー層を除去する場合には、
このラツカー層５上に被着した不活性物質の層６も除去
される（所謂「リフトオフ」または更に特に剥離法）。
第５図に示すように、相互に合つた窓が得られ、その第
１の窓（Ｆ）はミクロン範囲で、第２の窓（ｆ）はサブ
ミクロン範囲である。
次いで、例えば厚いＰＭＭＡラツカーを使用する場合に
は、Ｘ線または遠紫外線にアセンブリイを再び露出し、
然る後露出したラツカーの部分を、例えばイソブチルメ
チルケトンにより攻撃する。適当な現像液は使用するラ
ツカーの関数として変化するが、一般には製造業者によ
り示され、供給される。次いでサブミクロンの範囲の中
間窓ｆを例えばフレオレ／酸素（CF4/O2）プラズマによ
り第６図に示すように除去することができる。
次いで半導体層のラツカーで被覆されていない領域をエ
ツチングし、砒化ガリウムを半導体材料として選定する
場合には、適当なエツチング溶液は例えば稀くえん酸で
あり、凹所が得られ、その形はほぼ攻撃する溶液により
決まるが、また他の多くのパラメータ、例えば結晶の配
列等により決まる場合もある。次いで第７図に示される
ように、上記半導体材料と整流接点を形成するためのア
ルミニウムのような金属の層（７ａ，７ｂ）を堆積して
上記凹所内にゲート電極（７ａ）が形成され、ラッカー
の第２の層３の上部の上記凹所を除いた部分に金属層の
部分（７ｂ）がゲート電極（７ａ）と分離して形成され
るようにする。金属の層（７ａ）は上記凹所の底部を覆
うが、ラッカー層３の垂直壁により維持されるシャドウ
マスクにより完全に制限され、上記壁に関して自己位
置合わせされる。
残留する未露出ラツカーの、例えばトリクロロエチレン
による除去および上部金属層（７ｂ）の部分の剥離によ
る除去後の最終生成物を第８図に示す。
この最終生成物、ここではシヨツトキーゲートを有する
電界効果トランジスタは、半導体材料に設けられる凹所
がソースおよびドレイン電極を形成する金属層２により
画成されず制限されない点で他の既知方法により得られ
る他のトランジスタと明確に区別される。
多くの修正が、本発明の範囲を逸脱することなく可能で
あることは当業者に明らかである。このようにして、最
終の金属層7dにより形成される整流接点はアルミニウム
製とすることができるが、また他の金属、例えばチタン
／白金／金の金属連続層等からつくることができる。更
にラツカーの選定は広範囲に変えることができるが、選
定されたものはこれ等のラツカー（露出された部分また
は露出されなかつた部分）を除去するための化学的溶液
が、上層（５）の部分を除去せんとする最初の浸漬中下
層（３）が全く変化しないように異なるべきであること
並びに上方のラツカー層（５）の感応性放射（ＵＶ）が
下部のラツカー層（３）のＸ線または遠紫外線より長い
波長を有しこの結果２つのラツカー層間に配置される第
３の層（４）により引きとめされる点で、完全には自由
でない。最後に、特にこの方法はＦＥＴトランジスタの
製造に限定されず、すべての種類の工業的製品の製造を
包含する。
【図面の簡単な説明】
第１図乃至第８図は本発明のＦＥＴトランジスターの製
造方法の各工程別生成物の断面図である。 １……半導体材料、２……第１の金属層 ３……第２の層、４……第３の層 ５……第４の層、7b……金属層 7a……金属層またはゲート電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−91833（ＪＰ，Ａ) 特開 昭57−64975（ＪＰ，Ａ) 特開 昭53−64481（ＪＰ，Ａ) 特開 昭54−146974（ＪＰ，Ａ)

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】サブミクロン範囲で位置合わせしたゲート
    を備える電界効果トランジスタを製造するに当り、 半導体材料（１）の表面にミクロン範囲の窓により分離
    されるソース電極とドレーン電極を構成する堆積金属の
    第１の層から形成されるオーム接触を設け、次いで以下
    の工程順に （ａ）Ｘ線または遠紫外線のような波長の短い放射に感
    応性のラッカーの形態の第２の層（３）、これ等の放射
    を透過しない材料の第３の層（４）および紫外線のよう
    な波長のより長い放射に感応性のラッカーの第４の層
    （５）を被着し、 （ｂ）ソース電極とドレーン電極の間の窓（Ｆ）のほぼ
    中央に対応する第４の層上の位置に縁部が位置し上記窓
    の半分以上を覆うマスクを介して第４の層（５）を感応
    性放射に露出し、 （ｃ）感応したラッカーを適当な溶液で溶解除去し、 （ｄ）除去されていない第４の層（５）をマスクして上
    記第３の層（４）をエッチングし、１μｍ未満の距離に
    亘りアンダーエッチングを行い、 （ｅ）上記第３の層（４）の材料と同じ材料の新しい層
    （６）を、第２の層（３）の被覆されていない部分と第
    ４の層（５）の残留部分の上に被着し、 （ｆ）第４の層（５）の未感応ラッカーを適当な溶液に
    より除去し、 （ｇ）第２の層（３）のラッカーをＸ線または遠紫外線
    のような波長の短い感応性放射に露出し、 （ｈ）感応したラッカーを他の適当な溶液により除去
    し、 （ｉ）除去されていない第２の層（３）をエッチングマ
    スクとして半導体材料（１）をエッチングして凹所を
    得、 （ｊ）上記半導体材料と整流接点を形成するための金属
    層（７ａ，７ｂ）を堆積して上記凹所内にゲート電極
    （７ａ）を形成し、 （ｋ）残留する未露出ラッカーを除去する ことを特徴とする電界効果トランジスタの製造方法。
  2. 【請求項２】上記半導体材料（１）が砒化ガリウムであ
    る特許請求の範囲第１項記載の電界効果トランジスタの
    製造方法。
  3. 【請求項３】第１の金属層（２）がニッケルで被覆され
    る場合のある金−ゲルマニウムの合金から成り、最後の
    金属層（７ａ）がアルミニウムから成る特許請求の範囲
    第１項または第２項記載の電界効果トランジスタの製造
    方法。
  4. 【請求項４】各ラッカーを化学的除去溶液が異なるよう
    に選定し、上部ラッカー層（５）の感応性放射が下部ラ
    ッカー層（３）の放射の波長より長い波長を有し両層間
    に配置する第３の層（４）により引きとめられるように
    した特許請求の範囲第１〜３項のいずれか一つの項に記
    載の電界効果トランジスタの製造方法。
JP58156563A 1982-09-01 1983-08-29 電界効果トランジスタの製造方法 Expired - Lifetime JPH0644577B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8214944 1982-09-01
FR8214944A FR2532471A1 (fr) 1982-09-01 1982-09-01 Procede de realisation d'ouverture de faible dimension, utilisation de ce procede pour la fabrication de transistors a effet de champ, a grille alignee submicronique, et transistors ainsi obtenus

Publications (2)

Publication Number Publication Date
JPS5961074A JPS5961074A (ja) 1984-04-07
JPH0644577B2 true JPH0644577B2 (ja) 1994-06-08

Family

ID=9277171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58156563A Expired - Lifetime JPH0644577B2 (ja) 1982-09-01 1983-08-29 電界効果トランジスタの製造方法

Country Status (5)

Country Link
US (1) US4517730A (ja)
EP (1) EP0104686B1 (ja)
JP (1) JPH0644577B2 (ja)
DE (1) DE3366468D1 (ja)
FR (1) FR2532471A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652793B2 (ja) * 1984-10-29 1994-07-06 新技術事業団 静電誘導トランジスタの製造方法
US4774555A (en) * 1987-08-07 1988-09-27 Siemens Corporate Research And Support, Inc. Power hemt structure
JPH023938A (ja) * 1988-06-20 1990-01-09 Mitsubishi Electric Corp 電界効果トランジスタ
US5112763A (en) * 1988-11-01 1992-05-12 Hewlett-Packard Company Process for forming a Schottky barrier gate
DE4202652C2 (de) * 1992-01-30 1996-03-28 Fraunhofer Ges Forschung Verfahren zum Aufbringen einer UV- und/oder elektronenstrahlempfindlichen Lackschicht
KR970000538B1 (ko) * 1993-04-27 1997-01-13 엘지전자 주식회사 게이트 리세스 구조를 갖는 전계효과트랜지스터의 제조방법
US6514805B2 (en) * 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
US6898941B2 (en) * 2003-06-16 2005-05-31 Carrier Corporation Supercritical pressure regulation of vapor compression system by regulation of expansion machine flowrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898353A (en) * 1974-10-03 1975-08-05 Us Army Self aligned drain and gate field effect transistor
US4077111A (en) * 1976-07-14 1978-03-07 Westinghouse Electric Corporation Self-aligned gate field effect transistor and method for making same
JPS5364481A (en) * 1976-11-20 1978-06-08 Sony Corp Production of schottky type field effect transistor
US4218532A (en) * 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
JPS54146974A (en) * 1978-05-10 1979-11-16 Toshiba Corp Production of schottky field effect transistor
US4194285A (en) * 1978-06-15 1980-03-25 Rca Corporation Method of making a field effect transistor
JPS5591833A (en) * 1978-12-30 1980-07-11 Fujitsu Ltd Method of forming submicron pattern
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
JPS5764975A (en) * 1980-10-07 1982-04-20 Mitsubishi Electric Corp Constructing method of narrow line
FR2496982A1 (fr) * 1980-12-24 1982-06-25 Labo Electronique Physique Procede de fabrication de transistors a effet de champ, a grille auto-alignee, et transistors ainsi obtenus
ZA818633B (en) * 1980-12-30 1983-06-29 Max Factor & Co Combination cosmetic container and support arrangement and method of assembly
US4414738A (en) * 1981-02-02 1983-11-15 The United States Of America As Represented By The Secretary Of The Navy Optical lithographic technique for fabricating submicron-sized Josephson microbridges

Also Published As

Publication number Publication date
JPS5961074A (ja) 1984-04-07
US4517730A (en) 1985-05-21
DE3366468D1 (en) 1986-10-30
EP0104686A1 (fr) 1984-04-04
FR2532471A1 (fr) 1984-03-02
FR2532471B1 (ja) 1984-12-07
EP0104686B1 (fr) 1986-09-24

Similar Documents

Publication Publication Date Title
US4288283A (en) Method of forming a microscopic pattern
US5700628A (en) Dry microlithography process
JP2550412B2 (ja) 電界効果トランジスタの製造方法
JP2726219B2 (ja) 電界効果トランジスタの製造方法
GB1562877A (en) Manufacture of insulated gate field effect transistors
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH0644577B2 (ja) 電界効果トランジスタの製造方法
US5462891A (en) Process for manufacturing a semiconductor device using NH4 OH-H2 O2 based etchant for Ti based thin film
US5140387A (en) Semiconductor device in which gate region is precisely aligned with source and drain regions
US5389564A (en) Method of forming a GaAs FET having etched ohmic contacts
US4194285A (en) Method of making a field effect transistor
JPS59175726A (ja) 半導体装置の製造方法
KR100253345B1 (ko) 반도체 소자의 마스크 제조방법
JPS62211957A (ja) 電界効果トランジスタの製造方法
JP3120000B2 (ja) 基板の突状部の電極の形成方法
US5352331A (en) Cermet etch technique for integrated circuits
JPH05152294A (ja) 微細パターンの形成方法と半導体装置の製造方法
JPH07201889A (ja) 二重露光によるｔ形のゲートの製造方法
JPH0555130A (ja) 半導体装置の製造方法
JPH03278543A (ja) 電界効果トランジスタの製造方法
JP2962262B2 (ja) 微細ゲート電極の形成方法
JP2705187B2 (ja) 半導体素子製造方法
JPS58209125A (ja) 半導体装置の製造方法
WO1990007790A1 (en) Method of forming pattern