JPS5923475B2 - 半導体装置用電極の形成方法 - Google Patents
半導体装置用電極の形成方法Info
- Publication number
- JPS5923475B2 JPS5923475B2 JP15245978A JP15245978A JPS5923475B2 JP S5923475 B2 JPS5923475 B2 JP S5923475B2 JP 15245978 A JP15245978 A JP 15245978A JP 15245978 A JP15245978 A JP 15245978A JP S5923475 B2 JPS5923475 B2 JP S5923475B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- window
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明はリフトオフ法による電極形成方法の下で、半導
体基板上を覆う絶縁被膜の上にまで延びる電極を形成す
ることのできる半導体装置用電極の形成方法に関する。
体基板上を覆う絶縁被膜の上にまで延びる電極を形成す
ることのできる半導体装置用電極の形成方法に関する。
半導体装置、たとえばプレーナ型トランジスタのベース
領域ならびにエミッタ領域に対して電極を形成するにあ
たり、これらの領域上を覆う絶縁被膜に電極形成用窓を
形成するためのマスクとなるホトレジスト膜を窓穿けの
のちもそのまま残存させ、この状態のままで全面に電極
金属膜を形成し、こののち、ホトレジスト膜を除去する
ことによつてこの上に被着された電極金属膜を併せて除
去し、電極形成用窓の内部にのみ電極金属膜を残す所謂
リフトオフ法が知られている。
領域ならびにエミッタ領域に対して電極を形成するにあ
たり、これらの領域上を覆う絶縁被膜に電極形成用窓を
形成するためのマスクとなるホトレジスト膜を窓穿けの
のちもそのまま残存させ、この状態のままで全面に電極
金属膜を形成し、こののち、ホトレジスト膜を除去する
ことによつてこの上に被着された電極金属膜を併せて除
去し、電極形成用窓の内部にのみ電極金属膜を残す所謂
リフトオフ法が知られている。
第１図ａ−ｃは上記のリフトオフ法による電極の形成方
法を説明するための図であり、先ず第１図ａで、示すよ
うにコレクタ領域となる１導電形のシリコン基板１の中
へその表面に形成された二酸化シリコン膜２を不純物拡
散のマスクとして用いる周知の選択拡散技術によつてベ
ース領域３ならびにエミッタ領域４を形成する。
法を説明するための図であり、先ず第１図ａで、示すよ
うにコレクタ領域となる１導電形のシリコン基板１の中
へその表面に形成された二酸化シリコン膜２を不純物拡
散のマスクとして用いる周知の選択拡散技術によつてベ
ース領域３ならびにエミッタ領域４を形成する。
ところで、上記の拡散処理が終了したのちのシリコン基
板は全て二酸化シリコン膜によつて覆われるが、トラン
ジスタの形成から明らかなごとく、その厚さは図示する
ようにコレクタ領域上で最も厚く、一方、エミッタ領域
上で最も薄く、ベース領域上ではその中間の厚さとなつ
ている。次いで、二酸化シリコン膜２の上面全域にホト
レジスト膜５を形成し、このホトレジスト膜をマスクと
して二酸化シリコン膜に電極形成用窓を穿設し、このの
ちホトレジスト膜５を残したままでシリコン基板上の全
域に電極金属膜を形成する。第１図ｂはかかる処理を経
たのちのシリコン基板の状態を示す図であり、図示する
ようにホトレジスト膜５の上部ならびにベース電極形成
用窓６、エミツタ電極形成用窓７の内部には電極金属膜
８が被着されている。このようにして電極金属膜８の被
着がなされたのち、シリコン基板上のホトレジスト膜５
を溶解もしくは焼却によつて除去することによりホトレ
ジスト膜５上の電極金属膜８が同時に除去され、第１図
ｃで示すようにベース領域３ならびにエミツタ領域４の
上部に穿設した窓の内部にのみ電極金属膜８が形成され
たトランジスタが得られる。以上説明してきた従来の電
極形成方法により形成される電極金属膜は常に二酸化シ
リコン膜の窓の内部にのみ存在するところとなる。
板は全て二酸化シリコン膜によつて覆われるが、トラン
ジスタの形成から明らかなごとく、その厚さは図示する
ようにコレクタ領域上で最も厚く、一方、エミッタ領域
上で最も薄く、ベース領域上ではその中間の厚さとなつ
ている。次いで、二酸化シリコン膜２の上面全域にホト
レジスト膜５を形成し、このホトレジスト膜をマスクと
して二酸化シリコン膜に電極形成用窓を穿設し、このの
ちホトレジスト膜５を残したままでシリコン基板上の全
域に電極金属膜を形成する。第１図ｂはかかる処理を経
たのちのシリコン基板の状態を示す図であり、図示する
ようにホトレジスト膜５の上部ならびにベース電極形成
用窓６、エミツタ電極形成用窓７の内部には電極金属膜
８が被着されている。このようにして電極金属膜８の被
着がなされたのち、シリコン基板上のホトレジスト膜５
を溶解もしくは焼却によつて除去することによりホトレ
ジスト膜５上の電極金属膜８が同時に除去され、第１図
ｃで示すようにベース領域３ならびにエミツタ領域４の
上部に穿設した窓の内部にのみ電極金属膜８が形成され
たトランジスタが得られる。以上説明してきた従来の電
極形成方法により形成される電極金属膜は常に二酸化シ
リコン膜の窓の内部にのみ存在するところとなる。
したがつてかかる電極の形成方法は微細でしかも複雑な
パターンを有する電極の形成に好適であり、また、電極
金属膜の選択エツチングが不要となり、電極形成のため
の作業を容易にもする。ところで、プレーナ型半導体装
置においてその耐圧を高める構造として、ＰＮ接合を形
成するためにシリコン基板内に作り込まれた拡散領域ヘ
オーミツク接触する電極を、シリコン基板の表面に露呈
するＰＮ接合を覆う二酸化シリコン膜の上面にまで連続
延長させＰＮ接合端部の破壊電圧を実質的に高めた構造
がたとえば特公昭４０−１５１３９号公報に記載の発明
によりすでに知られている。
パターンを有する電極の形成に好適であり、また、電極
金属膜の選択エツチングが不要となり、電極形成のため
の作業を容易にもする。ところで、プレーナ型半導体装
置においてその耐圧を高める構造として、ＰＮ接合を形
成するためにシリコン基板内に作り込まれた拡散領域ヘ
オーミツク接触する電極を、シリコン基板の表面に露呈
するＰＮ接合を覆う二酸化シリコン膜の上面にまで連続
延長させＰＮ接合端部の破壊電圧を実質的に高めた構造
がたとえば特公昭４０−１５１３９号公報に記載の発明
によりすでに知られている。
しかるに、第１図を参照して説明した電極の形成方法で
は、すでに説明したように窓の内部にのみ電極が形成さ
れるため、上記公報に記載のような電極形成を行うこと
ができない。したがつて、かかる電極形成を行うに当つ
て、作業性に富むリフトオフ法を駆使する電極形成方法
にかえて、従来ではたとえば、電極金属膜を全面に形成
したのち、これに選択エツチングを施すことにより電極
形成を行う方法を採用しなければならなかつた。本発明
は以上説明してきた従来の電極の形成方法における問題
点に鑑みてなされたもので、半導体基板上を覆う絶縁被
膜の上面にまで延長する電極をリフトオフ法を駆使して
形成することのできる電極の形成方法を提供するもので
ある。本発明の電極の形成方法の特徴は、たとえばＰＮ
接合を形成する拡散領域が作り込まれるとともに、表面
全域に前記の拡散領域上で薄く他部分で厚い関係を成立
させて絶縁被膜が形成された半導体基板の前記絶縁被膜
上にホトレジスト膜を形成し、さらに、このホトレジス
ト膜に窓を穿ちその内部に、前記拡散領域上を覆う絶縁
被膜の電極形成用窓穿設領域の全てと拡散領域外を覆う
厚い絶縁被膜の一部を露呈させ、次いで、このホトレジ
スト膜に形成された開孔内に露呈する絶縁被膜に対して
、その電極形成用窓穿設領域部の絶縁被膜を完全に除去
し、一方厚い絶縁被膜を完全に除去することのない時間
にわたり食刻処理を施すことにより電極形成用窓を穿設
し、こののち、ホトレジスト膜を残したままの状態で半
導体基板上の全域に電極金属膜を被着し、最後にホトレ
ジスト膜を除去することによりこの上に被着された電極
金属膜を同時に除去するところにある。以下に第２図を
参照して本発明の半導体装置用電極の形成方法について
詳しく説明する。
は、すでに説明したように窓の内部にのみ電極が形成さ
れるため、上記公報に記載のような電極形成を行うこと
ができない。したがつて、かかる電極形成を行うに当つ
て、作業性に富むリフトオフ法を駆使する電極形成方法
にかえて、従来ではたとえば、電極金属膜を全面に形成
したのち、これに選択エツチングを施すことにより電極
形成を行う方法を採用しなければならなかつた。本発明
は以上説明してきた従来の電極の形成方法における問題
点に鑑みてなされたもので、半導体基板上を覆う絶縁被
膜の上面にまで延長する電極をリフトオフ法を駆使して
形成することのできる電極の形成方法を提供するもので
ある。本発明の電極の形成方法の特徴は、たとえばＰＮ
接合を形成する拡散領域が作り込まれるとともに、表面
全域に前記の拡散領域上で薄く他部分で厚い関係を成立
させて絶縁被膜が形成された半導体基板の前記絶縁被膜
上にホトレジスト膜を形成し、さらに、このホトレジス
ト膜に窓を穿ちその内部に、前記拡散領域上を覆う絶縁
被膜の電極形成用窓穿設領域の全てと拡散領域外を覆う
厚い絶縁被膜の一部を露呈させ、次いで、このホトレジ
スト膜に形成された開孔内に露呈する絶縁被膜に対して
、その電極形成用窓穿設領域部の絶縁被膜を完全に除去
し、一方厚い絶縁被膜を完全に除去することのない時間
にわたり食刻処理を施すことにより電極形成用窓を穿設
し、こののち、ホトレジスト膜を残したままの状態で半
導体基板上の全域に電極金属膜を被着し、最後にホトレ
ジスト膜を除去することによりこの上に被着された電極
金属膜を同時に除去するところにある。以下に第２図を
参照して本発明の半導体装置用電極の形成方法について
詳しく説明する。
第２図において、第１図と同一のものには同一番号を付
している。第２図ａ−ｄはプレーナ型トランジスタのベ
ース領域ならびにエミツタ領域に電極を形成し、かつ、
ベース電極をコレクタ領域上を覆う絶縁被膜の上にまで
延長させる電極の形成方法を示す図である。
している。第２図ａ−ｄはプレーナ型トランジスタのベ
ース領域ならびにエミツタ領域に電極を形成し、かつ、
ベース電極をコレクタ領域上を覆う絶縁被膜の上にまで
延長させる電極の形成方法を示す図である。
第２図ａは一導電型のシリコン基板１の中にＰＮ接合を
形成する反対導電型のベース領域３および一導電型のエ
ミツタ領域４を作り込み、さらにシリコン基板の表面を
覆う絶縁被膜２の上にホトレジスト膜５を形成し、この
ホトレジスト膜５にベース電極形成のための窓９および
エミツタ電極形成のための窓１０を形成したのちの状態
を示す。トランジスタの製造はベース領域３、エミツタ
領域４の順番になされるため、ベース領域３、エミツタ
領域４上の絶縁被膜は前述の第１図ａ、第２図ａに示す
ごとく順次薄いものとなる。本発明は、かかる構造を有
効に利用し、リフトオフ法により半導体基板から絶縁被
膜上にも同時に電極を形成することを可能としたもので
ある。したがつて、本発明では窓９の穿設に際しては、
窓９の幅１２をベース電極形成用窓穿設領域の幅１１よ
り大とし、しかも窓９の内部にシリコン基板１の上部を
覆う絶縁被膜の一部が露呈する関係を成立させることが
大切である。上記の関係を成立させて窓穿けを行つたの
ちホトレジスト膜５をマスクとして絶縁被膜に対してエ
ツチング処理を施す。
形成する反対導電型のベース領域３および一導電型のエ
ミツタ領域４を作り込み、さらにシリコン基板の表面を
覆う絶縁被膜２の上にホトレジスト膜５を形成し、この
ホトレジスト膜５にベース電極形成のための窓９および
エミツタ電極形成のための窓１０を形成したのちの状態
を示す。トランジスタの製造はベース領域３、エミツタ
領域４の順番になされるため、ベース領域３、エミツタ
領域４上の絶縁被膜は前述の第１図ａ、第２図ａに示す
ごとく順次薄いものとなる。本発明は、かかる構造を有
効に利用し、リフトオフ法により半導体基板から絶縁被
膜上にも同時に電極を形成することを可能としたもので
ある。したがつて、本発明では窓９の穿設に際しては、
窓９の幅１２をベース電極形成用窓穿設領域の幅１１よ
り大とし、しかも窓９の内部にシリコン基板１の上部を
覆う絶縁被膜の一部が露呈する関係を成立させることが
大切である。上記の関係を成立させて窓穿けを行つたの
ちホトレジスト膜５をマスクとして絶縁被膜に対してエ
ツチング処理を施す。
このとき、エツチング時間をベース電極形成用窓穿設領
域にある絶縁被膜部分１１を確実に除去し、一方、窓９
の中に露呈するシリコン基板１の上部を覆う１１よりも
厚い絶縁被膜部分１２を完全に除去するには満たない時
間に選定する。第２図ｂは上記の条件を成立させたエツ
チング処理によつて絶縁被膜をエツチングしたのちの状
態を示す。かかるエツチング処理により窓９内に露呈す
る薄い絶縁被膜部分１１と窓１０の中に露呈する絶縁被
膜は全て除去され、ベース電極形成用窓６およびエミツ
タ電極形成用窓７が形成されるとともに、ベース電極形
成用窓の外側にはホトレジスト膜５によつて覆われるこ
とのない絶縁被膜１２が存在する。なお、この絶縁被膜
１２の厚みはエツチング前の厚みより減少している。次
いで、第２図ｃで示すように表面全域に電極金属膜８を
形成する。
域にある絶縁被膜部分１１を確実に除去し、一方、窓９
の中に露呈するシリコン基板１の上部を覆う１１よりも
厚い絶縁被膜部分１２を完全に除去するには満たない時
間に選定する。第２図ｂは上記の条件を成立させたエツ
チング処理によつて絶縁被膜をエツチングしたのちの状
態を示す。かかるエツチング処理により窓９内に露呈す
る薄い絶縁被膜部分１１と窓１０の中に露呈する絶縁被
膜は全て除去され、ベース電極形成用窓６およびエミツ
タ電極形成用窓７が形成されるとともに、ベース電極形
成用窓の外側にはホトレジスト膜５によつて覆われるこ
とのない絶縁被膜１２が存在する。なお、この絶縁被膜
１２の厚みはエツチング前の厚みより減少している。次
いで、第２図ｃで示すように表面全域に電極金属膜８を
形成する。
この電極金属膜８はホトレジスト膜５の存在によりホト
レジスト膜５上とホトレジスト膜５に穿設した窓の内部
とに分断され、しかもベース領域３にオーミツク接触す
る電極金属膜は絶縁被膜１２の上にまで連続して形成さ
れる。こののち、ホトレジスト膜を除去することにより
同時にこの上にある電極金属が取り去られ、第２図ｄで
示す電極形成ずみのトランジスタ基板が得られる。
レジスト膜５上とホトレジスト膜５に穿設した窓の内部
とに分断され、しかもベース領域３にオーミツク接触す
る電極金属膜は絶縁被膜１２の上にまで連続して形成さ
れる。こののち、ホトレジスト膜を除去することにより
同時にこの上にある電極金属が取り去られ、第２図ｄで
示す電極形成ずみのトランジスタ基板が得られる。
このようにして電極形成のなされたトランジスタでは、
図示するようにベース電極がコレクタベースＰＮ接合１
３の端部上を覆う絶縁被膜の上にまでのびており、コレ
クタベース接合端部の破壊電圧を実質的に高めることの
できる構造を有するものとなる。
図示するようにベース電極がコレクタベースＰＮ接合１
３の端部上を覆う絶縁被膜の上にまでのびており、コレ
クタベース接合端部の破壊電圧を実質的に高めることの
できる構造を有するものとなる。
以上説明してきたところから明らかなように、本発明の
半導体装置用電極の形成方法は、リフトオフ法を駆使す
る製造条件の下で、電極形成用窓に隣接する絶縁被膜の
上にまで連続させて電極金属膜を形成しうるものであり
、特に高耐圧の半導体装置を形成するにあたり、その作
業性を大幅に高めることができ、半導体装置の製造に大
きく寄与するものである。
半導体装置用電極の形成方法は、リフトオフ法を駆使す
る製造条件の下で、電極形成用窓に隣接する絶縁被膜の
上にまで連続させて電極金属膜を形成しうるものであり
、特に高耐圧の半導体装置を形成するにあたり、その作
業性を大幅に高めることができ、半導体装置の製造に大
きく寄与するものである。
なお、以上の説明はプレーナ型トランジスタの電極形成
にも絶縁膜上に電極を延長する場合同様に適用可能であ
る。
にも絶縁膜上に電極を延長する場合同様に適用可能であ
る。
第１図ａ−ｅはリフトオフ法を駆使した従来の半導体装
置用電極の形成方法を説明するための図、第２図ａ−ｄ
は本発明の一実施例にかかる半導体装置用電極の形成方
法を説明するための図である。 １・・・・・・シリコン基板、２，１１，１２・・・・
・・絶縁被膜、３・・・・・・ベース領域、４・・・・
・・エミツタ領域、５・・・・・・ホトレジスト膜、６
・・・・・・ベース電極形成用窓、７・・・・・・エミ
ツタ電極形成用窓、８・・・・・・電極金属膜、９，１
０・・・・・・ホトレジストに穿設した窓、１３・・・
・・・コレクタベースＰＮ接合。
置用電極の形成方法を説明するための図、第２図ａ−ｄ
は本発明の一実施例にかかる半導体装置用電極の形成方
法を説明するための図である。 １・・・・・・シリコン基板、２，１１，１２・・・・
・・絶縁被膜、３・・・・・・ベース領域、４・・・・
・・エミツタ領域、５・・・・・・ホトレジスト膜、６
・・・・・・ベース電極形成用窓、７・・・・・・エミ
ツタ電極形成用窓、８・・・・・・電極金属膜、９，１
０・・・・・・ホトレジストに穿設した窓、１３・・・
・・・コレクタベースＰＮ接合。
Claims (1)
- １ ベースおよびコレクタ拡散領域が作り込まれ、さら
に表面全域に前記両拡散領域上で薄く他部分で厚い関係
を成立させて絶縁被膜が形成された半導体基板の前記絶
縁被膜上にホトレジスト膜を形成する工程、同工程で形
成したホトレジスト膜にベース電極およびエミッタ電極
形成用の窓を穿設するとともに、少なくとも前記ベース
電極形成用窓内にベース拡散域上を覆う絶縁被膜の電極
形成用窓穿設領域の全てとコレクタ領域となる半導体基
板上を覆う厚い絶縁被膜の一部を露呈させる工程、前記
ホトレジスト膜に穿設した窓内に露呈する絶縁被膜に対
して、前記電極形成用窓穿設領域のみを完全に除去しう
るエッチング処理を施す工程、同工程を経た半導体基板
上の全域に電極金属膜を被着する工程および半導体基板
上のホトレジスト膜を除去し、同時この上に被着された
電極金属膜を取り去る工程を前記コレクタ領域となる半
導体基板部分を覆う絶縁膜上までのびるベース電極およ
びエミッタ電極形成をなすことを特徴とする半導体装置
用電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15245978A JPS5923475B2 (ja) | 1978-12-07 | 1978-12-07 | 半導体装置用電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15245978A JPS5923475B2 (ja) | 1978-12-07 | 1978-12-07 | 半導体装置用電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5578532A JPS5578532A (en) | 1980-06-13 |
| JPS5923475B2 true JPS5923475B2 (ja) | 1984-06-02 |
Family
ID=15540972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15245978A Expired JPS5923475B2 (ja) | 1978-12-07 | 1978-12-07 | 半導体装置用電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923475B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107553A (en) * | 1980-01-29 | 1981-08-26 | Nec Corp | Semiconductor device and preparation thereof |
| JPS5792862A (en) * | 1980-12-01 | 1982-06-09 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS57102069A (en) * | 1980-12-17 | 1982-06-24 | Mitsubishi Electric Corp | Semiconductor device |
| JPS57160126A (en) * | 1981-03-27 | 1982-10-02 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
| JPS57176769A (en) * | 1981-04-21 | 1982-10-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and manufacture thereof |
| JPS58157129A (ja) * | 1982-03-12 | 1983-09-19 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| KR920004538B1 (ko) * | 1988-08-11 | 1992-06-08 | 삼성전자 주식회사 | 반도체장치의 제조방법 |
-
1978
- 1978-12-07 JP JP15245978A patent/JPS5923475B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5578532A (en) | 1980-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| US4520553A (en) | Process for manufacturing an integrated insulated-gate field-effect transistor | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JPS6134972A (ja) | バイポ−ラトランジスタ構造体 | |
| JPS5989457A (ja) | 半導体装置の製造方法 | |
| US4216573A (en) | Three mask process for making field effect transistors | |
| JPH0945902A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPS5846846B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6013313B2 (ja) | 半導体装置の製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPH0126184B2 (ja) | ||
| JPH098299A (ja) | 半導体装置及びその製造方法 | |
| US4138781A (en) | Method for manufacturing semiconductor device | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| KR100272577B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPS62171141A (ja) | 半導体装置 | |
| JPH0377376A (ja) | 半導体装置の製造方法 | |
| JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 |