JPS5946107B2 - Ｍｉｓ型半導体装置の製造法 - Google Patents

Ｍｉｓ型半導体装置の製造法

Info

Publication number
JPS5946107B2
JPS5946107B2 JP50066551A JP6655175A JPS5946107B2 JP S5946107 B2 JPS5946107 B2 JP S5946107B2 JP 50066551 A JP50066551 A JP 50066551A JP 6655175 A JP6655175 A JP 6655175A JP S5946107 B2 JPS5946107 B2 JP S5946107B2
Authority
JP
Japan
Prior art keywords
region
film
forming
insulating film
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50066551A
Other languages
English (en)
Other versions
JPS51142929A (en
Inventor
保信 小佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP50066551A priority Critical patent/JPS5946107B2/ja
Priority to US05/685,530 priority patent/US4079504A/en
Publication of JPS51142929A publication Critical patent/JPS51142929A/ja
Publication of JPS5946107B2 publication Critical patent/JPS5946107B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明はＭＩＳ半導体装置に関するもので、主としてｎ
チャンネルＭＯＳＩＣ（以下単にｎＭＯＳＩＣと称する
）を対象とする。
ｎＭＯＳＩＣは一般にｐ型半導体Ｓｉ（シリコン）基板
上に熱酸化膜（ＳｉＯ２膜）を形成し、ソース、ドレイ
ン、ゲート電極を形成すべき部分の５１０２膜を除去し
、ゲート酸化して基板上に新しい薄い５１０２膜を形成
し、その上面にＣＶＤ（気相化学成長）法によりポリＳ
ｉ膜を形成し、このポリ５１膜を絶縁ゲート上及び必要
な部分を残して他の部分を除去し、さらに５１０２膜を
選択的に除去してソース領域及びドレイン領域を形成す
るためのコンタクト孔を形成し、５１０２膜及びポリＳ
ｉ膜をマスクにしてｎ型不純物でつくるＰ（リン）を拡
散して露出する基板表面にソース領域及びドレイン領域
を形成し、次にＣＶＤ法により基板上面全体にＰＳＧ（
リソ酸化物を含むガラス、通常リンガラスと称する）膜
を形成し、このリンガラス膜にコンタクト孔を形成し、
基板上面にＡｌを蒸着し、そしてＡｌ蒸着膜を選択的に
除去して各電極領域にそれぞれ接続するＡｌ（アルミニ
ウム）電極を形成することにより製造する方法が広く採
用される。
しかし、かかる方法によりｎＭＯＳＩＣを製造した場合
に次のような問題がある。
Ａｌ電極と直接接触している半導体基板のソース領域及
びドレイン領域のその表面は第２図ａに示すようにＡｌ
電極形成時にＡｌ不純物（ｐ型不純物）が拡散しｐ型化
する。
したがつて、ｎ型領域（ソース領域及びドレイン領域）
の表面不純物濃度が５Ｘ１０゛゜儂−０以下の比較的低
い場合には、ソース領域及びドレイン領域表面がｐ型化
することにより、ダイオード特性を持つことになり、信
頼性に欠ける問題があり、かつ歩留りが低下するという
問題があつた。また、チヤンネル長（ソース領域とドレ
イン領域との間の幅）が短いＭＯＳＩＣを作る場合には
、コンタクト孔形成工程で、孔の位置がずれ易く、ＰＳ
Ｇ膜下のＳｉＯ２膜が露出することがあるが、このよう
な場合にＡｌ電極がＳｉＯ２膜に直接接触するように配
設される。
Ａｌ電極層が第３図ａに示すようにＳｉＯ２膜に直接接
触していると、Ａ２電極層内に含有するＮａ＋（ナトリ
ウム）、Ｋ＋（カリウム）イオンがＡｌ電極と接してい
るＳＩＯ２膜からＳｌＯ２膜内部に浸入し、ＳｌＯ２膜
をＮａ＋，Ｋ＋イオンで汚染し、それによつて、基板表
面をｎ＋型に反転され、ＭＯＳＩＣの信頼度を低下させ
るという問題があつた。さらに、コンタクト孔形成工程
で、孔の位置がずれてｐ型基板が露出することがあるが
、このようなコンタクト孔にＡｌ電極形成した第４図ａ
の場合、Ａｌ電極はｎ型領域（ソース領域又はドレイン
領域）に接続するとともにｐ型基板とも接続し特性不良
（耐圧不良）となる問題があつた。
本発明は上記した諸問題を解決するためになされたもの
で、その目的は、ソース領域及びドレイン領域上部のｐ
型化を防止して、ダイオード特性を持たせないようにし
、高信頼度のＭＩＳ半導体装置を提供し、しかも歩留り
を向上させることにある。本発明の他の目的は半導体基
板表面の反転を防止し、信頼度の向上を図ること及びＡ
ｌ電極がｐ型半導体基板とｎ型領域（ソース領域又はド
レイン領域）との両方に接続するのを防止してＭＩＳ半
導体装置の特性不良を解消することにある。
上記目的を達成するための本発明の要旨は、Ｐ型半導体
基体の一主面の第１領域上にゲート絶縁膜となる第１の
絶縁膜を介してゲート電極を及び上記一主面の第２領域
上に上記ゲート電極から所定距離離れかつ上記第１の絶
縁膜よりも厚い第２の絶縁膜を形成する工程、上記一主
面の第１領域と第２領域との間の第３領域に上記ゲート
電極をマスクとしてＮ型のソース領域及びドレイン領域
を形成する工程、上記ソース領域、ドレイン領域、ゲー
ト電極及び第２の絶縁膜上にリンを含む絶縁膜を形成す
る工程、上記リンを含む絶縁膜を選択的に除去すること
によつて上記ソース領域及びドレイン領域の少なくとも
一部を露出するコンタクト用窓開部を形成する工程、上
記コンタクト用窓開部からＮ型不純物をドープすること
によつて上記ソース領域及びドレイン領域よりも高濃度
の追加半導体領域を形成する工程、上記追加半導体領域
に対しオーミツクコンタクトするアルミニウム電極を形
成する工程とを有することを特徴とするＭＩＳ型半導体
装置の製造法にある。以下本発明の一実施例を図面を参
照しながら具体的に説明する。
第１図は本発明のｎチヤンネルＭＯＳＩＣの製造法を示
したものである。
（ａ） ｐ型のＳｉ半導体基板１を用意し、熱酸化によ
り、基板１の上面に約１μ〜１．５μの酸化膜（ＳｌＯ
２膜）２を形成する。
なお、Ｓｉ半導体基板１は２００μ〜３００μの厚さの
ものを用いる。（ｂ）ホトレジスト膜により部分的に覆
つてエツチングするホトエツチングにより、ソース領域
、ドレイン領域、ゲート部に形成すべき部分にあたる部
分の上記ＳｌＯ２膜を除去する。
（ｃ）再び熱酸化により露出する半導体基板１表面上に
ゲート酸化膜（ＳｌＯ２膜）２ａを形成する。
このゲート酸化膜２ａの厚さは５００人〜１０００人と
する。
なお、このゲート酸化により、上記ＳｌＯ２膜２上にも
ＳｉＯ２膜が形成され、比較的厚いＳｉＯ２膜になる。
（ｄ） ＣＶＤ（気相化学成長）法により、ＳｌＯ２膜
２，２ａ上面にポリシリコン膜３を形成する。
このポリシリコン膜３は３０００λ〜５０００λとする
。（ｅ）ポリシリコン膜３がゲート酸化膜２ａ上及びそ
の他抵抗体として使用する必要な部分を残すようにして
、他の部分をエツチングにより除去し、さらにＳｉＯ２
膜２ａを部分的に除去し、ソース領域及びドレイン領域
形成するためのコンタクト孔４ａ，４ｂを開ける。
（ｆ）半導体基板１上に形成されているＳｌＯ２膜２及
びポリシリコン膜３のパターンをマスクとして、半導体
基板１に対しｎ型不純物であるＰ（リン）を拡散し露出
する基板表面にソース領域５及びドレイン領域６を形成
する。
このとき、同時に基板全表面に薄いＰＳＧ（リンガラス
）膜が形成されるが、形成後全部除去する。（ｇ）あら
ためて、ＣＶＤ法により基板１全表面に厚いＰＳＧ膜７
を形成する。
このＰＳＧ膜７の厚さは５０００人〜１μとする。ＰＳ
Ｇ膜７形成後密着性を良好にするため、Ｎ２（ちつ素）
アニール処理を行なう。（ｈ） ＰＳＧ膜７を選択的に
エツチングし、ソース領域５、ドレイン領域６及びゲー
ト部上及び抵抗体となるポリシリコン膜３上にコンタク
ト孔８ａ，８ｂ，８ｃ，８ｄを形成する。
（１）その後、ＰＳＧ膜７をマスクとして、Ｐ（リン）
を拡散し、露出する基板１表面すなわちソース領域５及
びドレイン領域６の表面にｎ型高濃度領域９，１０を形
成する。
このｎ型高濃度領域９，１０の表面濃度は５×１０２０
礪−３〜１．５Ｘ１０２１ｃ７ｒＬ−３とする。このＰ
（リン）拡散と同時に露出する基板１上にはあらたに１
００λ〜５００λのＰＳＧ膜１１及びＰＳＧ膜７上には
あらたに４００人〜１０００ＡのＰＳＧ膜１１が形成さ
れる。
（ｊ）その後、ふつ化物例えばＨＦ：ＮＨ４Ｆ−１：６
の水溶液からエツチング液又は１０％ＦＨで半導体基板
１上に形成されたＰＳＧ膜１１を全体軟くエツチングし
て上記コンタクト孔８ａ，８ｂ，８ｃ，８ｄ上に形成さ
れた薄いＰＳＧ膜１１を除去し、他の部分には薄いＰＳ
Ｇ膜１１を残留させる。
然る後、半導体基板１全表面にＡｌを蒸着し、選択的に
除去して、それぞれソース領域５、ドレイン領域６、ゲ
ート部３及びポリシリコン膜（シリコン導体部）３に接
続するＡｌ電極１２を形成してｎチヤンネルＭＯＳｌＣ
を完成する。
以上実施例で説明した本発明によれば、下記の理由から
上記目的が達成されるのである。
すなわち、第２図ａに示すような従来方法によれば、ソ
ース領域及びドレイン領域の表面不純物濃度が５Ｘ２０
２００１！Ｌ−３以下の比較的低い濃度の場合には、Ａ
ｌ電極形成時にＡ２不純物（ｐ型不純物）が拡散しｐ型
化し、ダイオード特性を持つようになるが、第２図ｂに
示すような本発明によれば、ソース領域５、ドレイン領
域６形成後、ｎ型不純物であるＰ（リン）を拡散して、
ソース領域５及びドレイン領域６表面のｎ型不純物濃度
を十分に高めたｎ型高濃度領域を形成しておくので、こ
こにＡ２（ｐ型不純物）が拡散してもｎ型不純物濃度が
大であり、ソース領域及びドレイン領域の表面はｐ型化
することがない。
したがつて、ダイオード特性を持たせないようにするこ
とができ、高信頼度のＭＯＳ半導体装置を提供でき、し
かも歩留りを向上させることができる。また、第３図ａ
に示すような従来方法の場合には、コンタクト孔の位置
ずれによつて、Ａｌ電極とＳｌＯ２膜が接して、Ａｌ電
極層内に含゛まれるＮａ＋，Ｋ＋イオンがＳｉＯ２膜内
部に浸入して汚染し、基板表面をｎ型に反転させること
があつたが、第３図ｂに示すような本発明によれば、コ
ンタクト孔形成工程で孔の位置がずれてＳｌＯ２膜が露
出したとしても、その後にＳＩＯ２膜上をＰＳＧ膜で覆
つて、Ａｌ電極とＳｉＯ２膜が直接接触しないようにす
るので、ＰＳＧ膜が遮壁板となり、Ａｌ電極層内に含ま
れるＮａ＋，Ｋ＋｛オンがＳｉＯ２膜内部に浸入して汚
染することはなく、半導体基板表゛面の反転を防止し、
ＭＯＳ型半導体装置の信頼性を向上させることができる
。
さらに、第４図ａで示す従来方法によれば、コンタクト
孔形成工程で孔の位置がずれた場合には、Ａｌ電極はｎ
型領域（ソース領域又はドレイン領域）に接続するとと
もにｐ型半導体基板とも接続し耐圧不良となるが、第４
図ｂで示す本発明によれば、コンタクト孔の位置がずれ
てもｐ型基板が露出しても、後のＰ（リン）拡散のとき
、この部分もｎ型高濃度領域となりソース領域又はドレ
イン領域となるので、Ａｌ電極がｐ型半導体基板に接続
することがなく、特定不良（耐圧不良）となることはな
い。
上記実施例においては、シリコンゲート型ＭＯＳＩＣに
ついて説明したが、本発明は上記実施例に限定されるも
のではない。
例えば、ゲートをＭＯ薄膜にしたものにした場合でもよ
い。本発明はｎチヤンネルＭＩＳ半導体装置全般に適用
できるものである。
【図面の簡単な説明】
第１図は本発明の一実施例を工程順に示すもので、ａ−
ｊは各工程の縦断面図、第２図乃至第４図は従来方法に
よるものと、本発明方法によるものとを比較したもので
、ａは従来方法によるｎチヤンネルＭＯＳ半導体装置の
要部縦断面図、ｂ・は本発明方法によるｎチヤンネルＭ
ＯＳ半導体装置の要部縦断面図である。 １・・・・・・半導体基板（ｐ型）、２・・・・・・酸
化膜、２ａ・・・・・・ゲート酸化膜、３・・・・・・
ポリシリコン膜、４ａ，４ｂ・・・・・・コンタクト孔
、５・・・・・・ソース領域、６・・・・・・ドレイン
領域、７，１１・・・・・・ＰＳＧ膜、８ａ，８ｂ，８
ｃ，８ｄ・・・・・・コンタクト孔、９，１０・・・・
・・ｎ型高濃度領域、１２・・・・・・Ａｌ電極。

Claims (1)

    【特許請求の範囲】
  1. １ Ｐ型半導体基体の一主面の第１領域上にゲート絶縁
    膜となる第１の絶縁膜を介してゲート電極を及び上記一
    主面の第２領域上に上記ゲート電極から所定距離離れか
    つ上記第１の絶縁膜よりも厚い第２の絶縁膜を形成する
    工程、上記一主面の第１領域と第２領域との間の第３領
    域に上記ゲート電極をマスクとしてＮ型のソース領域及
    びドレイン領域を形成する工程、上記ソース領域、ドレ
    イン領域、ゲート電極及び第２の絶縁膜上にリンを含む
    絶縁膜を形成する工程、上記リンを含む絶縁膜を選択的
    に除去することによつて上記ソース領域及びドレイン領
    域の少なくとも一部を露出するコンタクト用窓開部を形
    成する工程、上記コンタクト用窓開部からＮ型不純物を
    ドープすることによつて上記ソース領域及びドレイン領
    域よりも高濃度の追加半導体領域を形成する工程、上記
    追加半導体領域に対しオーミックコンタクトするアルミ
    ニウム電極を形成する工程とを有することを特徴とする
    ＭＩＳ型半導体装置の製造法。
JP50066551A 1975-06-04 1975-06-04 Ｍｉｓ型半導体装置の製造法 Expired JPS5946107B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP50066551A JPS5946107B2 (ja) 1975-06-04 1975-06-04 Ｍｉｓ型半導体装置の製造法
US05/685,530 US4079504A (en) 1975-06-04 1976-05-11 Method for fabrication of n-channel MIS device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50066551A JPS5946107B2 (ja) 1975-06-04 1975-06-04 Ｍｉｓ型半導体装置の製造法

Publications (2)

Publication Number Publication Date
JPS51142929A JPS51142929A (en) 1976-12-08
JPS5946107B2 true JPS5946107B2 (ja) 1984-11-10

Family

ID=13319148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50066551A Expired JPS5946107B2 (ja) 1975-06-04 1975-06-04 Ｍｉｓ型半導体装置の製造法

Country Status (2)

Country Link
US (1) US4079504A (ja)
JP (1) JPS5946107B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53128281A (en) * 1977-04-15 1978-11-09 Hitachi Ltd Insulated gate field effect type semiconductor device for large power
JPS5492175A (en) * 1977-12-29 1979-07-21 Fujitsu Ltd Manufacture of semiconductor device
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
JPS54147789A (en) * 1978-05-11 1979-11-19 Matsushita Electric Ind Co Ltd Semiconductor divice and its manufacture
JPS5530846A (en) * 1978-08-28 1980-03-04 Hitachi Ltd Method for manufacturing fixed memory
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
US4466172A (en) * 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
JPS55108763A (en) * 1979-01-24 1980-08-21 Toshiba Corp Schottky barrier compound semiconductor device
US4947232A (en) * 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
JPS56169369A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
JPS56169368A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
JPS5766673A (en) * 1980-10-09 1982-04-22 Toshiba Corp Manufacture of mos type semiconductor device
US4442589A (en) * 1981-03-05 1984-04-17 International Business Machines Corporation Method for manufacturing field effect transistors
US4517729A (en) * 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
DE3274699D1 (en) * 1982-09-20 1987-01-22 Itt Ind Gmbh Deutsche Method of making a monolithic integrated circuit with at least one bipolar planar transistor
JPS6072272A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
JPS60198847A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置およびその製造方法
JPS6187375A (ja) * 1985-10-18 1986-05-02 Nec Corp 半導体装置の製造方法
FR2623016B1 (fr) * 1987-11-06 1991-06-14 Thomson Semiconducteurs Dispositif de fusion d'un fusible dans un circuit integre de type cmos
JPH03101264A (ja) * 1990-05-07 1991-04-26 Nec Corp 相補型電界効果トランジスタの製造方法
US5208168A (en) * 1990-11-26 1993-05-04 Motorola, Inc. Semiconductor device having punch-through protected buried contacts and method for making the same
US5976939A (en) * 1995-07-03 1999-11-02 Intel Corporation Low damage doping technique for self-aligned source and drain regions
US6507070B1 (en) * 1996-11-25 2003-01-14 Semiconductor Components Industries Llc Semiconductor device and method of making
US6750482B2 (en) * 2002-04-30 2004-06-15 Rf Micro Devices, Inc. Highly conductive semiconductor layer having two or more impurities

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909320A (en) * 1973-12-26 1975-09-30 Signetics Corp Method for forming MOS structure using double diffusion
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication

Also Published As

Publication number Publication date
JPS51142929A (en) 1976-12-08
US4079504A (en) 1978-03-21

Similar Documents

Publication Publication Date Title
JPS5946107B2 (ja) Ｍｉｓ型半導体装置の製造法
US3798752A (en) Method of producing a silicon gate insulated-gate field effect transistor
JPS5917865B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JP2968078B2 (ja) Ｍｏｓトランジスタの製造方法
JPH05243264A (ja) トランジスタの製造方法
JPS5923468B2 (ja) 半導体装置の製造方法
JPS5816341B2 (ja) 半導体装置の製造方法
JPH0196960A (ja) 半導体装置
JPH027558A (ja) 半導体装置およびその製造方法
JPS62104078A (ja) 半導体集積回路装置の製造方法
KR950013791B1 (ko) 매립 형태의 콘택 위에 게이트전극 형성방법
JPS6316672A (ja) 半導体素子の製造方法
JPS6156448A (ja) 相補型半導体装置の製造方法
KR100192474B1 (ko) 모스 트랜지스터 제조방법
JPS62131538A (ja) 半導体装置の製造方法
JPH03276680A (ja) 半導体装置およびその製造方法
JPS59139644A (ja) 半導体装置の製造方法
JPS5994437A (ja) 半導体装置
JPS6051275B2 (ja) 半導体装置の製造方法
JPS6135563A (ja) 薄膜トランジスタの製造方法
JPH02281634A (ja) 縦型電界効果トランジスタの製造方法
JPS63141374A (ja) 半導体装置の製造方法
JPH0237703B2 (ja)
JPS5947473B2 (ja) 半導体装置の製造方法
JPH02192125A (ja) 縦型ｍｏｓｆｅｔの製造方法