JPS58204547A - Ｉｃの封止方法 - Google Patents
Ｉｃの封止方法Info
- Publication number
- JPS58204547A JPS58204547A JP8854882A JP8854882A JPS58204547A JP S58204547 A JPS58204547 A JP S58204547A JP 8854882 A JP8854882 A JP 8854882A JP 8854882 A JP8854882 A JP 8854882A JP S58204547 A JPS58204547 A JP S58204547A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- hole
- sealing
- resin
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 31
- 238000007789 sealing Methods 0.000 title claims description 23
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 239000011347 resin Substances 0.000 claims abstract description 12
- 238000007650 screen-printing Methods 0.000 claims abstract description 10
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 229920005992 thermoplastic resin Polymers 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
キャリア実装に於るＩＣの封止方法に関する。
近年、水晶発振式電子腕時計の如く薄型化、小型化が請
求さｔ′Ｌろ装置の回路実装方式としてフィルムキャリ
ア実装方式が広く採用され始めている。
求さｔ′Ｌろ装置の回路実装方式としてフィルムキャリ
ア実装方式が広く採用され始めている。
このフィルムキャリア実装方式によると、実装から回路
わ■立に亘る全工程な長尺のテープ状で連続的Ｕこ処理
を行なうことができ、生産コストの安い合理化上程を組
むことかり能であり、更に、ワイヤーを張ること無しに
接続を行うことかできる１こめ、従来ワイヤーループに
要した高さ方向及び・ｒ一面方向のスペースを最少限度
に押えイ）ことができ、薄型化、小型化を図ることが可
能で）、る等の多くの利点を有し、薄温化、小型化かつ
低コストなろ１（゛実装を追求する水晶発振式電子腕時
計の如き装置のＩ Ｃ実装構造として今後太いに期待さ
れるもθ）である。
わ■立に亘る全工程な長尺のテープ状で連続的Ｕこ処理
を行なうことができ、生産コストの安い合理化上程を組
むことかり能であり、更に、ワイヤーを張ること無しに
接続を行うことかできる１こめ、従来ワイヤーループに
要した高さ方向及び・ｒ一面方向のスペースを最少限度
に押えイ）ことができ、薄型化、小型化を図ることが可
能で）、る等の多くの利点を有し、薄温化、小型化かつ
低コストなろ１（゛実装を追求する水晶発振式電子腕時
計の如き装置のＩ Ｃ実装構造として今後太いに期待さ
れるもθ）である。
以下従来の電子腕時計等に於し・て最も広く採用されて
いるフィルムキャリア実装方式に於るＩｃ実装構造を第
１図、第２図によって説明ｆ ２＋。第１図は従来技術
に於ろフィルムキャリヤ実装構造をポー（平面図。第２
図は第１図に於るＡ−Ａ断面図を示す。
いるフィルムキャリア実装方式に於るＩｃ実装構造を第
１図、第２図によって説明ｆ ２＋。第１図は従来技術
に於ろフィルムキャリヤ実装構造をポー（平面図。第２
図は第１図に於るＡ−Ａ断面図を示す。
２はフィルムキャリヤで、ポリイミド等の有機材料より
成る厚さ約１２０μｍ、幅３５閣の長尺フレキシブルテ
ープであり、該フィルムキャリヤ２ ｖｃは、前もって
後工程に於る作業基準となお〕バイロフト穴２ａ，ＩＣ
を配置するｙ＝めのデバイス穴２ｂ等０）必要な諸穴θ
）加工を施した後、前記フイルムキ−ｒ ＩＪヤ２の略
中央部に厚さ約３ ５ ７ｚ ｍの長尺銅箔を接着し、
しかる後、エツチング加工によって所定の回路パターン
６を形成し、ボンディング１４．１フィンガー電極３，
１を含む必要パターン部ＶこＳ ｎメッキを施して成る
。４はＩＣで、その電袷４ａは蒸着、メッキ等の手法に
よって最上層にＡ ｕ層を形成して成る突起電極であり
前記回路パターン乙のフィンガー電極３ａと熱、圧力に
よって、へｕ−８！１共晶υζより全電極を同時にギヤ
ングボンディングすること（ζよって、前記回路パター
ン６との接続を成す。しかる後、プラスチック等かｒ）
形成さｔした枠体５を前記フィルムキャリヤ２のデバイ
ス穴２ｂを囲む位置に接着固定し、エボキン樹脂等の熱
硬化性樹脂から成るモールド部材６によって封止し、１
（′、実装を成した後、他の回路素子を接続し、図中に
示す一点鎖線位置より切り離して、回路基体１を成丁フ
ィルムキャリヤ実装力式が従来より採１１４さｆＬｌい
１こ。こσ）様な従来技術にに於るフィルムキャリヤ実
装方式によると、Ｊ（尺のテープに一〇全二「程を容易
に連続処理する工程を′組むことかでき、工数の削減に
寄与し、形状寄与し、かつ実装品の品質に於ては時計品
質を充分に満足するものである等の多くの利点を有する
ものである。
成る厚さ約１２０μｍ、幅３５閣の長尺フレキシブルテ
ープであり、該フィルムキャリヤ２ ｖｃは、前もって
後工程に於る作業基準となお〕バイロフト穴２ａ，ＩＣ
を配置するｙ＝めのデバイス穴２ｂ等０）必要な諸穴θ
）加工を施した後、前記フイルムキ−ｒ ＩＪヤ２の略
中央部に厚さ約３ ５ ７ｚ ｍの長尺銅箔を接着し、
しかる後、エツチング加工によって所定の回路パターン
６を形成し、ボンディング１４．１フィンガー電極３，
１を含む必要パターン部ＶこＳ ｎメッキを施して成る
。４はＩＣで、その電袷４ａは蒸着、メッキ等の手法に
よって最上層にＡ ｕ層を形成して成る突起電極であり
前記回路パターン乙のフィンガー電極３ａと熱、圧力に
よって、へｕ−８！１共晶υζより全電極を同時にギヤ
ングボンディングすること（ζよって、前記回路パター
ン６との接続を成す。しかる後、プラスチック等かｒ）
形成さｔした枠体５を前記フィルムキャリヤ２のデバイ
ス穴２ｂを囲む位置に接着固定し、エボキン樹脂等の熱
硬化性樹脂から成るモールド部材６によって封止し、１
（′、実装を成した後、他の回路素子を接続し、図中に
示す一点鎖線位置より切り離して、回路基体１を成丁フ
ィルムキャリヤ実装力式が従来より採１１４さｆＬｌい
１こ。こσ）様な従来技術にに於るフィルムキャリヤ実
装方式によると、Ｊ（尺のテープに一〇全二「程を容易
に連続処理する工程を′組むことかでき、工数の削減に
寄与し、形状寄与し、かつ実装品の品質に於ては時計品
質を充分に満足するものである等の多くの利点を有する
ものである。
しかし、上記フィルムキャリヤ実装方式に於いても封正
に際し、枠体５を接着固定しモールド部材６にて封止を
行うため、実装厚が枠体５の形成］二の制約を受け、又
枠体５を必要とするため部品点数が増加し、さらに枠体
５とフィルムキャリヤ２の接着のため工程増となる。さ
らには、枠体５とフィルムキャリヤ２との接着が充分で
なし・場合モールド部月６が接着境界部より流出し、安
定した↓・］ＩＪ二が得られないばかりか、周囲の半田
付は部等の接着部へ悪影響を与える等、超薄型化、超小
型化及び低コストを追求′ｆ７，１電子時計の回路実装
Ｕ（於いてはまだ多くの問題点ケ有している。
に際し、枠体５を接着固定しモールド部材６にて封止を
行うため、実装厚が枠体５の形成］二の制約を受け、又
枠体５を必要とするため部品点数が増加し、さらに枠体
５とフィルムキャリヤ２の接着のため工程増となる。さ
らには、枠体５とフィルムキャリヤ２との接着が充分で
なし・場合モールド部月６が接着境界部より流出し、安
定した↓・］ＩＪ二が得られないばかりか、周囲の半田
付は部等の接着部へ悪影響を与える等、超薄型化、超小
型化及び低コストを追求′ｆ７，１電子時計の回路実装
Ｕ（於いてはまだ多くの問題点ケ有している。
又フィルムキャリヤ実装方式に於ける封止方法の他の従
来例としては、単にポツテングする方法やトランスファ
ー成形する方法があるが、前者の方法はＩ （’のみ樹
脂封止さ！し、フィ／ガ一部は封止されずに露出さｆし
ろため機械的強度が弱く、電子腕時計のごとき携帯装置
には採用出来ず、又後者の方法は、特性的には満足出来
るが、設備や工数の点に於いてコスト高となり、いずれ
も前述の枠を用いた封止方法に比べて欠点があった。
来例としては、単にポツテングする方法やトランスファ
ー成形する方法があるが、前者の方法はＩ （’のみ樹
脂封止さ！し、フィ／ガ一部は封止されずに露出さｆし
ろため機械的強度が弱く、電子腕時計のごとき携帯装置
には採用出来ず、又後者の方法は、特性的には満足出来
るが、設備や工数の点に於いてコスト高となり、いずれ
も前述の枠を用いた封止方法に比べて欠点があった。
本発明の目的は、上記する様な従来技術に於る諸問題点
を解決し、薄型、小型かつ低コストなるフィルムキャリ
ヤ実装を実現することであり、上記目的を達成でるため
の本発明に於ける要旨はフレキシブルフィルムのデバイ
ス穴内に形成されたフィンガー電％Ｋ Ｉ Ｃをギヤン
グボンディングし、該１（゛の上面側及び下面側に熱硬
化性樹脂をスクリーン印刷して封止ｆ７．）ことである
。
を解決し、薄型、小型かつ低コストなるフィルムキャリ
ヤ実装を実現することであり、上記目的を達成でるため
の本発明に於ける要旨はフレキシブルフィルムのデバイ
ス穴内に形成されたフィンガー電％Ｋ Ｉ Ｃをギヤン
グボンディングし、該１（゛の上面側及び下面側に熱硬
化性樹脂をスクリーン印刷して封止ｆ７．）ことである
。
以下本発明によるフィルムキャリヤ実装方式に於ろＩ
（’の封止方法を第３図、第４図、第５図、第６図によ
って説明−４る。尚、図中、第１図、第２図と共通する
番号は第１図、第２図と同一部材を示す。
（’の封止方法を第３図、第４図、第５図、第６図によ
って説明−４る。尚、図中、第１図、第２図と共通する
番号は第１図、第２図と同一部材を示す。
第３図乃至第６図は本発明に於けるＩ Ｃ’の封止方法
を不丁回路基体６・ζ於ける［Ｃ尖装部の断面図であり
、第３図及び第４図はＩＣの上面側の封止工程を示し、
第５図はＩＣの下面側の封止工程、第６図は封止完成状
態を示す。
を不丁回路基体６・ζ於ける［Ｃ尖装部の断面図であり
、第３図及び第４図はＩＣの上面側の封止工程を示し、
第５図はＩＣの下面側の封止工程、第６図は封止完成状
態を示す。
第３図に於いて１０は裏打治具板、１１はスクリーンマ
スクであり、第２図と同様にデバイス穴２ｂ内に形成さ
九たフィンガー電極６ａＫギヤングボンデングされたＩ
Ｃ４を備えたフィルムキャリヤ２を裏打治具板１０に対
し、前記パイロット。
スクであり、第２図と同様にデバイス穴２ｂ内に形成さ
九たフィンガー電極６ａＫギヤングボンデングされたＩ
Ｃ４を備えたフィルムキャリヤ２を裏打治具板１０に対
し、前記パイロット。
穴２ａを位置基準としてＩＣ４がＩＣ収納部゛１０ａに
収納されるごとく載置し、さらにフィルムキャリヤ２の
上面側よりＩＣ４の部分に開口部１１ａを合わせてスク
リーンマスクｉｉｖ被せ、封止樹脂１２をスクリーン印
刷することにより第４図に示すごと＜ＩＣ４の上面側を
封止’ｆることか出来る。
収納されるごとく載置し、さらにフィルムキャリヤ２の
上面側よりＩＣ４の部分に開口部１１ａを合わせてスク
リーンマスクｉｉｖ被せ、封止樹脂１２をスクリーン印
刷することにより第４図に示すごと＜ＩＣ４の上面側を
封止’ｆることか出来る。
次に第５図に示すごと＜ＩＣ収納部１３ａを有する裏打
治具板１３にフィルムキャリヤ２を反転させて載置し、
開口部１４ａを有するスクリーンマスク１４を用いてフ
ィルムキャリヤ２の下面側に封止樹脂１２をスクリーン
印刷することにより第６図に示すごと（ＩＣ４０表裏面
及びリード電極６ａを最小限のスペースにて完全に封止
することが出来る。
治具板１３にフィルムキャリヤ２を反転させて載置し、
開口部１４ａを有するスクリーンマスク１４を用いてフ
ィルムキャリヤ２の下面側に封止樹脂１２をスクリーン
印刷することにより第６図に示すごと（ＩＣ４０表裏面
及びリード電極６ａを最小限のスペースにて完全に封止
することが出来る。
尚前６ピ封止樹脂１２には最近開発さ九た粘度９Ｘ］０
５ＣＰＳのエポキシ系高粘度樹脂を使用し、その形状保
持性が大きいため、スクリーン印刷によって形成された
封止樹脂は加熱しない状態でリール巻取りを行っても十
分形状を保持することが出来る。
５ＣＰＳのエポキシ系高粘度樹脂を使用し、その形状保
持性が大きいため、スクリーン印刷によって形成された
封止樹脂は加熱しない状態でリール巻取りを行っても十
分形状を保持することが出来る。
し−たがって製造工程としてはフィルムキャリヤに連続
的にボンデングされたＩＣをリールに巻取りながら連続
的に上面側スクリーン印刷を行い、巻取ったリールを炉
に入ｎて１５０Ｃで１５分程度の仮キーアーを行い次に
リールを反転させて逆巻取りをしながら連続的に下面側
のスクリーン印刷を行うことによって第６図に示す封止
完成状態のＩｃを実装したフィルムキャリヤをリールに
巻取り、これをリールごと炉に入れて本キュアーさせろ
ことにより完成する。
的にボンデングされたＩＣをリールに巻取りながら連続
的に上面側スクリーン印刷を行い、巻取ったリールを炉
に入ｎて１５０Ｃで１５分程度の仮キーアーを行い次に
リールを反転させて逆巻取りをしながら連続的に下面側
のスクリーン印刷を行うことによって第６図に示す封止
完成状態のＩｃを実装したフィルムキャリヤをリールに
巻取り、これをリールごと炉に入れて本キュアーさせろ
ことにより完成する。
上記のごとく本発明によれば、フィルムキャリヤ実装さ
汎たＩＣを形状保持性の大きい封止樹脂を用いて表裏面
よりスクリーン印刷することにより最小限のスペースで
ＩＣ及びリード電極全体を樹脂封止することが出来るた
め、外部よりの湿度及び光等に対でる信頼性が高く、か
つ耐衝撃性にすぐれたフィルムキャリヤ実装を実現出来
ろとともに、スクリーン印刷という簡単な設備と作業に
よって行うことが出来るため低価格となり、電子腕時計
等の小型電子装置に適したＩＣの封止方法、すなわち封
止形状が小さく、かつ廉価なＩＣの封止方法を提供する
ことが可能となったー。
汎たＩＣを形状保持性の大きい封止樹脂を用いて表裏面
よりスクリーン印刷することにより最小限のスペースで
ＩＣ及びリード電極全体を樹脂封止することが出来るた
め、外部よりの湿度及び光等に対でる信頼性が高く、か
つ耐衝撃性にすぐれたフィルムキャリヤ実装を実現出来
ろとともに、スクリーン印刷という簡単な設備と作業に
よって行うことが出来るため低価格となり、電子腕時計
等の小型電子装置に適したＩＣの封止方法、すなわち封
止形状が小さく、かつ廉価なＩＣの封止方法を提供する
ことが可能となったー。
第１図は従来技術に於るフィルムキャリヤ実装構造を示
す平面図。第２図は第１図に於るＡ−Ａ断面図、第３図
乃至第６図は本発明に於けるＩＣの封止方法を示す回路
基体に於けるＩＣ実装部の断面図であり、第３図及び第
４図はＩＣの上面側の封止工程を示し、第５図はＩＣの
下面側の封止工程、第６図は封止完成状態を示す。 １・・・・・・回路基体、２・・・・・・フィルムキャ
リヤ、２ａ・・・・パイロット穴、２ｂ・・・・・・デ
バイス穴、６・・・・・・回路パターン、６ａ・・・・
・・フィンガー電極、１０．１３・・・・・・裏打治具
板、 １１．１４・・・・・・スクリーンマスク、１２・・・
・・封止樹脂。 第１図 ＼ 第２ＴＩ！Ｊ
す平面図。第２図は第１図に於るＡ−Ａ断面図、第３図
乃至第６図は本発明に於けるＩＣの封止方法を示す回路
基体に於けるＩＣ実装部の断面図であり、第３図及び第
４図はＩＣの上面側の封止工程を示し、第５図はＩＣの
下面側の封止工程、第６図は封止完成状態を示す。 １・・・・・・回路基体、２・・・・・・フィルムキャ
リヤ、２ａ・・・・パイロット穴、２ｂ・・・・・・デ
バイス穴、６・・・・・・回路パターン、６ａ・・・・
・・フィンガー電極、１０．１３・・・・・・裏打治具
板、 １１．１４・・・・・・スクリーンマスク、１２・・・
・・封止樹脂。 第１図 ＼ 第２ＴＩ！Ｊ
Claims (1)
- フレキシブルフィルムのデバイス穴内に形成さｒしたフ
ィンガー電極にＩＣをギヤングボンディングし、該ＩＣ
の上面側及び下面側に熱硬化性樹脂をスクリーン印刷し
て封止することを特徴とするＩＣの封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8854882A JPS58204547A (ja) | 1982-05-25 | 1982-05-25 | Ｉｃの封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8854882A JPS58204547A (ja) | 1982-05-25 | 1982-05-25 | Ｉｃの封止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58204547A true JPS58204547A (ja) | 1983-11-29 |
Family
ID=13945905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8854882A Pending JPS58204547A (ja) | 1982-05-25 | 1982-05-25 | Ｉｃの封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204547A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2561040A1 (fr) * | 1984-03-09 | 1985-09-13 | Lohja Ab Oy | Procede d'encapsulage de composants electroniques, montes sur une bande porteuse |
| JPS61128548A (ja) * | 1984-11-27 | 1986-06-16 | Matsushita Electronics Corp | 半導体装置 |
| JPS61188939A (ja) * | 1985-02-16 | 1986-08-22 | Matsushita Electric Ind Co Ltd | 半導体素子の実装方法 |
| JPH02132418A (ja) * | 1988-07-11 | 1990-05-21 | Toshiba Corp | フレキシブル配線基板及びその製造方法及び電子部品 |
| JPH03211841A (ja) * | 1990-01-17 | 1991-09-17 | Rohm Co Ltd | 半導体部品の樹脂被覆方法 |
| JPH05315382A (ja) * | 1992-05-07 | 1993-11-26 | Nec Corp | 樹脂封止型半導体装置の製造方法 |
| JPH0677359A (ja) * | 1992-08-28 | 1994-03-18 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH0964077A (ja) * | 1995-08-29 | 1997-03-07 | Nippon Retsuku Kk | 電子部品の製造方法 |
-
1982
- 1982-05-25 JP JP8854882A patent/JPS58204547A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2561040A1 (fr) * | 1984-03-09 | 1985-09-13 | Lohja Ab Oy | Procede d'encapsulage de composants electroniques, montes sur une bande porteuse |
| JPS61128548A (ja) * | 1984-11-27 | 1986-06-16 | Matsushita Electronics Corp | 半導体装置 |
| JPS61188939A (ja) * | 1985-02-16 | 1986-08-22 | Matsushita Electric Ind Co Ltd | 半導体素子の実装方法 |
| JPH0376781B2 (ja) * | 1985-02-16 | 1991-12-06 | Matsushita Electric Ind Co Ltd | |
| JPH02132418A (ja) * | 1988-07-11 | 1990-05-21 | Toshiba Corp | フレキシブル配線基板及びその製造方法及び電子部品 |
| JPH07122713B2 (ja) * | 1988-07-11 | 1995-12-25 | 株式会社東芝 | フレキシブル配線基板及びその製造方法及び電子部品 |
| JPH03211841A (ja) * | 1990-01-17 | 1991-09-17 | Rohm Co Ltd | 半導体部品の樹脂被覆方法 |
| JPH05315382A (ja) * | 1992-05-07 | 1993-11-26 | Nec Corp | 樹脂封止型半導体装置の製造方法 |
| JPH0677359A (ja) * | 1992-08-28 | 1994-03-18 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH0964077A (ja) * | 1995-08-29 | 1997-03-07 | Nippon Retsuku Kk | 電子部品の製造方法 |
| JP2934174B2 (ja) * | 1995-08-29 | 1999-08-16 | 日本レック株式会社 | 電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731010B2 (en) | Resin sealed stacked semiconductor packages with flat surfaces | |
| JP2002280480A (ja) | 回路装置の製造方法 | |
| JPH0355859A (ja) | 半導体ダイボンディング方法 | |
| JP4093818B2 (ja) | 半導体装置の製造方法 | |
| JPH0669275A (ja) | 半導体装置 | |
| JP2002016181A (ja) | 半導体装置、その製造方法、及び電着フレーム | |
| JPS63249345A (ja) | フレキシブル搭載基板 | |
| KR100315138B1 (ko) | 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법 | |
| US7053492B2 (en) | Circuit device and method of manufacturing the same | |
| WO1999035682A1 (en) | Semiconductor device, manufacture thereof, and electronic device | |
| JP3850915B2 (ja) | フレキシブル基板の補強形成方法およびフレキシブル基板 | |
| JPS58204547A (ja) | Ｉｃの封止方法 | |
| JP2002118213A (ja) | 半導体装置および半導体モジュール | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| JPH1167979A (ja) | フリップチップ半導体パッケージの実装構造及びその製造方法 | |
| JP2001274282A (ja) | 半導体装置 | |
| JPS5922333A (ja) | Ｉｃの樹脂封止方法 | |
| JPH04199723A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6119995B2 (ja) | ||
| JPH0766570A (ja) | 電子回路パッケージ及びその製造方法 | |
| JP2004200665A (ja) | 半導体装置およびその製造方法 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| KR100303544B1 (ko) | 디스플레이 장치를 위한 전자 부품 실장 구조 | |
| US6700184B1 (en) | Lead frame and semiconductor device having the same | |
| JPS5827350A (ja) | Ｉｃの実装方法 |