JPS61188939A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPS61188939A JPS61188939A JP2915585A JP2915585A JPS61188939A JP S61188939 A JPS61188939 A JP S61188939A JP 2915585 A JP2915585 A JP 2915585A JP 2915585 A JP2915585 A JP 2915585A JP S61188939 A JPS61188939 A JP S61188939A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- film
- hardness
- protective resin
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 28
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 14
- 229920001721 polyimide Polymers 0.000 claims abstract description 7
- 230000001681 protective effect Effects 0.000 claims description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 7
- 239000010931 gold Substances 0.000 abstract description 7
- 229910052737 gold Inorganic materials 0.000 abstract description 7
- 230000002787 reinforcement Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 1
- 239000003292 glue Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、フィルムキャリヤ方式による半導体素子の実
装方法に関し、特に半導体素子の保護樹脂形成方法に関
するものである。
装方法に関し、特に半導体素子の保護樹脂形成方法に関
するものである。
（従来の技術）
一般に、半導体素子の実装方式の中で、高速で量産性に
富み、且つ高い信頼性を有する方式として、複数本のリ
ードを一度にボンディングすることができるフィルムキ
ャリヤによる実装方式が広く知られている。
富み、且つ高い信頼性を有する方式として、複数本のリ
ードを一度にボンディングすることができるフィルムキ
ャリヤによる実装方式が広く知られている。
このフィルムキャリヤ実装方式は、第４図に示すように
、デバイス孔が形成された可とう性絶縁フィルム１に、
デバイス孔まで延在するように形成された複数本のり−
ド２が接着剤３により接着されたフィルムキャリヤを使
用し、半導体素子４のアルミニウムパッド５上に形成さ
れた金バンプ６とフィルムキャリヤのり−ド２の先端と
が熱圧着あるいは超音波ボンディングにより接合され。
、デバイス孔が形成された可とう性絶縁フィルム１に、
デバイス孔まで延在するように形成された複数本のり−
ド２が接着剤３により接着されたフィルムキャリヤを使
用し、半導体素子４のアルミニウムパッド５上に形成さ
れた金バンプ６とフィルムキャリヤのり−ド２の先端と
が熱圧着あるいは超音波ボンディングにより接合され。
次いで第５図に示すように、半導体素子４の表面とフィ
ルムキャリヤのり−ド２に熱硬化形保護樹脂７を塗布し
、硬化、あるいは乾燥により溶媒のみを揮発させてから
硬化させるものであった。
ルムキャリヤのり−ド２に熱硬化形保護樹脂７を塗布し
、硬化、あるいは乾燥により溶媒のみを揮発させてから
硬化させるものであった。
（発明が解決しようとする問題点）
しかしながら、従来の方法では、熱硬化形の保護樹脂７
を硬化させる時、第６図に示すように、可とう仕給縁フ
ィルム１の熱変形が発生し、それにともないフィルムキ
ャリヤのリード２が半導体素子４のエツジ部と短絡して
良品の半導体素子でも不良品となり、歩留りが著しく低
下するという問題点があった。
を硬化させる時、第６図に示すように、可とう仕給縁フ
ィルム１の熱変形が発生し、それにともないフィルムキ
ャリヤのリード２が半導体素子４のエツジ部と短絡して
良品の半導体素子でも不良品となり、歩留りが著しく低
下するという問題点があった。
本発明は、上記従来例の欠点に鑑みてなされたもので、
可とう仕給縁フィルムの熱変形が硬化時に発生してもフ
ィルムキャリヤのリードと、半導体素子のエツジ部とが
短絡することなく、高歩留りを図ることができ、さらに
容易に製造することができる半導体素子の実装方法を提
供するものである。
可とう仕給縁フィルムの熱変形が硬化時に発生してもフ
ィルムキャリヤのリードと、半導体素子のエツジ部とが
短絡することなく、高歩留りを図ることができ、さらに
容易に製造することができる半導体素子の実装方法を提
供するものである。
（問題点を解決するための手段）
上記目的を達成するために、本発明は、可とう性絶縁フ
ィルム上の開孔部まで延設された複数本のリードと、半
導体素子の電極とを接合し、熱硬体形保護樹脂を少なく
とも前記半導体素子表面と、前記絶縁フィルム上の開孔
部まで延設された複数本のリード全面に塗布したのち、
鉛筆硬度２Ｈ以上を有する一次硬化を行ない、次いで二
次硬化を行なうようにしたものである６ （作 用） 一次硬化を行なうことにより、フィルムキャリヤの熱変
形がない状態でリードを保持・固定することができる。
ィルム上の開孔部まで延設された複数本のリードと、半
導体素子の電極とを接合し、熱硬体形保護樹脂を少なく
とも前記半導体素子表面と、前記絶縁フィルム上の開孔
部まで延設された複数本のリード全面に塗布したのち、
鉛筆硬度２Ｈ以上を有する一次硬化を行ない、次いで二
次硬化を行なうようにしたものである６ （作 用） 一次硬化を行なうことにより、フィルムキャリヤの熱変
形がない状態でリードを保持・固定することができる。
（実施例）
以下、図面により本発明の実施例を詳細に説明する。第
１図及び第２図は、本発明の一実施例を示したも°ので
、第４．５．６図と同一符号のものは同一のものを示し
ている。
１図及び第２図は、本発明の一実施例を示したも°ので
、第４．５．６図と同一符号のものは同一のものを示し
ている。
第１図及び第２図において、可とう仕給縁フィルム１の
開孔部まで延設された複数本のリード２と、半導体素子
の電極である金バンプ６とが接続され、半導体素子４の
表面と、リード２の全面に熱硬化形の保護樹脂７が塗布
・形成される。この可とう仕給縁フィルム１は厚さが７
５〜２５０μｍのポリイミドフィルムであり、保護樹脂
の一次硬化温度は８０〜１３０℃とする。また、熱硬体
形保護樹脂は、二次硬化後、鉛筆硬度で３）１以上を有
するものである。
開孔部まで延設された複数本のリード２と、半導体素子
の電極である金バンプ６とが接続され、半導体素子４の
表面と、リード２の全面に熱硬化形の保護樹脂７が塗布
・形成される。この可とう仕給縁フィルム１は厚さが７
５〜２５０μｍのポリイミドフィルムであり、保護樹脂
の一次硬化温度は８０〜１３０℃とする。また、熱硬体
形保護樹脂は、二次硬化後、鉛筆硬度で３）１以上を有
するものである。
本実施例では、可とう仕給縁フィルムとしてポリイミド
材を使用する。ポリエステル、ポリエチレン、ポリスル
ホンフィルム等は耐熱性に乏しく、熱変形を生じやすい
ので本発明の目的を達成できない。また、ポリイミドフ
ィルムでも厚さ７５〜２５０μｍを必要とし、７５μｍ
より薄ければフィルムの機械的強度が著しく低下し、フ
ィルムキャリヤのリード間ピッチが狂って、半導体素子
の電極との位置合わせが非常に困難となり、接続不良が
発生する。また２５０μｍより厚ければ、可とう性が失
われフィルムキャリヤが製造できない。
材を使用する。ポリエステル、ポリエチレン、ポリスル
ホンフィルム等は耐熱性に乏しく、熱変形を生じやすい
ので本発明の目的を達成できない。また、ポリイミドフ
ィルムでも厚さ７５〜２５０μｍを必要とし、７５μｍ
より薄ければフィルムの機械的強度が著しく低下し、フ
ィルムキャリヤのリード間ピッチが狂って、半導体素子
の電極との位置合わせが非常に困難となり、接続不良が
発生する。また２５０μｍより厚ければ、可とう性が失
われフィルムキャリヤが製造できない。
さらにまた、ポリイミド材のフィルムキャリヤでも５１
３０℃以上の温度で熱処理すれば、１〜２分の間に熱変
形し、フィルムの曲がりが生ずる。
３０℃以上の温度で熱処理すれば、１〜２分の間に熱変
形し、フィルムの曲がりが生ずる。
そのために、熱硬化形の保護樹脂の一次硬化温度は８０
〜１３０℃で処理する必要がある６１３０℃より高温で
保護樹脂を処理すると、フィルムの熱変形にともなって
フィルムキャリヤのリードも変形し、フィルムキャリヤ
のリードと半導体素子のエツジとが短絡し、半導体素子
が誤動作する。また８０℃より低温で処理すれば、硬化
時間が非常に長くなる。
〜１３０℃で処理する必要がある６１３０℃より高温で
保護樹脂を処理すると、フィルムの熱変形にともなって
フィルムキャリヤのリードも変形し、フィルムキャリヤ
のリードと半導体素子のエツジとが短絡し、半導体素子
が誤動作する。また８０℃より低温で処理すれば、硬化
時間が非常に長くなる。
また、一次項化後において、保護樹脂の皮膜硬度が鉛筆
硬度で２Ｈ以上を有する必要があり、それ以下であれば
、フィルムキャリヤのリード補強が十分とれなく、二次
硬化時にフィルムの変形にともなってフィルムキャリヤ
のリードと半導体素子のエツジとが短絡する。また、熱
硬体形保護樹脂は、二次硬化後、皮膜硬度が鉛筆硬度で
３Ｈ以上を示さねばならない。それ以下であれば、外部
の力によりフィルムキャリヤのリードと半導体素子のエ
ツジとが短絡したり、フィルムキャリヤのリード切れが
生ずる。
硬度で２Ｈ以上を有する必要があり、それ以下であれば
、フィルムキャリヤのリード補強が十分とれなく、二次
硬化時にフィルムの変形にともなってフィルムキャリヤ
のリードと半導体素子のエツジとが短絡する。また、熱
硬体形保護樹脂は、二次硬化後、皮膜硬度が鉛筆硬度で
３Ｈ以上を示さねばならない。それ以下であれば、外部
の力によりフィルムキャリヤのリードと半導体素子のエ
ツジとが短絡したり、フィルムキャリヤのリード切れが
生ずる。
次に本実施例をを具体的に説明する。
まず、長尺の可とう仕給縁フィルム１として、幅３５ｍ
ｍ、厚さ１２５μｍのポリイミドフィルムを使用して、
第３図に示すフィルムキャリヤを作った。
ｍ、厚さ１２５μｍのポリイミドフィルムを使用して、
第３図に示すフィルムキャリヤを作った。
次に、半導体素子４のアルミニウムパッド５上に金バン
プ６を形成した。そして、フィルムキャリヤのり−ド２
の先端部と半導体素子の金バンプ６を顕微鏡により位置
合わせした後、熱圧着することにより、フィルムキャリ
ヤのリードと半導体素子の電極とを接続した。
プ６を形成した。そして、フィルムキャリヤのり−ド２
の先端部と半導体素子の金バンプ６を顕微鏡により位置
合わせした後、熱圧着することにより、フィルムキャリ
ヤのリードと半導体素子の電極とを接続した。
次に、シリコン変性エポキシ樹脂（北陸塗料株式会社製
商品名セラコート）を保護樹脂７として使用し、半導
体素子４の表面と、フィルムキャリヤのリード２の全面
に塗布した。
商品名セラコート）を保護樹脂７として使用し、半導
体素子４の表面と、フィルムキャリヤのリード２の全面
に塗布した。
その後、表のような一次硬化条件及び二次硬化条件にて
保護樹脂を硬化した。
保護樹脂を硬化した。
以上のように、一次項化によりフィルムキャリヤの熱変
形がない状態でフィルムキャリヤのリードを保護樹脂に
て固め、次いで二次硬化により保護樹脂を完全硬化させ
ることにより、フィルムキャリヤのリードと半導体素子
エツジとの短絡がない、確実な半導体素子の実装を得る
ことができた。
形がない状態でフィルムキャリヤのリードを保護樹脂に
て固め、次いで二次硬化により保護樹脂を完全硬化させ
ることにより、フィルムキャリヤのリードと半導体素子
エツジとの短絡がない、確実な半導体素子の実装を得る
ことができた。
（発明の効果）
以上説明したように、本発明によれば、可とう仕給縁フ
ィルムの熱変形が保護樹脂の本硬化時に発生しても、フ
ィルムキャリヤのリードと半導体素子のエツジ部とは短
絡することなく、高歩留りを図ることができ、さらに容
易に製造することができる等の効果を有するものである
。
ィルムの熱変形が保護樹脂の本硬化時に発生しても、フ
ィルムキャリヤのリードと半導体素子のエツジ部とは短
絡することなく、高歩留りを図ることができ、さらに容
易に製造することができる等の効果を有するものである
。
第１ＷＩは、本発明の半導体素子表面とリードとに保護
樹脂が塗布された断面図、第２図は、第１図の熱処理後
の断面図、第３図は、本発明の実施例のフィルムキャリ
ヤの平面図、第４図は、フィルムキャリヤと半導体素子
の接続の断面図、第５図は、従来の半導体素子表面とリ
ードとに保護樹脂が塗布された断面図、第６図は、第５
図の熱処理後の断面図である。 １ ・・・可とう仕給縁フィルム、 ２ ・・・ リー
ド、４・・・半導体素子、 ５ アルミニウムパッド、
６・・・金バンプ、 ７・・・熱硬体形保護樹脂。 特許出願人 松下電器産業株式会社 第１図 第２図 第３図
樹脂が塗布された断面図、第２図は、第１図の熱処理後
の断面図、第３図は、本発明の実施例のフィルムキャリ
ヤの平面図、第４図は、フィルムキャリヤと半導体素子
の接続の断面図、第５図は、従来の半導体素子表面とリ
ードとに保護樹脂が塗布された断面図、第６図は、第５
図の熱処理後の断面図である。 １ ・・・可とう仕給縁フィルム、 ２ ・・・ リー
ド、４・・・半導体素子、 ５ アルミニウムパッド、
６・・・金バンプ、 ７・・・熱硬体形保護樹脂。 特許出願人 松下電器産業株式会社 第１図 第２図 第３図
Claims (3)
- （１）可とう性絶縁フィルム上の開孔部まで延設された
複数本のリードと半導体素子の電極とを接合した後、少
なくとも前記半導体素子表面及び半導体素子に接合され
た複数本のリードの全面に熱硬化形保護樹脂を塗布し、
前記熱硬化形保護樹脂の硬化後の硬度が鉛筆硬度２Ｈ以
上を示す一次硬化を行ない、次いで最終的な二次硬化を
行なうことを特徴とする半導体素子の実装方法。 - （２）可とう性絶縁フィルムが７５〜２５０μｍの厚み
を有するポリイミドフィルムからなり、一次硬化の温度
が８０〜１３０℃であることを特徴とする特許請求の範
囲第（１）項記載の半導体素子の実装方法。 - （３）熱硬化形保護樹脂は、二次硬化後の硬度が鉛筆硬
度３Ｈ以上を有することを特徴とする特許請求の範囲第
（１）項記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2915585A JPS61188939A (ja) | 1985-02-16 | 1985-02-16 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2915585A JPS61188939A (ja) | 1985-02-16 | 1985-02-16 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61188939A true JPS61188939A (ja) | 1986-08-22 |
| JPH0376781B2 JPH0376781B2 (ja) | 1991-12-06 |
Family
ID=12268372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2915585A Granted JPS61188939A (ja) | 1985-02-16 | 1985-02-16 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188939A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204547A (ja) * | 1982-05-25 | 1983-11-29 | Citizen Watch Co Ltd | Ｉｃの封止方法 |
-
1985
- 1985-02-16 JP JP2915585A patent/JPS61188939A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204547A (ja) * | 1982-05-25 | 1983-11-29 | Citizen Watch Co Ltd | Ｉｃの封止方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0376781B2 (ja) | 1991-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482673B2 (en) | Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate | |
| US6690089B2 (en) | Semiconductor device having multi-chip package | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| US20020109216A1 (en) | Integrated electronic device and integration method | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JPS61194732A (ja) | 半導体ペレツトと基板の接合方法 | |
| JPH04363031A (ja) | 半導体装置 | |
| JPH11102989A (ja) | Ｂｇａ型半導体装置 | |
| JPS61188939A (ja) | 半導体素子の実装方法 | |
| JPH0198237A (ja) | 半導体装置の実装方法 | |
| JP2754534B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP3155811B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH08162599A (ja) | 半導体装置の製造方法 | |
| JP2004253529A (ja) | 半導体装置及びその製造方法 | |
| JPH0442922Y2 (ja) | ||
| JPS623978B2 (ja) | ||
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
| JP2793899B2 (ja) | 樹脂製接着剤の接着・硬化方法 | |
| JP2785441B2 (ja) | 半導体装置とその製造方法 | |
| JPH05198615A (ja) | 半導体装置の製造方法 | |
| JPH04162734A (ja) | 半導体装置及びその形成方法 | |
| JPH07263487A (ja) | 半導体装置の製造方法 | |
| JP2531636B2 (ja) | サ−マルヘツド | |
| JP2751726B2 (ja) | フィルムキャリア半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |