JPS63249345A - フレキシブル搭載基板 - Google Patents

フレキシブル搭載基板

Info

Publication number
JPS63249345A
JPS63249345A JP62083066A JP8306687A JPS63249345A JP S63249345 A JPS63249345 A JP S63249345A JP 62083066 A JP62083066 A JP 62083066A JP 8306687 A JP8306687 A JP 8306687A JP S63249345 A JPS63249345 A JP S63249345A
Authority
JP
Japan
Prior art keywords
substrate
chip
semiconductor
lead
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62083066A
Other languages
English (en)
Inventor
Hideo Yamamoto
秀男 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP62083066A priority Critical patent/JPS63249345A/ja
Publication of JPS63249345A publication Critical patent/JPS63249345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体ｔＣチップ等の電子部品を搭載する
フレキシブル搭載基板に関する。
〔従来の技術〕
従来、電子部品を搭載するフレキシブル搭載基板におい
て、半導体ＩＣチップなどを直接実装する場合、第３図
＾、田）の平面図及び断面図に示すように、ポリイミド
樹脂フィルムのような軟質基板１１の半導体ＩＣチップ
搭載部に該チップ収納用の開口部１２を設け、前記基板
１１の表面には、接着された導電層を搭載する前記半導
体ＩＣＣチップ３のポンディングパッドの配置位置に整
合するようにパターニングすることによって、ビームリ
ード１４を前記開口部１２の一部にフィンガー状に一部
突出するように形成してフレキシブル搭載基板を構成す
る。そして半導体ＩＣチ・ブ１３を前８ｉ基板１１の開
口部１２内に配置して、そのポンディングパッドをバン
プ１５を介してビームリード１４の突出部に、通常の熱
圧着等の手段で接続固定し、半導体ＩＣチップ１３と軟
質基板１１の一部をエポキシ樹脂等の封止樹脂１６で一
体的にモールド等の手段により封止している。
〔発明が解決しようとする問題点〕
ところが、従来のビームリードを備えたフレキシブル搭
載基板に対して、半導体ＩＣチップを接続固定する場合
には、前述のように半導体ＩＣチップなどのポンディン
グパッド部にバンブを形成しなければならないし、また
接合工程においては専用のボンディングツールを用意し
なければならない、したがってこのような構成のフレキ
シブル搭載基板に半導体ＩＣチップ等をバンプを介して
接続固定する方式は、半導体装置の大量生産には適して
いるが、多種少量生産には適さないという問題点を有し
ていた。またフレキシブル搭載基板に、超音波ワイヤボ
ンディング方式を用いて半導体ＩＣチップ等を基板上に
パターニングされたリードに直接接続しようとしても、
基板自体が柔軟であるために、印加する超音波が吸収さ
れてしまいボンディングすることは全く不可能であった
。
更に樹脂で封止する場合、基板の開口部を通してその表
裏面に亘り封止部が形成されるため、薄型の実装ができ
ないという問題点があった。
本発明は、従来のフレキシブル基板における上記問題点
を解決するためになされたもので、バンプの形成の不要
な超音波ワイヤボンディングが可能であり、且つ薄型の
実装の可能な、多種少量生産に好適なフレキシブル搭載
基板を提供することを目的とする。
〔問題点を解決するための手段及び作用〕上記問題点を
解決するため、本発明は、基板面に導電層をパターニン
グすることによって半導体ＩＣチップ等の電子部品接続
用に形成されたリードの端部に対応する基板部分に、該
リードの幅より小さい幅のワイヤ接続用開口部を形成し
てフレキシブル搭載基板を構成するものである。
このように構成することにより、ワイヤ接続用開口部を
介してバンプを必要としないワイヤボンディングが可能
となり、また基板の表裏に貫通する開口部が形成されな
いため、半導体ＩＣチップ等の電子部品の搭載側のみで
樹脂封止することができ、薄型の実装が可能となる。
〔実施例〕
以下実施例について説明する。第１図＾は本発明に係る
フレキシブル搭載基板の第１実施例の平面図で、半導体
ＩＣチップを実装した状態を示しており、第１図［Ｂｌ
はその断面図である０図において１はポリイミドフィル
ム、ポリエステルフィルム等からなる軟質基板で、該軟
質基板ｌの裏面には、接着された導電層をパターニング
することによって、多数のり一部２を半導体ＩＣチップ
搭載部に対応するように形成している。そして前記各リ
ード２の端部に対応する基板部分には、該リード２の幅
より小さい幅を有する、ボンディングワイヤを挿通する
ためのワイヤ接続用開口部３を形成して、フレキシブル
搭載基板４を構成している。
このように構成したフレキシブル搭載基板４に半導体Ｉ
Ｃチップ５を搭載する場合は、該半導体ＩＣチップ５を
軟質基板ｌ上の多数のワイヤ接続用開口部３に囲まれた
半導体ＩＣチップ搭載部に接着し、該ＩＣチップ５のポ
ンディングパッド部に接続したボンディングワイヤ６の
他端を、それぞれワイヤ接続用開口部３を通して所定の
各り−ド２に接続する。この際、軟質基板ｌのリード形
成側には、リードのみが配置されているため、このリー
ド配置面を金属板等の硬質板からなる治具で支持するよ
うにすることにより、超音波によるワイヤボンディング
時における超音波エネルギーの吸収を避け、ボンディン
グワイヤ６による超音波ボンディングを容易に行うこと
ができる。
そして半導体ＩＣチップ５のワイヤボンディングによる
所定の接続を行った後、エポキシ樹脂等の封止用樹脂を
、軟質基板１上の半導体ＩＣチップの搭載部分にポツテ
ィングして封止部７を形成し、半導体ＩＣチップ５のフ
レキシブル搭載基板４への実装を完了する。
この封止用樹脂のポツティングの際は、ワイヤ接続用開
口部３は、その幅がリード２の幅より小さく形成されて
いて、軟質基板１の表裏面に亘る貫通孔は形成されてい
ないため、裏面へ封止樹脂が漏れることはなく、樹脂封
止部７は軟質基板１の表面にのみ形成されるので、薄型
の実装ができる。
第２図＾は、本発明の第２実施例を示す平面図で、第２
図■）はその断面図である。この実施例は、軟質基板１
の半導体ＩＣチップ搭載部に該ＩＣチップ５の収納用の
開口部８を形成するものである。
そして軟質基板１の裏面には該チップ収納用開口部８を
囲むように、パターニングにより多数のり一部２を形成
し、またこのリード２の形成時に、同時にパターニング
された銅箔等の金属薄膜で、前記チップ収納用開口部８
の底部を閉塞するように、裏打ち金属薄膜部９を形成し
ている。また第１実施例と同様に、前記リード２の各端
部には、該リード２の幅より小さい幅のワイヤ接続用開
口部３を形成してフレキシブル搭載基板４を構成してい
る。
このように構成したフレキシブル搭載基板４に半導体Ｉ
Ｃチップ５を実装する場合は、該ＩＣチップ５を軟質基
板ｌのチップ収納用開口部８において、裏打ち金属薄膜
部９上に接着し、そして第１実施例と同様に、金属板等
の硬質板の治具上において、半導体ＩＣチップ５のポン
ディングパッド部と対応するリード２間を、ワイヤ接続
用開口部３を通してボンディングワイヤ６により超音波
を用いて接続する。この場合もボンディングワイヤ６が
接続されるリード２は治具上で保持されているため、超
音波エネルギーの吸収がなく、ボンディングワイヤ６に
よる超音波ボンディングが良好に行われる。
ワイヤボンディングにより所定の接続を行った後は、半
導体ＩＣチップ搭載部にエポキシ樹脂等の封止用樹脂を
ポツティングして封止部７を形成し、半導体ＩＣチップ
の実装が完了する。この樹脂封止時においても、チップ
収納用開口部８は裏打ち金属薄膜部９で閉塞されている
ため、封止樹脂が軟質基板１の裏面へ漏れることがなく
、しかも半導体ＩＣチップ５は軟質基板１のチップ収納
用開口部８内に配置されるため、軟質基板ｌの厚み分だ
け半導体ＩＣチップ５を低く配置することができ、更に
薄型に実装することが可能となる。
〔発明の効果〕
以上実施例に基づいて説明したように、本発明によれば
、軟質基板の裏面に形成されたリードの端部に対応する
基板部分に、該リードの幅より小さい幅を有するワイヤ
接続用開口部を設けてフレキシブル搭載基板を構成した
ので、該基板を治具に載置することにより、基板に搭載
した半導体ＩＣチップ等の電子部品を、ワイヤ接続用開
口部を通して超音波を用いたワイヤボンディングにより
リードに接続することが可能となり、搭載されるＩＣチ
ップ等の電子部品のポンディングパッド部へのバンブの
形成が不要となる。また種々の形態のＩＣチップ等の電
子部品をワイヤボンディングによりフレキシブル搭載基
板へダイレクトボンディングすることが可能となり、多
種少量生産に極めて容易に対応させることができる。
また基板裏面に貫通する開口部が形成されないため、Ｉ
Ｃチップ等の電子部品の搭載側にのみ樹脂封止部を形成
することができ、薄型の実装が可能となる等の利点が得
られる。
【図面の簡単な説明】
第１図＾、　ＣＢ＋は、本発明に係るフレキシブル搭載
基板の第１実施例の平面図及びその断面図、第２図＾、
■）は、本発明の第２実施例の平面図及びその断面図、
第３図＾、■）は、従来のフレキシブル搭載基板の平面
図及びその断面図である。 図において、１は軟質基板、２はリード、３はワイヤ接
続用開口部、４はフレキシブル搭載基板、５は半導体Ｉ
Ｃチップ、６はボンディングワイヤ、７は封止部、８は
チップ収納用開口部、９は裏打ち金属薄膜部を示す。 特許出願人　オリンパス光学工業株式会社第１図 第３図 （Ａ） （Ｂ） Ｉｊ　　’Ｆ）　　１１１７

Claims (1)

    【特許請求の範囲】
  1. 半導体ＩＣチップ等の電子部品を搭載するフレキシブル
    基板において、該基板面に導電層をパターニングするこ
    とによって電子部品接続用に形成されたリードの端部に
    対応する基板部分に、該リードの幅より小さい幅のワイ
    ヤ接続用開口部を形成したことを特徴とするフレキシブ
    ル搭載基板。
JP62083066A 1987-04-06 1987-04-06 フレキシブル搭載基板 Pending JPS63249345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62083066A JPS63249345A (ja) 1987-04-06 1987-04-06 フレキシブル搭載基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62083066A JPS63249345A (ja) 1987-04-06 1987-04-06 フレキシブル搭載基板

Publications (1)

Publication Number Publication Date
JPS63249345A true JPS63249345A (ja) 1988-10-17

Family

ID=13791805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62083066A Pending JPS63249345A (ja) 1987-04-06 1987-04-06 フレキシブル搭載基板

Country Status (1)

Country Link
JP (1) JPS63249345A (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258632B1 (en) 1996-01-15 2001-07-10 Kabushiki Kaisha Toshiba Molded packaging for semiconductor device and method of manufacturing the same
US6331451B1 (en) 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US7906855B1 (en) 2008-01-21 2011-03-15 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US8154111B2 (en) 1999-12-16 2012-04-10 Amkor Technology, Inc. Near chip size semiconductor package
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US8853836B1 (en) 1998-06-24 2014-10-07 Amkor Technology, Inc. Integrated circuit package and method of making the same
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US9184118B2 (en) 2013-05-02 2015-11-10 Amkor Technology Inc. Micro lead frame structure having reinforcing portions and method
US9184148B2 (en) 2013-10-24 2015-11-10 Amkor Technology, Inc. Semiconductor package and method therefor
US9275939B1 (en) 2011-01-27 2016-03-01 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9362210B2 (en) 2000-04-27 2016-06-07 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258632B1 (en) 1996-01-15 2001-07-10 Kabushiki Kaisha Toshiba Molded packaging for semiconductor device and method of manufacturing the same
US8853836B1 (en) 1998-06-24 2014-10-07 Amkor Technology, Inc. Integrated circuit package and method of making the same
US9224676B1 (en) 1998-06-24 2015-12-29 Amkor Technology, Inc. Integrated circuit package and method of making the same
US8963301B1 (en) 1998-06-24 2015-02-24 Amkor Technology, Inc. Integrated circuit package and method of making the same
US6331451B1 (en) 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US8154111B2 (en) 1999-12-16 2012-04-10 Amkor Technology, Inc. Near chip size semiconductor package
US9362210B2 (en) 2000-04-27 2016-06-07 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US8952522B1 (en) 2002-11-08 2015-02-10 Amkor Technology, Inc. Wafer level package and fabrication method
US9406645B1 (en) 2002-11-08 2016-08-02 Amkor Technology, Inc. Wafer level package and fabrication method
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US10665567B1 (en) 2002-11-08 2020-05-26 Amkor Technology, Inc. Wafer level package and fabrication method
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US7906855B1 (en) 2008-01-21 2011-03-15 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via
US11869829B2 (en) 2009-01-05 2024-01-09 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with through-mold via
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9978695B1 (en) 2011-01-27 2018-05-22 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9508631B1 (en) 2011-01-27 2016-11-29 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9275939B1 (en) 2011-01-27 2016-03-01 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US11043458B2 (en) 2011-11-29 2021-06-22 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US9431323B1 (en) 2011-11-29 2016-08-30 Amkor Technology, Inc. Conductive pad on protruding through electrode
US10410967B1 (en) 2011-11-29 2019-09-10 Amkor Technology, Inc. Electronic device comprising a conductive pad on a protruding-through electrode
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9184118B2 (en) 2013-05-02 2015-11-10 Amkor Technology Inc. Micro lead frame structure having reinforcing portions and method
US9543235B2 (en) 2013-10-24 2017-01-10 Amkor Technology, Inc. Semiconductor package and method therefor
US9184148B2 (en) 2013-10-24 2015-11-10 Amkor Technology, Inc. Semiconductor package and method therefor
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Similar Documents

Publication Publication Date Title
JPS63249345A (ja) フレキシブル搭載基板
JPH09246465A (ja) Ｌｏｃ型半導体チップの積層チップパッケージ
JPH03112688A (ja) Ｉｃカード
JP3065010B2 (ja) 半導体装置
JP3301985B2 (ja) 半導体装置の製造方法
JP2000243875A (ja) 半導体装置
JP2949969B2 (ja) フィルムキャリア半導体装置
JPH0590486A (ja) 半導体装置
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JP3295987B2 (ja) 半導体装置の製造方法
JP2788011B2 (ja) 半導体集積回路装置
JP2974819B2 (ja) 半導体装置およびその製造方法
KR100444168B1 (ko) 반도체패키지
JPH08153826A (ja) 半導体集積回路装置
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JPS63128726A (ja) フレキシブル搭載基板
JPS62219531A (ja) 半導体集積回路装置
JPH0629422A (ja) 混成集積回路装置
JP2003258187A (ja) 半導体装置
JP2000091378A (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JPS59125642A (ja) リ−ドレスチツプキヤリア
JPH0543294B2 (ja)
JP2004179300A (ja) 半導体装置およびその製造方法
JPH08306824A (ja) 樹脂封止型半導体装置
JPH04159765A (ja) 混成集積回路装置