JPH04199723A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH04199723A JPH04199723A JP33389790A JP33389790A JPH04199723A JP H04199723 A JPH04199723 A JP H04199723A JP 33389790 A JP33389790 A JP 33389790A JP 33389790 A JP33389790 A JP 33389790A JP H04199723 A JPH04199723 A JP H04199723A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive tape
- semiconductor device
- circuit board
- semiconductor
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000002390 adhesive tape Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 11
- 239000011347 resin Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 15
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 239000003522 acrylic cement Substances 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装に関わり、簡易な方法でフリップチッ
プ実装した半導体装置に関するものである。
プ実装した半導体装置に関するものである。
従来の技術
近爪 半導体装置（上 電子機器の小型化にともないフ
リップチップ方式を用いて高密度実装化されることが増
えてきている。
リップチップ方式を用いて高密度実装化されることが増
えてきている。
以下図面を参照しながら、上記した従来のフリップチッ
プ方式で実装した半導体装置の一例について説明する。
プ方式で実装した半導体装置の一例について説明する。
第４図は 従来のフリップチップ方式で実装した半導体
装置の要部断面図を、第５図はその工程概略図を示すも
のである。
装置の要部断面図を、第５図はその工程概略図を示すも
のである。
第４図において、 １１は基ｌ１１２はこの基板１１の
主面上に形成された回路導体層で、 １３はこの回路導
体層１２の電極端子である。 １４はバンプ（突起電極
端子）、 １５はバリヤー金属で、１６はＡｌ電極端子
である。また １７は半導体チップである。以上のよう
に構成された半導体装置について、以下その組み立て方
法につい第５図を用いて説明する。
主面上に形成された回路導体層で、 １３はこの回路導
体層１２の電極端子である。 １４はバンプ（突起電極
端子）、 １５はバリヤー金属で、１６はＡｌ電極端子
である。また １７は半導体チップである。以上のよう
に構成された半導体装置について、以下その組み立て方
法につい第５図を用いて説明する。
まず（Ａ）基板１１の主面上版 例えばＣｒ、Ｃｕ、Ａ
Ｌ Ｎｉなどの金属薄膜を真空蒸着法により形成させ
、フォトリソ技術を用いて所望とする回路導体層１２を
形成する。一方、 （Ｂ）別途半導体ウェハ内の各半導
体チップ１７上に形成されたＡ１電極端子１６上にバリ
ヤー金属１５として、例えばＣｒ、Ｔｉ、Ｐｄを蒸着し
た後、 （Ｃ）その上にＣｕ、Ａ、ｕを析出させ、さら
に （Ｄ）最外層に半田を析出さぜたバンプ１４を形成
する。
Ｌ Ｎｉなどの金属薄膜を真空蒸着法により形成させ
、フォトリソ技術を用いて所望とする回路導体層１２を
形成する。一方、 （Ｂ）別途半導体ウェハ内の各半導
体チップ１７上に形成されたＡ１電極端子１６上にバリ
ヤー金属１５として、例えばＣｒ、Ｔｉ、Ｐｄを蒸着し
た後、 （Ｃ）その上にＣｕ、Ａ、ｕを析出させ、さら
に （Ｄ）最外層に半田を析出さぜたバンプ１４を形成
する。
次に （Ｅ）ダイシング加工を行って各半導体デツプ１
７を個片状態にする。最後に（Ｆ）この半導体チップ１
７と基板１１上に設けた回路導体層１２の電極端子を密
着させてか牧 加熱して硬化することで電気的な接続を
行っていな発明が解決しようとする課題 しかしながら」−記のような構成で顛 半導体ウェハ上
にバンプ１４を形成するのに半導体ウェハ上にバリヤー
金属１５を真空蒸着法に形成した後Ｃｕ、Ａｕを析出さ
せ、さらに 半田を析出する工程が必要なので、工数が
長くなると共に設備投資も大きくなる。ま？、＝ ｔ
ｑ料的にも高価な貴金属を多量に使用する。従って、生
産コスト的に高くなるという問題を有していた 本発明は上記問題点に鑑へ 生産性、経済性に優れた半
導体装置を提供するものである。
７を個片状態にする。最後に（Ｆ）この半導体チップ１
７と基板１１上に設けた回路導体層１２の電極端子を密
着させてか牧 加熱して硬化することで電気的な接続を
行っていな発明が解決しようとする課題 しかしながら」−記のような構成で顛 半導体ウェハ上
にバンプ１４を形成するのに半導体ウェハ上にバリヤー
金属１５を真空蒸着法に形成した後Ｃｕ、Ａｕを析出さ
せ、さらに 半田を析出する工程が必要なので、工数が
長くなると共に設備投資も大きくなる。ま？、＝ ｔ
ｑ料的にも高価な貴金属を多量に使用する。従って、生
産コスト的に高くなるという問題を有していた 本発明は上記問題点に鑑へ 生産性、経済性に優れた半
導体装置を提供するものである。
課題を解決するための手段
」１記問題点を解決するために本発明の半導体装置（よ
半導体チップと、主面上に所望の導体回路層を形成し
た回路基板と、所望の位置に貫通孔を設けその孔に導電
性樹脂を充填させた少なくとも一方の面に粘着性をもた
せた接着テープにおいて、この半導体チップの素子面と
前記回路基板の主面を前記接着テープを介して、相対し
て密着固定した後、前記導電性樹脂を加熱硬化すること
で電気的に接続固定したことを特徴とする半導体装置で
ある。
半導体チップと、主面上に所望の導体回路層を形成し
た回路基板と、所望の位置に貫通孔を設けその孔に導電
性樹脂を充填させた少なくとも一方の面に粘着性をもた
せた接着テープにおいて、この半導体チップの素子面と
前記回路基板の主面を前記接着テープを介して、相対し
て密着固定した後、前記導電性樹脂を加熱硬化すること
で電気的に接続固定したことを特徴とする半導体装置で
ある。
作用
本発明は上記した構成によって半導体チップにバンプを
形成することな（フリップチップ実装を行うことかでき
、生産性、経済性に優れた半導体装置となる。
形成することな（フリップチップ実装を行うことかでき
、生産性、経済性に優れた半導体装置となる。
実施例
以下本発明の一実施例の半導体装置について、図面を参
照しながら説明する。
照しながら説明する。
第１図は本発明の実施例における原稿読み取り用の半導
体装置の斜視図を、第２図はその要部断面医 第３図は
その工程概略図を示すものである。
体装置の斜視図を、第２図はその要部断面医 第３図は
その工程概略図を示すものである。
第１図 第２図において、 １は透光性を有する基板
２は回路導体層 ３は電極端子である。４はポリエステ
ルを基材とし一方の面のみにアクリル系の粘着剤を塗布
しである耐熱性のよい透光性を有する接着テープで５は
熱硬化型のＡｇ系エポキシ系樹脂である。ま？、 ７
は半導体チップ、 ６はこの半導体チップ７の素子面に
形成したＡｌ電極端子で、 ｇはアレイした受光部であ
る。このような構成の本発明の原稿読み取り用半導体装
置において、基板１の主面の反対面からの原稿情報を伝
達する光信号９は透光性を有する基板１、接着テープ４
を透過して受光部８まで到達して電気信号に変換される
。以上のように構成された半導体装置についてその組み
立て方法を、以下第３図を用いてその動作を説明する。
２は回路導体層 ３は電極端子である。４はポリエステ
ルを基材とし一方の面のみにアクリル系の粘着剤を塗布
しである耐熱性のよい透光性を有する接着テープで５は
熱硬化型のＡｇ系エポキシ系樹脂である。ま？、 ７
は半導体チップ、 ６はこの半導体チップ７の素子面に
形成したＡｌ電極端子で、 ｇはアレイした受光部であ
る。このような構成の本発明の原稿読み取り用半導体装
置において、基板１の主面の反対面からの原稿情報を伝
達する光信号９は透光性を有する基板１、接着テープ４
を透過して受光部８まで到達して電気信号に変換される
。以上のように構成された半導体装置についてその組み
立て方法を、以下第３図を用いてその動作を説明する。
まず（Ｇ）接着テープ４の所望の位置に貫通孔を設け、
その孔にＡｇ系のエポキシ系樹脂５を充填した後、 （
Ｈ）はぼ半導体ウェハの素子面の所定の位置に張りつけ
てから（Ｉ）半導体ウェハをダイシング加工して、個片
の半導体チップ７とする。然る後、 （Ｊ）基板１の主
面上には予め所望の回路導体層２形成しておき、 （Ｋ
）この半導体デツプ７を基板】の主面上の所定位置に
素子面を主面と向い合わせの方向で置いた後、加圧しな
がら加熱硬化して電気的な接続固定を行う。以−４−の
ように本実施例によれば 貫通孔に導電性接着剤を充填
した接着テープを間に挟み加熱固定するだけでフリップ
チップ実装を行え 従来のような大規模な設備や高価な
金属材料及び複雑な工程を必要としない簡易なフリップ
チップ実装方法となるので生産性、経済性に優れた半導
体装置が作成できる。
その孔にＡｇ系のエポキシ系樹脂５を充填した後、 （
Ｈ）はぼ半導体ウェハの素子面の所定の位置に張りつけ
てから（Ｉ）半導体ウェハをダイシング加工して、個片
の半導体チップ７とする。然る後、 （Ｊ）基板１の主
面上には予め所望の回路導体層２形成しておき、 （Ｋ
）この半導体デツプ７を基板】の主面上の所定位置に
素子面を主面と向い合わせの方向で置いた後、加圧しな
がら加熱硬化して電気的な接続固定を行う。以−４−の
ように本実施例によれば 貫通孔に導電性接着剤を充填
した接着テープを間に挟み加熱固定するだけでフリップ
チップ実装を行え 従来のような大規模な設備や高価な
金属材料及び複雑な工程を必要としない簡易なフリップ
チップ実装方法となるので生産性、経済性に優れた半導
体装置が作成できる。
また 柔軟な樹脂を半導体チップと基板の間に介するこ
とで熱不正合等による内部応力を吸収して緩衝するので
品質も向上する。
とで熱不正合等による内部応力を吸収して緩衝するので
品質も向上する。
発明の効果
以上のように本発明は半導体チップと主面上に所望の導
体回路層を形成した回路基板と、所望の位置に貫通孔を
設けその孔に導電性樹脂を充填させ、か２ 少なくとも
一方に粘着剤を塗布した接着テープにおいて、この半導
体チップの素子面と前記回路基板の主面を前記接着テー
プを介して、相対して密着固定させて電気的に接続固定
した半導体装置とすることにより、生産性、経済性に優
れたフリップチップ実装で高密度な半導体装置を実現す
ることができる。
体回路層を形成した回路基板と、所望の位置に貫通孔を
設けその孔に導電性樹脂を充填させ、か２ 少なくとも
一方に粘着剤を塗布した接着テープにおいて、この半導
体チップの素子面と前記回路基板の主面を前記接着テー
プを介して、相対して密着固定させて電気的に接続固定
した半導体装置とすることにより、生産性、経済性に優
れたフリップチップ実装で高密度な半導体装置を実現す
ることができる。
第１図は本発明の実施例のフリップチップ方式で実装し
た原稿読み取り用の半導体装置の斜視図医 第２図はそ
の要部断面匝 第３図はその工程概略図 第４図は本発
明のフリップチップ方式で実装した半導体装置の要部断
面は 第５図はその工程概略図である。 ■・・・透光性基板、 ２、１２・・・回路導体凰 ３
、１３・・・基板電極端子、４・・・接着テープ、 ５
・・・Ａｇ系エポキシ系樹胆 ６、１６・・・ＡＩ電極
端子、 ７、１７・・・半導体チップ、 ８・・・受光
龜 ９・・・光信号、 １１・・・基板、 １４・・・
バンプ（突起電極）、 １５・・・バリヤ金尻 代理人の氏名 弁理士 小鍜治 明 ほか２名
た原稿読み取り用の半導体装置の斜視図医 第２図はそ
の要部断面匝 第３図はその工程概略図 第４図は本発
明のフリップチップ方式で実装した半導体装置の要部断
面は 第５図はその工程概略図である。 ■・・・透光性基板、 ２、１２・・・回路導体凰 ３
、１３・・・基板電極端子、４・・・接着テープ、 ５
・・・Ａｇ系エポキシ系樹胆 ６、１６・・・ＡＩ電極
端子、 ７、１７・・・半導体チップ、 ８・・・受光
龜 ９・・・光信号、 １１・・・基板、 １４・・・
バンプ（突起電極）、 １５・・・バリヤ金尻 代理人の氏名 弁理士 小鍜治 明 ほか２名
Claims (3)
- （１）半導体チップと、主面上に所望の導体回路層を形
成した回路基板と、所望の位置に貫通孔を設けその孔に
加熱硬化型の導電性樹脂を充填させた少なくとも一方の
面に粘着性をもたした接着テープにおいて、この半導体
チップの素子面と前記回路基板の主面を前記接着テープ
を介して、所定の位置に相対して密着固定した後、前記
導電性樹脂を加熱硬化することで電気的に接続固定した
ことを特徴とする半導体装置 - （２）原稿読み取り用に前記回路基板と接着テープを透
光性を有する材料としたことを特徴とする請求項１記載
の半導体装置 - （３）接着テープを、先ず半導体ウェハの素子面の所定
の位置に張り付けた後、この半導体ウェハをダイシング
加工してチップ状に切断してからこの半導体チップの素
子面を前記接着テープを介して、前記回路基板の主面上
の所定の位置に密着固定した後、導電性樹脂を加熱硬化
することで電気的に接続固定したことを特徴とする請求
項１記載の半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33389790A JPH04199723A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33389790A JPH04199723A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199723A true JPH04199723A (ja) | 1992-07-20 |
Family
ID=18271182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33389790A Pending JPH04199723A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199723A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1061574A1 (en) * | 1999-06-17 | 2000-12-20 | Ming-Tung Shen | Semiconductor device and method for manufacturing the same |
| EP1065718A1 (en) * | 1999-06-17 | 2001-01-03 | Ming-Tung Shen | Semiconductor chip module and method for manufacturing the same |
| US6278183B1 (en) | 1999-04-16 | 2001-08-21 | Ming-Tung Shen | Semiconductor device and method for manufacturing the same |
| US6359334B1 (en) * | 1999-06-08 | 2002-03-19 | Micron Technology, Inc. | Thermally conductive adhesive tape for semiconductor devices and method using the same |
| US6586277B2 (en) | 1999-07-30 | 2003-07-01 | Micron Technology, Inc. | Method and structure for manufacturing improved yield semiconductor packaged devices |
| US6734041B2 (en) | 1999-04-16 | 2004-05-11 | Ming-Tung Shen | Semiconductor chip module and method for manufacturing the same |
-
1990
- 1990-11-29 JP JP33389790A patent/JPH04199723A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278183B1 (en) | 1999-04-16 | 2001-08-21 | Ming-Tung Shen | Semiconductor device and method for manufacturing the same |
| US6420210B2 (en) | 1999-04-16 | 2002-07-16 | Computech International Ventures Limited | Semiconductor device and method for manufacturing the same |
| US6734041B2 (en) | 1999-04-16 | 2004-05-11 | Ming-Tung Shen | Semiconductor chip module and method for manufacturing the same |
| US6359334B1 (en) * | 1999-06-08 | 2002-03-19 | Micron Technology, Inc. | Thermally conductive adhesive tape for semiconductor devices and method using the same |
| US6737299B1 (en) | 1999-06-08 | 2004-05-18 | Micron Technology, Inc. | Thermally conductive adhesive tape for semiconductor devices and method for using the same |
| EP1061574A1 (en) * | 1999-06-17 | 2000-12-20 | Ming-Tung Shen | Semiconductor device and method for manufacturing the same |
| EP1065718A1 (en) * | 1999-06-17 | 2001-01-03 | Ming-Tung Shen | Semiconductor chip module and method for manufacturing the same |
| US6586277B2 (en) | 1999-07-30 | 2003-07-01 | Micron Technology, Inc. | Method and structure for manufacturing improved yield semiconductor packaged devices |
| US6774480B1 (en) | 1999-07-30 | 2004-08-10 | Micron Technology, Inc. | Method and structure for manufacturing improved yield semiconductor packaged devices |
| US6902956B2 (en) | 1999-07-30 | 2005-06-07 | Micron Technology, Inc. | Method and structure for manufacturing improved yield semiconductor packaged devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US7242433B2 (en) | Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate | |
| US6016013A (en) | Semiconductor device mounting structure | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US6069025A (en) | Method for packaging a semiconductor device | |
| JP5198265B2 (ja) | 薄型可撓性基板の平坦な表面を形成する装置及び方法 | |
| US4867371A (en) | Fabrication of optical devices | |
| JPH08327843A (ja) | 光導波路モデュールおよびその製造方法 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JPH04199723A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0198237A (ja) | 半導体装置の実装方法 | |
| JPH08203956A (ja) | 電子部品の製造方法及び電子部品 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JPH08306721A (ja) | 半導体装置及びその製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JP3706519B2 (ja) | 半導体装置の実装方法 | |
| JP3392593B2 (ja) | ヒートシンクの実装構造 | |
| JP2000098413A (ja) | 表示装置の製造方法 | |
| JPH0677285A (ja) | Ｉｃ素子の実装方法 | |
| JPH08139131A (ja) | 基板接続構造及びその接続方法 | |
| JPH0469428B2 (ja) | ||
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000165024A (ja) | 配線基板および電子部品ならびにそれらの接続方法 |