JPS58192359A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58192359A
JPS58192359A JP57075334A JP7533482A JPS58192359A JP S58192359 A JPS58192359 A JP S58192359A JP 57075334 A JP57075334 A JP 57075334A JP 7533482 A JP7533482 A JP 7533482A JP S58192359 A JPS58192359 A JP S58192359A
Authority
JP
Japan
Prior art keywords
type
well
layer
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57075334A
Other languages
English (en)
Other versions
JPH0410227B2 (ja
Inventor
Shinji Shimizu
真二 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57075334A priority Critical patent/JPS58192359A/ja
Publication of JPS58192359A publication Critical patent/JPS58192359A/ja
Publication of JPH0410227B2 publication Critical patent/JPH0410227B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、％ＫＣＭＯ８に関するものである
。
０ＭＯ８は−ＢＫ、例えばＮｇエピタキシ考ル層自体に
設けたＰチャネルＭ　Ｉ　Ｓ　Ｆ　Ｅ　Ｔ（Ｍｅｔａｌ
Ｉｎｓｕｌａｔｏｒ　　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　
　Ｆｉｅｌｄ　　ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ　
）と、同エピタキシ今ル層に形成されたＰ〜ルウエル設
けたヘチャネルＭＩＳＦＥＴとからなっている。このよ
うなＣＭＯ８Ｙ高速化するには、各ＭＩＳＦＥＴのソー
ス又はドレイン領域の接合容量を減らすことが会費であ
るが、このために基板バイアス電圧（ｖＢＢ）′ｌｋ：
印加することがある。ところが他方では、高集積化に伴
なう微細化の豊水によりＭＩＳＦＥＴのシ■−トチャネ
ル化を図ろうとする場合には、■□の印加はしきい値電
圧（Ｖｔｈ）の変動ン大きくしてしまう。
このため、接合容量の低減とシ冒−トチャネル化との双
方を両立させることは不可能である。
本発明はこうした状況において、上記の両立を可能とな
し、高速化・を効果的に実現することン目的とし、この
ためＫＰＭＰェル及びＮｍウェルを共Ｋ１１ｌ囲から分
離して形成している。
以下、本発明＋ｌ−ＣＭＯ８ＭＩダイナミックランダム
アクセスメモリに関する実施例について詳細に説明する
。
図面に示した如く、本例によれば、Ｐ＋型シリコン基板
ｌの一生面忙、通常の半導体技術によってＮ＋諧棚込み
層２，３ｖ弁しＰ型エピタキシ々ル層４が成長せしめら
れ、このエピタキシ今ル層４ＫＮｆｆｉウェル５が拡散
法で形成されている。Ｎ諧つェル５はＮ＋　ｔＩｉ寝込
み層２に接して形成され、かつその側部には場込み層２
と一体の高湯度Ｎ＋型半導体領域６が形成されており、
これによってＮ型ウェル５はその側部及び底部に存在す
るＮ＋型領領域６２のために、＠部及び抵Ｓを包囲する
Ｐ型餉竣４，１から光分く分離されている。このＮ型ウ
ェル５には、周辺回路のＣＭＯ８Ｙ構成するＰ？ヤネル
ＭＩＳＦＥＴのソースヌはドレイン領域とじ℃のＰ＋型
半導体餉領域、８が形成され、これら両領埴間のゲート
酸化膜９上にはゲート電極ｌＯが設けられている。一方
、０ＭＯ８のへチャネルＭＩＳＦＥＴは、エピタキシキ
ル層４に形成されたＮ＋淑半導体慎域１１．１２（ソー
ス又はドレイン領域）と、ゲート酸化膜９上のゲート電
極ｌＯとによって構成されている。
また、メモリセル（図面には簡略化のために１つのＮｆ
ヤネルＭＩＳＦＥＴのみｔ示している。）はエピタキシ
セル層４に設けられるが、その素子領域の側部及び底部
は高一度Ｎ＋型拡散領域１３及びＮ＋＋埋込み層３によ
って包囲されている。
従って、その素子慣塚は周囲が浚導電型領域で囲まれた
ＰｆＭウェル４として用いられる。このウェル内にはソ
ース又はドレイン領域としてのＮｍｍ線域１１１２が形
成され、ゲート電極１０と共にメモリセルのＦＥＴ）ｌ
構成している。なお、図中、１４はフィールドＳ　ｉＱ
、膜、１５はリンガラス膜、１６．１７はアルミニウム
配線である。なお、上記の各Ｎ＋型領１１Ｉ６．１３は
共通の拡散工程で形成可能であるが、一方のＮ　島’Ｉ
Ｉ域６は必すしも形成すること）ｋ’ｌｌない。
上記の如く、各Ｐａｌ！ウェル及びＮ型ウェルが夫々独
立したウェルとして形成されているので、各ウェルに作
成する個々のトランジスタに対し、必要に応じて他のウ
ェルのものとは別個に基板バイアス電圧（Ｖ、、　）’
ｔ−ウ゛エルに印加することかできる。即ち、互いに独
立した各ウェルには選択的に■ＢＢｔ印加できるから、
その印加されたウェル内では接合容量が減少し、高速化
ン効果的Ｋｌ！３ｎできることになる。他方、ＶＢＢＹ
印加した（ないウェルでは、基板バイアスケしないよう
にできるか　　　　　　（ら、シ、−）チャネル化ン遍
成でき、上記した接合容量の減少と両立させた構造とな
る。具体的には、メモリセルでは上記Ｐａｌウェル４の
基板ノ（イアスによる接合＠量の減少でその高速化Ｙ図
れ、。
かつ周辺回路ではＮ型ウェル５ｔｔむ基板）（イアスｔ
なくしてしきい値電圧（Ｖｔｈ）の変１ｔｈｙｔ少なく
し、シ１−トチ々ネル化又は高速化ン図れることになる
。加えて、Ｎ型ウェル５はＩｎ２囲の卜　層領域６，２
によってより低抵抗化することができるので、ノイズ、
電位変ｌｉ！ｌＹ：抑えることかできる。
なお、上記の例において、エピタキシ々ル層４ｔＮ製と
し、これにＰｍウェルを拡散法で形成してよい。この場
合には、Ｎ”！！Ｓ！ｍ込み層はＰ“湯濶込み層に変更
する必要がある。
【図面の簡単な説明】
図面は本発明の実施例によるＣＭＯ８型ダイ型ダイグミ
ツクランダムアクセスメモリの断面図である。 ２．３・・・場込み層、４，５・・・ウェル、６，１３
・・・高濃度領域。

Claims (1)

    【特許請求の範囲】
  1. １、所定の半導体層ＫＰ型ツウエルＮ型ウェルとが分離
    して形成され、これらの各ウェルの側部及び底部が半導
    体基板に対して、もしくは、ウェル領域に対し１逆導電
    型の中導体慎域によって包囲されていることＶ＊徴とす
    る半導体装置。
JP57075334A 1982-05-07 1982-05-07 半導体装置 Granted JPS58192359A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57075334A JPS58192359A (ja) 1982-05-07 1982-05-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57075334A JPS58192359A (ja) 1982-05-07 1982-05-07 半導体装置

Publications (2)

Publication Number Publication Date
JPS58192359A true JPS58192359A (ja) 1983-11-09
JPH0410227B2 JPH0410227B2 (ja) 1992-02-24

Family

ID=13573248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57075334A Granted JPS58192359A (ja) 1982-05-07 1982-05-07 半導体装置

Country Status (1)

Country Link
JP (1) JPS58192359A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050953A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 耐放射線半導体素子
JPS629665A (ja) * 1985-07-05 1987-01-17 Matsushita Electric Ind Co Ltd 半導体記憶装置
EP0319047A2 (en) * 1987-12-04 1989-06-07 Nissan Motor Co., Ltd. Power integrated circuit
US4928157A (en) * 1988-04-08 1990-05-22 Kabushiki Kaisha Toshiba Protection diode structure
EP0384396A2 (en) * 1989-02-20 1990-08-29 Kabushiki Kaisha Toshiba Bi-CMOS semiconductor device having memory cells formed in isolated wells
EP0493659A2 (en) * 1991-01-02 1992-07-08 International Business Machines Corporation PMOS wordline boost circuit for dram
EP0498251A2 (en) * 1991-02-05 1992-08-12 International Business Machines Corporation Word line driver circuit for dynamic random access memories
WO2006127751A3 (en) * 2005-05-23 2009-04-16 Amalfi Semiconductor Inc Electrically isolated cmos device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5098791A (ja) * 1973-12-27 1975-08-06
JPS5211881A (en) * 1975-07-18 1977-01-29 Toshiba Corp Semiconductor integrated circuit device
JPS5211883A (en) * 1975-07-18 1977-01-29 Toshiba Corp Semiconductor integrated circuit device
JPS5575265A (en) * 1978-12-01 1980-06-06 Fujitsu Ltd Complementary type field-effect metal-insulator- semiconductor device
JPS5582461A (en) * 1978-12-18 1980-06-21 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit device
JPS55111171A (en) * 1979-02-20 1980-08-27 Mitsubishi Electric Corp Field-effect semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5098791A (ja) * 1973-12-27 1975-08-06
JPS5211881A (en) * 1975-07-18 1977-01-29 Toshiba Corp Semiconductor integrated circuit device
JPS5211883A (en) * 1975-07-18 1977-01-29 Toshiba Corp Semiconductor integrated circuit device
JPS5575265A (en) * 1978-12-01 1980-06-06 Fujitsu Ltd Complementary type field-effect metal-insulator- semiconductor device
JPS5582461A (en) * 1978-12-18 1980-06-21 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit device
JPS55111171A (en) * 1979-02-20 1980-08-27 Mitsubishi Electric Corp Field-effect semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050953A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 耐放射線半導体素子
JPS629665A (ja) * 1985-07-05 1987-01-17 Matsushita Electric Ind Co Ltd 半導体記憶装置
EP0319047A2 (en) * 1987-12-04 1989-06-07 Nissan Motor Co., Ltd. Power integrated circuit
US4928157A (en) * 1988-04-08 1990-05-22 Kabushiki Kaisha Toshiba Protection diode structure
EP0384396A2 (en) * 1989-02-20 1990-08-29 Kabushiki Kaisha Toshiba Bi-CMOS semiconductor device having memory cells formed in isolated wells
EP0493659A2 (en) * 1991-01-02 1992-07-08 International Business Machines Corporation PMOS wordline boost circuit for dram
EP0498251A2 (en) * 1991-02-05 1992-08-12 International Business Machines Corporation Word line driver circuit for dynamic random access memories
WO2006127751A3 (en) * 2005-05-23 2009-04-16 Amalfi Semiconductor Inc Electrically isolated cmos device

Also Published As

Publication number Publication date
JPH0410227B2 (ja) 1992-02-24

Similar Documents

Publication Publication Date Title
JPS6252469B2 (ja)
JPS58192359A (ja) 半導体装置
JPS6119164A (ja) 相補型集積回路とその製造方法
JPH08274321A (ja) 半導体装置
JP2690242B2 (ja) 半導体固定記憶装置
JPH05343686A (ja) 半導体装置およびその製造方法
JP2825038B2 (ja) 半導体装置
JPS618969A (ja) 半導体集積回路装置
JP2956181B2 (ja) 抵抗素子を有する半導体装置
JPS61232676A (ja) 半導体装置
JPH04370978A (ja) 量子効果型電界効果トランジスタ
JPH04370977A (ja) 量子化電界効果トランジスタ
JP2647855B2 (ja) 半導体集積回路装置の製造方法
JP2642000B2 (ja) Ｍｏｓ集積回路装置
JPS6014512B2 (ja) 絶縁ゲ−ト型電界効果トランジスタ
JPS6146042A (ja) 半導体装置
JPS5834949B2 (ja) 半導体メモリ装置
JPH05129425A (ja) 半導体装置およびその製造方法
JP3063179B2 (ja) 半導体メモリ装置
JPS6149479A (ja) 半導体装置
JPS62286268A (ja) 半導体集積回路装置
JPH0550140B2 (ja)
JPH02164060A (ja) 半導体集積回路
JPH0669433A (ja) 半導体装置
KR970072500A (ko) 인버터 및 그 제조 방법