JPH0669433A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0669433A JPH0669433A JP5128687A JP12868793A JPH0669433A JP H0669433 A JPH0669433 A JP H0669433A JP 5128687 A JP5128687 A JP 5128687A JP 12868793 A JP12868793 A JP 12868793A JP H0669433 A JPH0669433 A JP H0669433A
- Authority
- JP
- Japan
- Prior art keywords
- type
- substrate
- semiconductor substrate
- type semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は半導体装置に関し、特に少なくともP
型電界効果トランジスタとN型電界効果トランジスタと
を含む半導体装置のデバイス構造に関する。 【構成】他方導電型半導体基板に一方導電型ウエルを形
成する。さらに、上記一方導電型ウエル内に他方導電型
ウエルを形成し、該ウエル内に一方導電型電界効果トラ
ンジスタを形成する。 【効果】他方導電型半導体基板と一方導電型電界効果ト
ランジスタの基板は電気的に分離出来るので相互間の電
気的干渉を防ぐことが出来る。また、一方導電型電界効
果トランジスタを形成する他方導電型ウエルのバイアス
電位は他方導電型半導体基板の電位とは独立に設定出来
るため、基板バイアスを変えることにより一方導電型電
界効果トランジスタの動作特性を制御することも可能に
なる。
型電界効果トランジスタとN型電界効果トランジスタと
を含む半導体装置のデバイス構造に関する。 【構成】他方導電型半導体基板に一方導電型ウエルを形
成する。さらに、上記一方導電型ウエル内に他方導電型
ウエルを形成し、該ウエル内に一方導電型電界効果トラ
ンジスタを形成する。 【効果】他方導電型半導体基板と一方導電型電界効果ト
ランジスタの基板は電気的に分離出来るので相互間の電
気的干渉を防ぐことが出来る。また、一方導電型電界効
果トランジスタを形成する他方導電型ウエルのバイアス
電位は他方導電型半導体基板の電位とは独立に設定出来
るため、基板バイアスを変えることにより一方導電型電
界効果トランジスタの動作特性を制御することも可能に
なる。
Description
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特に
一つの半導体基板上に少なくともP型電界効果トランジ
スタとN型電界効果トランジスタとが形成される半導体
装置のデバイス構造に関する。
一つの半導体基板上に少なくともP型電界効果トランジ
スタとN型電界効果トランジスタとが形成される半導体
装置のデバイス構造に関する。
【0002】
【従来の技術】1つの半導体基板上に少なくともP型電
界効果トランジスタとN型電界効果トランジスタとが形
成される半導体装置の例として、IEEE Trans. on Elect
ron Device, Vol.ED−16,No.11 Nov.106
9,p945〜952のFig.1に記載がある。
界効果トランジスタとN型電界効果トランジスタとが形
成される半導体装置の例として、IEEE Trans. on Elect
ron Device, Vol.ED−16,No.11 Nov.106
9,p945〜952のFig.1に記載がある。
【0003】
【発明が解決しようとする課題】上記従来例のデバイス
構造では、N型半導体基板上にP型電界効果トランジス
タとN型電界効果トランジスタとバイポーラトランジス
タが形成されているがP型電界効果トランジスタは基板
がN型半導体基板と電気的に分離されていないため、基
板電位の変動によって電気的な干渉を受けるという問題
がある。また、P型電界効果トランジスの基板電位をN
型半導体基板の電位とは独立に設定することも不可能で
あるという問題がある。
構造では、N型半導体基板上にP型電界効果トランジス
タとN型電界効果トランジスタとバイポーラトランジス
タが形成されているがP型電界効果トランジスタは基板
がN型半導体基板と電気的に分離されていないため、基
板電位の変動によって電気的な干渉を受けるという問題
がある。また、P型電界効果トランジスの基板電位をN
型半導体基板の電位とは独立に設定することも不可能で
あるという問題がある。
【0004】本発明の目的は上記の問題点に鑑み、電界
効果トランジスタの基板を半導体基板と電気的に分離し
て形成できる半導体装置を提供することにある。
効果トランジスタの基板を半導体基板と電気的に分離し
て形成できる半導体装置を提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
本発明は、他方導電型半導体基板に一方導電型ウエルを
形成する。さらに、上記一方導電型ウエル内に他方導電
型ウエルを形成し、該ウエル内に一方導電型電界効果ト
ランジスタを形成する。
本発明は、他方導電型半導体基板に一方導電型ウエルを
形成する。さらに、上記一方導電型ウエル内に他方導電
型ウエルを形成し、該ウエル内に一方導電型電界効果ト
ランジスタを形成する。
【0006】
【作用】本発明の特徴によれば、半導体基板の導電型と
異なる導電型の電界効果トランジスタは半導体基板の導
電型と異なる導電型のウエル内に形成された半導体基板
の導電型と同じ導電型のウエル内に形成される。したが
って、上記電界効果トランジスタはその基板が半導体基
板とは電気的に分離して形成されるため半導体基板から
の電気的な干渉を受けないようにすることが出来る。
異なる導電型の電界効果トランジスタは半導体基板の導
電型と異なる導電型のウエル内に形成された半導体基板
の導電型と同じ導電型のウエル内に形成される。したが
って、上記電界効果トランジスタはその基板が半導体基
板とは電気的に分離して形成されるため半導体基板から
の電気的な干渉を受けないようにすることが出来る。
【0007】
【実施例】図1に本発明のデバイス断面構造を示す。図
において、70はP型半導体基板、71は素子相互間を
分離するためのP型半導体領域である。PMOS43は
P型半導体基板上に形成されたN型エピタキシャル層7
3を基板としてP+ 拡散層74,75によりドレイン,
ソース領域が形成される。PMOS43の基板であるN
型エピタキシャル層73はN+ 拡散層76によりオーミ
ックコンタクトがとられ、電源42に接続される。NM
OS44はN型エピタキシャル層73上にP型拡散によ
りウエル領域80が形成され、その中にN+ 拡散により
ソース81,ドレイン82が形成される。NMOS44
の基板であるP型ウエル80はP+ 拡散層83によりオ
ーミックコンタクトがとられ、接地電位に接続される。
なお、77,84は夫々PMOS,NMOSのゲート電
極であり、ポリシリコンなどで形成される。NPN47
はN型エピタキシャル層90をコレクタとし、N+ 拡散
層91によりオーミックコンタクトをとって電源42に
接続される。ベースはP型ベース拡散層92により形成
され、その中にN+ 拡散層93によりエミッタが形成さ
れる。
において、70はP型半導体基板、71は素子相互間を
分離するためのP型半導体領域である。PMOS43は
P型半導体基板上に形成されたN型エピタキシャル層7
3を基板としてP+ 拡散層74,75によりドレイン,
ソース領域が形成される。PMOS43の基板であるN
型エピタキシャル層73はN+ 拡散層76によりオーミ
ックコンタクトがとられ、電源42に接続される。NM
OS44はN型エピタキシャル層73上にP型拡散によ
りウエル領域80が形成され、その中にN+ 拡散により
ソース81,ドレイン82が形成される。NMOS44
の基板であるP型ウエル80はP+ 拡散層83によりオ
ーミックコンタクトがとられ、接地電位に接続される。
なお、77,84は夫々PMOS,NMOSのゲート電
極であり、ポリシリコンなどで形成される。NPN47
はN型エピタキシャル層90をコレクタとし、N+ 拡散
層91によりオーミックコンタクトをとって電源42に
接続される。ベースはP型ベース拡散層92により形成
され、その中にN+ 拡散層93によりエミッタが形成さ
れる。
【0008】図より明らかなようにNMOS44の基板
であるP型半導体領域80はN型半導体領域73によっ
てP型半導体基板70とは電気的に分離して形成されて
いる。
であるP型半導体領域80はN型半導体領域73によっ
てP型半導体基板70とは電気的に分離して形成されて
いる。
【0009】このため、半導体基板70とNMOSの基
板80との間の電気的な相互干渉を防ぐことが出来る。
また、本発明のデバイス構造によると半導体基板70の
電位とNMOSの基板80の電位を異なる電位にするこ
とも可能になる。
板80との間の電気的な相互干渉を防ぐことが出来る。
また、本発明のデバイス構造によると半導体基板70の
電位とNMOSの基板80の電位を異なる電位にするこ
とも可能になる。
【0010】なお、本発明の実施例では半導体基板70
がP型の場合を示したが半導体基板がN型の場合も他の
関連する半導体領域の導電型をすべて逆にすることによ
り容易に実施することが出来る。
がP型の場合を示したが半導体基板がN型の場合も他の
関連する半導体領域の導電型をすべて逆にすることによ
り容易に実施することが出来る。
【0011】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、他方導電型半導体基板と一方導電型電界効果ト
ランジスタの基板は電気的に分離出来るので相互間の電
気的干渉を防ぐことが出来る。また、本発明のデバイス
構造によると半導体基板の導電型とは逆導電型の電界効
果トランジスタの基板電位を半導体基板の電位と独立に
変えることができ、基板バイアスを変えることにより、
一方導電型電界効果トランジスタの動作特性を制御する
ことも可能になる。
よれば、他方導電型半導体基板と一方導電型電界効果ト
ランジスタの基板は電気的に分離出来るので相互間の電
気的干渉を防ぐことが出来る。また、本発明のデバイス
構造によると半導体基板の導電型とは逆導電型の電界効
果トランジスタの基板電位を半導体基板の電位と独立に
変えることができ、基板バイアスを変えることにより、
一方導電型電界効果トランジスタの動作特性を制御する
ことも可能になる。
【図1】本発明のデバイス断面構造を示す図である。
43…PMOS、44…NMOS、47…NPN、70
…P型半導体基板、73…N型ウエル、80…P型ウエ
ル。
…P型半導体基板、73…N型ウエル、80…P型ウエ
ル。
Claims (1)
- 【請求項1】他方導電型基板上に一方導電型ウエルを形
成し、上記一方導電型ウエル上に他方導電型ウエルを形
成し、上記他方導電型ウエル上にP+領域とN+領域を形
成して少なくとも1つの一方導電型電解効果トランジス
タを形成することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5128687A JPH081944B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5128687A JPH081944B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3072772A Division JP2555794B2 (ja) | 1991-04-05 | 1991-04-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0669433A true JPH0669433A (ja) | 1994-03-11 |
JPH081944B2 JPH081944B2 (ja) | 1996-01-10 |
Family
ID=14990946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5128687A Expired - Lifetime JPH081944B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH081944B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0664421A1 (en) * | 1994-01-25 | 1995-07-26 | Emerson Electric Co. | Gas control valve |
CN113725209A (zh) * | 2021-07-29 | 2021-11-30 | 西安交通大学 | 一种SiC/Si Cascode器件用多芯片并联结构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5135117A (ja) * | 1974-09-20 | 1976-03-25 | Akashi Seisakusho Kk | Ekikagasuchoseikyotaishinanzensochi |
-
1993
- 1993-05-31 JP JP5128687A patent/JPH081944B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5135117A (ja) * | 1974-09-20 | 1976-03-25 | Akashi Seisakusho Kk | Ekikagasuchoseikyotaishinanzensochi |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0664421A1 (en) * | 1994-01-25 | 1995-07-26 | Emerson Electric Co. | Gas control valve |
CN113725209A (zh) * | 2021-07-29 | 2021-11-30 | 西安交通大学 | 一种SiC/Si Cascode器件用多芯片并联结构 |
Also Published As
Publication number | Publication date |
---|---|
JPH081944B2 (ja) | 1996-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4825274A (en) | Bi-CMOS semiconductor device immune to latch-up | |
JP2800702B2 (ja) | 半導体装置 | |
US10665690B2 (en) | Gate-controlled bipolar junction transistor and operation method thereof | |
JP2825038B2 (ja) | 半導体装置 | |
JPH0669433A (ja) | 半導体装置 | |
JP3248791B2 (ja) | 半導体装置 | |
JPH02294063A (ja) | 半導体集積回路 | |
JP2584500B2 (ja) | Bi−cmos半導体装置 | |
JPH11121768A (ja) | 半導体集積回路 | |
JPS6359262B2 (ja) | ||
JP3130645B2 (ja) | 高耐圧mosトランジスタ | |
JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
JPH07106581A (ja) | 半導体装置 | |
JPS62104068A (ja) | 半導体集積回路装置 | |
JPH08316426A (ja) | Mos型半導体装置およびその製造方法 | |
JPH07202225A (ja) | 半導体装置 | |
JPS59161059A (ja) | 半導体装置 | |
JPH06209106A (ja) | 半導体装置 | |
JPH09191054A (ja) | Cmosトランジスタ | |
JP2738602B2 (ja) | 半導体装置 | |
JPH02214164A (ja) | 入力保護回路を備えたmosfet | |
JPS6212667B2 (ja) | ||
JP2546179B2 (ja) | 半導体装置 | |
JP2678081B2 (ja) | 半導体集積回路装置 | |
JPH05335598A (ja) | 半導体装置 |