JPH1140518A - CVD−Ti膜の成膜方法 - Google Patents

CVD−Ti膜の成膜方法

Info

Publication number
JPH1140518A
JPH1140518A JP9205475A JP20547597A JPH1140518A JP H1140518 A JPH1140518 A JP H1140518A JP 9205475 A JP9205475 A JP 9205475A JP 20547597 A JP20547597 A JP 20547597A JP H1140518 A JPH1140518 A JP H1140518A
Authority
JP
Japan
Prior art keywords
film
gas
chamber
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9205475A
Other languages
English (en)
Other versions
JP3636866B2 (ja
Inventor
Hideki Yoshikawa
秀樹 吉川
Yasuo Kobayashi
保男 小林
Kunihiro Tada
国弘 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP20547597A priority Critical patent/JP3636866B2/ja
Priority to US09/112,640 priority patent/US6197674B1/en
Priority to TW087111429A priority patent/TW363087B/zh
Priority to KR10-1998-0028552A priority patent/KR100395171B1/ko
Publication of JPH1140518A publication Critical patent/JPH1140518A/ja
Application granted granted Critical
Publication of JP3636866B2 publication Critical patent/JP3636866B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 絶縁膜に形成された微細なホール部位に高ス
テップカバレージでTi膜を成膜することができるCV
D−Ti膜の成膜方法を提供すること。 【解決手段】 Si基板上またはその上のSi膜上に形
成された、ホールを有する層間絶縁膜または絶縁膜にC
VD−Ti膜を成膜するにあたり、チャンバー1内にS
i基板Wを装入し、チャンバー1内を所定の減圧雰囲気
にし、チャンバー1内にTiCl4ガス、H2ガス、Ar
ガスを導入し、チャンバー内にプラズマを生成して、T
i膜を成膜する。この際に、ホール部位に、層間絶縁膜
または絶縁膜に対して高選択比でTi膜が成膜されるよ
うに、前記ガスの流量、基板温度、チャンバー内圧力お
よびプラズマを形成する際の投入電力を調整する。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、半導体装置におい
て例えばコンタクトメタルまたはアドヒージョンとして
用いられるCVD−Ti膜の成膜方法に関し、特にホー
ルが形成されたSiOx絶縁膜にTi膜を成膜するCV
D−Ti成膜方法に関する。
【0002】
【従来の技術】半導体デバイスの製造においては、最近
の高密度化および高集積化の要請に対応して、回路構成
を多層配線構造にする傾向にあり、このため、下層の半
導体デバイスと上層の配線層との接続部であるコンタク
トホールや、上下の配線層同士の接続部であるビアホー
ルなどの層間の電気的接続のための埋め込み技術が重要
になっている。
【0003】上記技術のうちコンタクトホールやビアホ
ールの埋め込みには、一般的にAl(アルミニウム)や
W(タングステン)、あるいはこれらを主体とする合金
が用いられるが、このような金属や合金が下層のSi
(シリコン)基板やAl配線と直接接触すると、これら
の境界部分においてAlの吸い上げ効果等に起因して両
金属の合金が形成されるおそれがある。このようにして
形成される合金は抵抗値が大きく、このような合金が形
成されることは近時デバイスに要求されている省電力化
および高速動作の観点から好ましくない。
【0004】また、WまたはW合金をコンタクトホール
の埋め込み層として用いる場合には、埋め込み層の形成
に用いるWF6ガスがSi基板に侵入して電気的特性等
を劣化させる傾向となり、やはり好ましくない結果をも
たらす。
【0005】そこで、これらの不都合を防止するため
に、コンタクトホールやビアホールに埋め込み層を形成
する前に、これらの内壁にバリア層を形成し、その上か
ら埋め込み層を形成することが行われている。この場合
のバリア層としては、Ti(チタン)膜およびTiN
(窒化チタン)膜の2層構造のものを用いるのが一般的
である。
【0006】従来、このようなバリア層は、物理的蒸着
(PVD)を用いて成膜されていたが、最近のようにデ
バイスの微細化および高集積化が特に要求され、デザイ
ンルールが特に厳しくなって、それにともなって線幅や
ホールの開口径が一層小さくなり、しかも高アスペクト
比化されるにつれ、PVD膜では電気抵抗が増加し、要
求に対応することが困難となってきた。
【0007】そこで、バリア層を構成するTi膜および
TiN膜を、より良質の膜を形成することが期待できる
化学的蒸着(CVD)で成膜することが行われている。
そして、CVDによりTi膜を成膜する場合には、反応
ガスとしてTiCl4(四塩化チタン)およびH2(水
素)が用いられ、TiN膜を成膜する場合には、反応ガ
スとしてTiCl4とNH3(アンモニア)またはMMH
(モノメチルヒドラジン)とが用いられる。
【0008】
【発明が解決しようとする課題】ところで、近年益々デ
バイスの微細化が進み、SiOx絶縁膜に形成されるコ
ンタクトホールやビアホールが高アスペクト比されてい
るため、従来のTiCl4 およびH2のガス系ではCV
D−Ti膜を100%以上の高ステップカバレージでホ
ール部位に形成することが困難となっている。
【0009】一方、ブランケットプロセスの場合には、
SiおよびSiO2膜のいずれにおいてもより低温でか
つ高成膜速度でTi膜を成膜することが要求されるが、
この場合にも従来のプロセスでは必ずしも十分に要求が
満足されていないのが実状である。
【0010】本発明は、かかる事情に鑑みてなされたも
のであって、絶縁膜に形成された微細なホール部位に高
ステップカバレージでTi膜を成膜することができるC
VD−Ti膜の成膜方法を提供することを目的とする。
また、SiOx絶縁膜およびホール部位のいずれも高い
成膜速度かつ低温で成膜することができるCVD−Ti
成膜方法を提供することを目的とする。さらに、高ステ
ップカバレージを要求される用途、ならびにSiOx絶
縁膜およびホール部位のいずれも高い成膜速度かつ低温
で成膜することが要求される用途のいずれにも対応する
ことができるCVD−Ti膜の成膜方法を提供すること
を目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するため
に、第1発明は、Si基板上またはその上のSi膜上に
形成された、ホールを有する層間絶縁膜または絶縁膜に
CVD−Ti膜を成膜する方法であって、チャンバー内
にSi基板を装入する工程と、チャンバー内を所定の減
圧雰囲気にする工程と、チャンバー内にTiCl4
ス、H2ガス、Arガスを導入する工程と、チャンバー
内にプラズマを生成して、Ti膜を成膜する工程とを具
備し、ホール部位に、層間絶縁膜または絶縁膜に対して
高選択比でTi膜が成膜されるように、前記ガスの流
量、基板温度、チャンバー内圧力およびプラズマを形成
する際の投入電力を調整することを特徴とするCVD−
Ti膜の成膜方法を提供する。
【0012】第2発明は、第1発明において、プラズマ
の状態をプラズマ分光法で測定した際に、TiおよびC
2の発光分光が実質的に存在しない条件で成膜するこ
とを特徴とする請求項1に記載のCVD−Ti膜の成膜
方法を提供する。
【0013】第3発明は、第1発明または第2発明にお
いて、前記成膜の際における基板温度を500℃以上、
投入電力を100〜300W、チャンバー内圧力を0.
5〜3.0Torrに設定することを特徴とするCVD−T
i膜の成膜方法を提供する。
【0014】第4発明は、第1発明ないし第3発明のい
ずれかにおいて、TiCl4ガスと、H2ガスおよびAr
ガスの合計量との流量比が1:100〜1:300であ
り、H2ガスとArガスの流量比が1:1〜2:1であ
ることを特徴とするCVD−Ti膜の成膜方法を提供す
る。
【0015】第5発明は、Si基板上またはその上のS
i膜上に形成された、ホールを有する層間絶縁膜または
絶縁膜にCVD−Ti膜を成膜する方法であって、チャ
ンバー内にSi基板を装入する工程と、チャンバー内を
所定の減圧雰囲気にする工程と、チャンバー内にTiC
4ガス、H2ガス、Arガスを導入する工程と、チャン
バー内にプラズマを生成して、Ti膜を成膜する工程と
を具備し、層管絶縁膜または絶縁膜ならびにホール部位
のSiに同程度の成膜速度でTi膜が成膜されるよう
に、前記ガスの流量、基板温度、チャンバー内圧力およ
びプラズマを形成する際の投入電力を調整することを特
徴とするCVD−Ti膜の成膜方法を提供する。
【0016】第6発明は、第5発明において、前記成膜
の際における基板温度を350〜550℃、投入電力を
100〜800W、チャンバー内圧力を0.5〜3.0
Torrに設定することを特徴とするCVD−Ti膜の成膜
方法を提供する。
【0017】第7発明は、第5発明または第6発明にお
いて、TiCl4ガスと、H2ガスおよびArガスの合計
量との流量比が1:300〜1:450であり、H2
スとArガスの流量比が1:0.3〜1:2であること
を特徴とするCVD−Ti膜の成膜方法を提供する。
【0018】第8発明は、Si基板上またはその上のS
i膜上に形成された、ホールを有する層間絶縁膜または
絶縁膜にCVD−Ti膜を成膜する方法であって、チャ
ンバー内にSi基板を装入する工程と、チャンバー内を
所定の減圧雰囲気にする工程と、チャンバー内にTiC
4ガス、H2ガス、Arガスを導入する工程と、チャン
バー内にプラズマを生成して、基板上にTi膜を成膜す
る工程とを具備し、TiCl4ガスと、H2ガスおよびA
rガスの合計量との流量比、H2ガスとArガスの流量
比、基板温度、チャンバー内圧力およびプラズマを形成
する際の投入電力を調整することにより、Ti膜の選択
比を制御することを特徴とするCVD−Ti膜の成膜方
法を提供する。
【0019】本発明においては、Si基板上またはその
上のSi膜上に形成された、ホールを有する層間絶縁膜
または絶縁膜にCVD−Ti膜を成膜するにあたり、従
来のTiCl4ガスおよびH2ガスに加えてArガスを用
い、これらのガスのプラズマを生成させる。Arガス
は、プラズマ生成の際に、成膜ガスであるTiCl4
スに対して、H2ガスとは異なる作用を及ぼす。すなわ
ち、図1に示すように、Hイオンは、TiCl4をTi
Cl3 +HClに分解する作用、および TiCl3
らTi膜またはTiSi膜が形成された後にHClを生
成する作用を有しており、一方、ArイオンはTiCl
4をTiCl2 +Cl2に分解する作用およびTiCl2
をTi+Cl2に分解する作用を有している。したがっ
て、Arイオンの存在により成膜に寄与する成分が増加
し、成膜レートを上昇させることができるともに、Ar
ガスおよびH2ガスの比率、およびこれらのTiCl4
スに対する比率、成膜温度、チャンバー内圧力、ならび
にプラズマを形成する際の投入電力を調整することによ
り、成膜速度および成膜の際の選択比を調節することが
できる。
【0020】第1発明においては、このような条件を調
整することにより、ホール部位に、層間絶縁膜または絶
縁膜に対して高選択比でTi膜が成膜されるようにす
る。すなわち、層間絶縁膜または絶縁膜におけるTi膜
の成膜速度よりも、ホール内のSiにおけるTiの成膜
速度を十分に大きくする。これにより、ホールの入口に
堆積するTi膜を少なくし、ホール内にTi膜を十分に
堆積させることができる。すなわち、ステップカバレー
ジを100%以上にすることができる。
【0021】この場合に、以下の反応が優勢であれば選
択比を高くすることができる。TiCl4+H2+Si2
→TiSi2+4HClこのような反応を有効に生じさ
せるためには、第2発明のように、プラズマの状態をプ
ラズマ分光法で測定した際に、TiおよびCl2の発光
分光が実質的に存在しない条件で成膜することが好まし
い。
【0022】具体的には、第3発明のように、基板温度
を500℃以上、投入電力を100〜300W、チャン
バー内圧力を0.5〜3.0Torrに設定することによ
り、また、第4発明のように、TiCl4スと、H2
スおよびArガスの合計量との比を1:100〜1:3
00、H2ガスとArガスの流量比を1:1〜2:1と
することにより、このような反応を優勢にすることが可
能となる。
【0023】一方、第5発明においては、上述のArガ
スおよびH2ガスの比率、およびこれらのTiCl4ガス
に対する比率、成膜温度、チャンバー内圧力、ならびに
プラズマを形成する際の投入電力を調整することによ
り、層間絶縁膜または絶縁膜ならびにホール部位のSi
に同程度の成膜速度でTi膜が成膜されるようにする。
この場合に、Arガスの存在により高成膜速度でかつ低
温で成膜することができ、ブランケットプロセスに適し
たものとなる。
【0024】この場合に、以下の反応が優勢であれば、
このような成膜が可能となる。 TiCl4+H2→Ti+2Cl2+H2 または TiCl4+H2→Ti+Cl2+2HCl 具体的には、第6発明のように、基板温度を350〜5
50℃、投入電力を100〜800W、チャンバー内圧
力を0.5〜3.0Torrに設定することにより、また、
TiCl4ガスと、H2ガスおよびArガスの合計量との
流量比を1:300〜1:450とし、H2ガスとAr
ガスの流量比を1:0.3〜1:2とすることにより、
このような反応を優勢にすることが可能となる。
【0025】第8発明においては、チャンバー内にTi
Cl4ガスおよびH2ガスに加えて、Arガスを導入し、
TiCl4ガスと、H2ガスおよびArガスの合計量との
流量比、H2ガスとArガスの流量比、基板温度、チャ
ンバー内圧力およびプラズマを形成する際の投入電力を
調整することにより、Ti膜の選択比を制御するので、
同一の装置でかつ同一のガス種で、ステップカバレージ
が要求されるプロセスおよびブランケットプロセスのい
ずれにも対応することができる。
【0026】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について詳細に説明する。図2は、本発
明の実施に用いられるTi成膜装置の一例を示す断面図
である。この成膜装置は、気密に構成された略円筒状の
チャンバー1を有しており、その中には被処理体である
SiウエハWを水平に支持するためのサセプター2がそ
の中央を昇降可能な円筒状の支持部材3により支持され
た状態で配置されている。また、サセプター2にはヒー
ター4が埋め込まれており、このヒーター5は図示しな
い電源から給電されることにより被処理体であるSiウ
エハWを所定の温度に加熱する。
【0027】チャンバー1の上端部分には、シャワーヘ
ッド10がサセプター2に支持された半導体ウエハWと
対向するように設けられており、そのウエハWと対向す
る下面には多数のガス吐出孔10aが形成されている。
シャワーヘッド10の内部には空間11が形成されてお
り、その中に多数の孔が形成された分散板12が水平に
設けられている。シャワーヘッド10の上部には、その
中にガスを導入するガス導入口13が形成されており、
このガス導入口13にはガス供給管15が接続されてい
る。
【0028】ガス供給管15には、H2ガス源16、A
rガス源17、TiCl4ガス源18が接続されてお
り、これらガス源から各ガスがガス供給管15およびシ
ャワーヘッド10を通ってチャンバー1内に供給され、
SiウエハWにTi膜が成膜される。なお、各ガス源に
接続される配管には、いずれもバルブ19およびマスフ
ローコントローラー20が設けられている。
【0029】シャワーヘッド10にはマッチング回路2
2を介して高周波電源23が接続されており、この高周
波電源23からシャワーヘッド10に高周波電力が印加
され得るようになっている。この高周波電力により、チ
ャンバー1内に成膜ガスのプラズマが形成される。な
お、シャワーヘッド10とチャンバー1との間は、絶縁
部材14により電気的に絶縁されており、チャンバー1
は接地されている。
【0030】チャンバー1の底壁には、排気ポート8が
設けられており、この排気ポート8にはチャンバー1内
を排気するための排気系9が接続されている。また、チ
ャンバー1の側壁下部にはウエハWの搬入出口24が設
けられており、この搬入出口24はゲートバルブ25に
より開閉可能となっている。ウエハWの搬入出はサセプ
タ2を下降させた状態で行われる。
【0031】このような成膜装置により、Ti膜を成膜
するためには、ゲートバルブ25を開にしてチャンバー
1内にSiウエハWを装入してサセプタ2上に載置し、
ヒーター4によりSiウエハWを加熱しながら排気系9
の真空ポンプにより真空引きして高真空状態にし、引き
続き、TiCl4ガス、H2ガス、ArガスN2ガスを導
入するとともに、高周波電源23から高周波電力を印加
することによりプラズマを生成させる。
【0032】ここで、Ti膜を形成する対象としては、
図3の(a)に示すように、Si基板41上に絶縁膜と
してSiO2膜42が形成され、そこにコンタクトホー
ル43が形成されたもの、および図3の(b)に示すよ
うに、Si基板41に形成されたポリSi膜44の上に
層間絶縁膜としてSiO2膜45が形成され、そこにビ
アホール46が形成されたものが例示される。
【0033】このようなコンタクトホール43の底部ま
たはビアホール46の底部に100%以上の高ステップ
カバレージでTi膜を成膜する必要がある場合には、S
iO2に対するSiのTi膜成膜の際の選択比が高くな
る条件で成膜を行う。すなわち、SiO2膜におけるT
i膜の成膜速度よりも、ホール内のSiにおけるTiの
成膜速度を十分に大きくする。これにより、ホールの入
口に堆積するTi膜を少なくし、ホール内にTi膜を1
00%を超えるステップカバレージで成膜することがで
きる。
【0034】この場合に、以下の反応が優勢であれば選
択比を高くすることができる。TiCl4+2H2+Si
2→TiSi2+4HClこのような反応を有効に生じさ
せるためには、プラズマの状態をプラズマ分光法で測定
した際に、TiおよびCl2の発光分光が実質的に存在
しない条件で成膜すればよい。
【0035】この際の条件としては、ウエハ温度を50
0℃以上、好ましくは550℃以上、高周波電源への投
入電力を100〜300W、チャンバー内圧力を0.5
〜3.0Torrに設定し、また、TiCl4ガスと、H2
スおよびArガスの合計量との比を1:100〜1:3
00、H2ガスとArガスの流量比を1:1〜1:2と
することが好ましい。具体的なガス流量としては、H2
ガス流量:500〜2000sccm、Arガス流量:
500〜1000sccm、TiCl4ガス流量:10
sccmが好ましい。
【0036】一例として、ウエハ温度:580℃、チャ
ンバー内圧力:1.0Torr、高周波電源(13.56M
Hz)への投入電力:200W、H2ガス流量:100
0sccm、Arガス流量:1000sccm、TiC
4ガス流量:10sccmの条件でTiの成膜を行っ
た結果、図4に示すような選択比の高い成膜を行うこと
ができた。その際の成膜状態を図5のSEM写真で示
す。この写真で示すように、ホールの中に高ステップカ
バレージでTi膜が形成されているのがわかる。
【0037】一方、SiO2膜およびホールの中のSi
に同程度の成膜速度でTi膜を成膜する必要がある場合
にも、上記条件を調整することにより達成することがで
きる。この場合に、Arガスの存在により高成膜速度で
かつ低温で成膜することができ、ブランケットプロセス
に適したものとなる。このような成膜は、以下の反応を
優勢にすることにより可能となる。 TiCl4+H2→Ti+2Cl2+H2 または TiCl4+H2→Ti+Cl2+2HCl
【0038】この際の条件としては、ウエハ温度を35
0〜550℃、投入電力を100〜800W、チャンバ
ー内圧力を0.5〜3.0Torrに設定し、また、TiC
4ガスと、H2ガスおよびArガスの合計量との比を
1:300〜1:450であり、H2ガスとArガスの
流量比を1:0.3〜1:2とすることが好ましい。具
体的なガス流量としては、H2ガス流量:1000〜3
500sccm、Arガス流量:1000〜2000s
ccm、TiCl4ガス流量:10sccmが好まし
い。
【0039】一例として、ウエハ温度:550℃、チャ
ンバー内圧力:1.0Torr、高周波電源(13.56M
Hz)への投入電力:500W、H2ガス流量:200
0sccm、Arガス流量:1000sccm、TiC
4ガス流量:10sccmの条件でTiの成膜を行っ
た結果、図6に示すようにSiO2膜およびホールの中
のSiに同程度の高成膜速度で成膜を行うことができ
た。その際の成膜状態を図7のSEM写真で示す。この
写真で示すように、ホールの外側、側面および底部に同
程度の厚さのTi膜が形成されているのがわかる。
【0040】以上のように、チャンバー1内にTiCl
4ガスおよびH2ガスに加えて、Arガスを導入し、Ti
Cl4ガスと、H2ガスおよびArガスの合計量との流量
比、H2ガスとArガスの流量比、ウエハ温度、チャン
バー内圧力および高周波電源への投入電力を調整するこ
とにより、Ti膜の選択比を制御することができるの
で、同一の装置でかつ同一のガス種で、ステップカバレ
ージが要求されるプロセスおよびブランケットプロセス
のいずれにも対応することが可能となる。
【0041】このようにしてTi膜を成膜した後、Ti
Cl4ガス、Arガス、NH3ガス、MMHガスを導入
してTi膜の上にTiN膜を形成して2層構造のバリア
層とし、その後、Al等の配線金属を成膜する。
【0042】なお、本発明は、上記実施の形態に限定さ
れることなく種々変形可能である。例えば、上記実施の
形態では、TiCl4ガス、H2ガスおよびArガスを用
いたが、他のガスが含まれていてもよい。また、製造条
件についても上記条件に限るものではなく、所望のTi
膜が形成されるよう適宜設定すればよい。
【0043】
【発明の効果】以上説明したように、本発明によれば、
Si基板上またはその上のSi膜上に形成された、ホー
ルを有するSiOx膜にCVD−Ti膜を成膜するにあ
たり、従来のTiCl4ガスおよびH2ガスに加えてAr
ガスを用い、これらのガスのプラズマを生成させてTi
膜の成膜を行うので、Arイオンの存在により成膜に寄
与する成分が増加し、成膜レートを上昇させることがで
きるともに、ArガスおよびH2ガスの比率、およびこ
れらのTiCl4ガスに対する比率、成膜温度、チャン
バー内圧力、ならびにプラズマを形成する際の投入電力
を調整することにより、成膜速度および成膜の際の選択
比を調節することができる。したがって、ホール部位に
SiOx膜に対して高選択比でTi膜が成膜されるよう
にすることができるし、SiOx膜およびホール部位の
Siに同程度の成膜速度でTi膜が成膜されるようにす
ることもできる。
【図面の簡単な説明】
【図1】本発明において用いるガスのプラズマ中での反
応を示す図。
【図2】本発明に係るCVD−Ti膜の成膜方法を実施
するための成膜装置の一例を示す断面図。
【図3】本発明が適用されるSiウエハを示す断面図。
【図4】高選択比プロセスにおけるTi膜の成膜時間と
膜厚との関係をSi上とSiO2上とで比較して示す
図。
【図5】高選択比プロセスにおけるTi膜の成膜状態を
示す電子顕微鏡写真。
【図6】ブランケットプロセスにおけるTi膜の成膜時
間と膜厚との関係をSi上とSiO2とで比較して示す
図。
【図7】ブランケットプロセスにおけるTi膜の成膜状
態を示す電子顕微鏡写真。
【符号の説明】
1……チャンバー 2……サセプタ 4……ヒーター 10……シャワーヘッド 13……プリクリーニング装置 14……絶縁部材 15……ガス配管 16……H2ガス源 17……Arガス源 18……TiCl4ガス源 23……高周波電源 41……Si基板 42,45……SiO2膜 44……ポリSi膜 43,46……ホール W……Siウエハ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 Si基板上またはその上のSi膜上に形
    成された、ホールを有する層間絶縁膜または絶縁膜にC
    VD−Ti膜を成膜する方法であって、 チャンバー内にSi基板を装入する工程と、 チャンバー内を所定の減圧雰囲気にする工程と、 チャンバー内にTiCl4ガス、H2ガス、Arガスを導
    入する工程と、 チャンバー内にプラズマを生成して、Ti膜を成膜する
    工程とを具備し、 ホール部位に、層間絶縁膜または絶縁膜に対して高選択
    比でTi膜が成膜されるように、前記ガスの流量、基板
    温度、チャンバー内圧力およびプラズマを形成する際の
    投入電力を調整することを特徴とするCVD−Ti膜の
    成膜方法。
  2. 【請求項2】 プラズマの状態をプラズマ分光法で測定
    した際に、TiおよびCl2の発光分光が実質的に存在
    しない条件で成膜することを特徴とする請求項1に記載
    のCVD−Ti膜の成膜方法。
  3. 【請求項3】 前記成膜の際における基板温度を500
    ℃以上、投入電力を100〜300W、チャンバー内圧
    力を0.5〜3.0Torrに設定することを特徴とする請
    求項1または請求項2に記載のCVD−Ti膜の成膜方
    法。
  4. 【請求項4】 TiCl4ガスと、H2ガスおよびArガ
    スの合計量との流量比が1:100〜1:300であ
    り、H2ガスとArガスの流量比が1:1〜2:1であ
    ることを特徴とする請求項1ないし請求項3のいずれか
    1項に記載のCVD−Ti膜の成膜方法。
  5. 【請求項5】 Si基板上またはその上のSi膜上に形
    成された、ホールを有する層間絶縁膜または絶縁膜にC
    VD−Ti膜を成膜する方法であって、 チャンバー内にSi基板を装入する工程と、 チャンバー内を所定の減圧雰囲気にする工程と、 チャンバー内にTiCl4ガス、H2ガス、Arガスを導
    入する工程と、 チャンバー内にプラズマを生成して、Ti膜を成膜する
    工程と を具備し、 層管絶縁膜または絶縁膜ならびにホール部位のSiに同
    程度の成膜速度でTi膜が成膜されるように、前記ガス
    の流量、基板温度、チャンバー内圧力およびプラズマを
    形成する際の投入電力を調整することを特徴とするCV
    D−Ti膜の成膜方法。
  6. 【請求項6】 前記成膜の際における基板温度を350
    〜550℃、投入電力を100〜800W、チャンバー
    内圧力を0.5〜3.0Torrに設定することを特徴とす
    る請求項5に記載のCVD−Ti膜の成膜方法。
  7. 【請求項7】 TiCl4ガスと、H2ガスおよびArガ
    スの合計量との流量比が1:300〜1:450であ
    り、H2ガスとArガスの流量比が1:0.3〜1:2
    であることを特徴とする請求項5または請求項6のいず
    れか1項に記載のCVD−Ti膜の成膜方法。
  8. 【請求項8】 Si基板上またはその上のSi膜上に形
    成された、ホールを有する層間絶縁膜または絶縁膜にC
    VD−Ti膜を成膜する方法であって、 チャンバー内にSi基板を装入する工程と、 チャンバー内を所定の減圧雰囲気にする工程と、 チャンバー内にTiCl4ガス、H2ガス、Arガスを導
    入する工程と、 チャンバー内にプラズマを生成して、基板上にTi膜を
    成膜する工程とを具備し、 TiCl4ガスと、H2ガスおよびArガスの合計量との
    流量比、H2ガスとArガスの流量比、基板温度、チャ
    ンバー内圧力およびプラズマを形成する際の投入電力を
    調整することにより、Ti膜の選択比を制御することを
    特徴とするCVD−Ti膜の成膜方法。
JP20547597A 1997-07-16 1997-07-16 CVD−Ti膜の成膜方法 Expired - Fee Related JP3636866B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20547597A JP3636866B2 (ja) 1997-07-16 1997-07-16 CVD−Ti膜の成膜方法
US09/112,640 US6197674B1 (en) 1997-07-16 1998-07-09 CVD-Ti film forming method
TW087111429A TW363087B (en) 1997-07-16 1998-07-14 CVD-Ti film forming method
KR10-1998-0028552A KR100395171B1 (ko) 1997-07-16 1998-07-15 화학적증착법에의한티타늄막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20547597A JP3636866B2 (ja) 1997-07-16 1997-07-16 CVD−Ti膜の成膜方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004328116A Division JP4198669B2 (ja) 2004-11-11 2004-11-11 CVD−Ti膜の成膜方法

Publications (2)

Publication Number Publication Date
JPH1140518A true JPH1140518A (ja) 1999-02-12
JP3636866B2 JP3636866B2 (ja) 2005-04-06

Family

ID=16507482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20547597A Expired - Fee Related JP3636866B2 (ja) 1997-07-16 1997-07-16 CVD−Ti膜の成膜方法

Country Status (4)

Country Link
US (1) US6197674B1 (ja)
JP (1) JP3636866B2 (ja)
KR (1) KR100395171B1 (ja)
TW (1) TW363087B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2349392A (en) * 1999-04-20 2000-11-01 Trikon Holdings Ltd Depositing a layer
JP2002115068A (ja) * 2000-10-11 2002-04-19 Applied Materials Inc シャワーヘッド、基板処理装置および基板製造方法
JP2009141227A (ja) * 2007-12-08 2009-06-25 Tokyo Electron Ltd チタン膜の成膜方法及びチタン膜の成膜装置
US7737005B2 (en) 2004-04-09 2010-06-15 Tokyo Electron Limited Method for forming Ti film and TiN film, contact structure, computer readable storing medium and computer program
JP5571270B1 (ja) * 2012-10-12 2014-08-13 昭和電工株式会社 炭素材料、電池電極用炭素材料、及び電池
JP2015124398A (ja) * 2013-12-25 2015-07-06 東京エレクトロン株式会社 Ti膜の成膜方法
JP2015124397A (ja) * 2013-12-25 2015-07-06 東京エレクトロン株式会社 コンタクト層の形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841203B2 (en) * 1997-12-24 2005-01-11 Tokyo Electron Limited Method of forming titanium film by CVD
US6268274B1 (en) * 1999-10-14 2001-07-31 Taiwan Semiconductor Manufacturing Company Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
KR100777430B1 (ko) * 2006-12-19 2007-11-20 재단법인 포항산업과학연구원 기상 증착법에 의한 Ti 박막 코팅 방법 및 그 장치
WO2008117781A1 (ja) * 2007-03-28 2008-10-02 Tokyo Electron Limited Cvd成膜装置
JP5560589B2 (ja) * 2009-05-08 2014-07-30 東京エレクトロン株式会社 成膜方法及びプラズマ成膜装置
CN107557751A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种薄膜沉积方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5975912A (en) * 1994-06-03 1999-11-02 Materials Research Corporation Low temperature plasma-enhanced formation of integrated circuits
US5926737A (en) * 1997-08-19 1999-07-20 Tokyo Electron Limited Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2349392A (en) * 1999-04-20 2000-11-01 Trikon Holdings Ltd Depositing a layer
GB2349392B (en) * 1999-04-20 2003-10-22 Trikon Holdings Ltd A method of depositing a layer
US6831010B2 (en) 1999-04-20 2004-12-14 Trikon Technologies Limited Method and depositing a layer
US6905962B2 (en) 1999-04-20 2005-06-14 Trikon Technologies Limited Method of depositing a layer
JP2002115068A (ja) * 2000-10-11 2002-04-19 Applied Materials Inc シャワーヘッド、基板処理装置および基板製造方法
US7737005B2 (en) 2004-04-09 2010-06-15 Tokyo Electron Limited Method for forming Ti film and TiN film, contact structure, computer readable storing medium and computer program
JP2009141227A (ja) * 2007-12-08 2009-06-25 Tokyo Electron Ltd チタン膜の成膜方法及びチタン膜の成膜装置
JP5571270B1 (ja) * 2012-10-12 2014-08-13 昭和電工株式会社 炭素材料、電池電極用炭素材料、及び電池
JP2015124398A (ja) * 2013-12-25 2015-07-06 東京エレクトロン株式会社 Ti膜の成膜方法
JP2015124397A (ja) * 2013-12-25 2015-07-06 東京エレクトロン株式会社 コンタクト層の形成方法
US9620370B2 (en) 2013-12-25 2017-04-11 Tokyo Electron Limited Method of forming Ti film
TWI726837B (zh) * 2013-12-25 2021-05-11 日商東京威力科創股份有限公司 Ti膜之成膜方法

Also Published As

Publication number Publication date
KR19990013876A (ko) 1999-02-25
KR100395171B1 (ko) 2003-11-19
US6197674B1 (en) 2001-03-06
JP3636866B2 (ja) 2005-04-06
TW363087B (en) 1999-07-01

Similar Documents

Publication Publication Date Title
US6841203B2 (en) Method of forming titanium film by CVD
US6143377A (en) Process of forming a refractory metal thin film
US6218301B1 (en) Deposition of tungsten films from W(CO)6
JP3221025B2 (ja) プラズマプロセス装置
US20090071404A1 (en) Method of forming titanium film by CVD
US20100047472A1 (en) Film forming method
JP3374322B2 (ja) チタン膜及びチタンナイトライド膜の連続成膜方法
JP2008060603A (ja) 成膜方法
JP3636866B2 (ja) CVD−Ti膜の成膜方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP4103461B2 (ja) 成膜方法
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
KR100710450B1 (ko) 샤워 헤드부를 구비한 처리 장치로의 가스 도입 방법
JPH1197386A (ja) 成膜方法および半導体装置の製造方法
US6451388B1 (en) Method of forming titanium film by chemical vapor deposition
JPH1032248A (ja) タングステン膜形成法
JP4198669B2 (ja) CVD−Ti膜の成膜方法
WO2001024227A2 (en) IMPROVED PECVD AND CVD PROCESSES FOR WNx DEPOSITION
JPH09283463A (ja) バリヤメタル層及びその形成方法
JP2001203171A (ja) 半導体デバイスのシリサイド形成方法
WO1999035675A1 (fr) Procede pour former un film de titane par d.c.p.v.
JP3767429B2 (ja) チタン膜及びチタンナイトライド膜の連続成膜方法及びクラスタツール装置
JP2000058639A (ja) 半導体装置およびその製造方法
JPH06151410A (ja) 窒化チタン膜の形成方法
JP2004091813A (ja) タングステン膜の形成方法およびcvd装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees