JPH1139373A - 電源回路図の設計システム - Google Patents
電源回路図の設計システムInfo
- Publication number
- JPH1139373A JPH1139373A JP9198304A JP19830497A JPH1139373A JP H1139373 A JPH1139373 A JP H1139373A JP 9198304 A JP9198304 A JP 9198304A JP 19830497 A JP19830497 A JP 19830497A JP H1139373 A JPH1139373 A JP H1139373A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- symbol
- supply circuit
- circuit diagram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/18—Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
配線することにより、設計の規模の増大に伴う設計ミス
の発生の防止、設計時間の短縮を可能とする電源回路の
設計システムを提供する。 【解決手段】データライブラリーと、CPU及び、電源
回路に与えられる条件にしたがって、データライブラリ
ーに基づき電源回路図を設計する、CPUにより実行さ
れる設計支援プログラムを格納するメモリを有し、与え
られる条件を、電源に接続するためのピンとアースに接
続するためのピンを有する電源ポーション間の縦横それ
ぞれの間隔、電源ポーションの列数と段数とし、設計支
援プログラムにより、配置可能の複数の電源ポーション
を与えられる条件にしたがって配置し、且つ配置された
複数の電源ポーションのそれぞれを電源シンボルとアー
スシンボルとに配線する。
Description
システムに関する。特にCAD(コンピュータ支援設計
システム)を用いる電源回路図の設計システムに関す
る。
に行なうために仮想的にIC部品を予め分割し、データ
ベースに登録される。例えば、図24に示すような14
ピンを有するIC部品を図25に示すように、5つ部分
に分割する。ここで、5つに分割されたそれぞれの部分
はポーションと呼ばれる。
品の14個のピンに対応する。更に、第5ポーション
は、電源に接続するためのピンと、アースに接続される
ピンを有して構成され、他の一般ポーションと区別して
電源ポーションと呼ばれる。
まれる複数のIC部品の電源ポーションを電源とアース
間に接続するように配置設計が行われる。かかる電源設
計において、これまでは、電源回路に含まれる電源ポー
ション及び、バイパスコンデンサ(尚、図面において
は、パスコンと省略表記する)を1つづつ設計者が機械
的に入力し、電源とアースとの接続を行なっていた。
に必要な電源ポーションが1部品に1つの割合で存在す
るのと共に、バイパスコンデンサの入力も必要となって
いる。このために、設計に使用する部品が増えて行くほ
ど、電源ポーション及びバイパスコンデンサの入力数も
増加してきている。これに伴い、電源回路図の作成にか
なりの労力と時間を要していた。
と、必然的に設計時間もかかり単純な設計ミスを発生す
る問題が生じる。
力し、部品を自動配置し、更に自動配線することによ
り、設計の規模の増大に伴う設計ミスの発生の防止、設
計時間の短縮を可能とする電源回路の設計システムを提
供することにある。
データライブラリーと、CPU及び、電源回路に与えら
れる条件にしたがって、データライブラリーに基づき電
源回路図を設計する、CPUにより実行される設計支援
プログラムを格納するメモリを有し、与えられる条件
を、電源に接続するためのピンとアースに接続するため
のピンを有する電源ポーション間の縦横それぞれの間
隔、電源ポーションの列数と段数とし、設計支援プログ
ラムにより、配置可能の複数の電源ポーションを与えら
れる条件にしたがって配置し、且つ配置された複数の電
源ポーションのそれぞれを電源シンボルとアースシンボ
ルとに配線する電源回路図の設計システムにより達成さ
れる。
リーと、CPU及び、電源回路に与えられる条件にした
がって、該データライブラリーに基づき電源回路図を設
計する、CPUにより実行される設計支援プログラムを
格納するメモリを有し、与えられる条件を、バイパスコ
ンデンサ間の縦横の間隔、バイパスコンデンサの種類毎
に対するバイパスコンデンサの個数と列とし、設計支援
プログラムにより、バイパスコンデンサの個数分を列、
及び個数と列より割り出される段数分に配置し、且つそ
れぞれのバイパスコンデンサを電源シンボルとアースシ
ンボルとに配線する電源回路図の設計システムにより達
成される。
と、CPU及び、電源回路に与えられる条件にしたがっ
て、該データライブラリーに基づき電源回路図を設計す
る、該CPUにより実行される設計支援プログラムを格
納するメモリを有し、与えられる条件を、電源に接続す
るためのピンとアースに接続するためのピンを有する電
源ポーション及びバイパスコンデンサを部品として、部
品間の縦横それぞれの間隔、該部品の列数と段数、及び
該バイパスコンデンサの種類毎の個数とし、設計支援プ
ログラムにより、配置可能の複数の電源ポーション及び
バイパスコンデンサを該与えられる条件にしたがって交
互に配置し、且つ配置された複数の電源ポーション及び
バイパスコンデンサのそれぞれを電源シンボルとアース
シンボルとに配線する電源回路図の設計システムによっ
て達成される。
をバイパスコンデンサ間の縦横の間隔、バイパスコンデ
ンサの種類毎に対するバイパスコンデンサの個数と列と
し、設計支援プログラムにより、バイパスコンデンサの
個数分を列、及び個数と列より割り出される段数分に配
置し、且つそれぞれのバイパスコンデンサを電源シンボ
ルとアースシンボルとに配線することも可能である。
の列数及び段数に並べられる電源ポーションまたはバイ
パスコンデンサの最も長い、電源及びアースに接続され
るピンを基準にして該電源シンボル及びアースシンボル
との配線を行なうことを特徴とすることも可能である。
これにより回路図を整形し、配置可能となる。
ボルが複数の電圧分有する場合、同一種類の電圧電源シ
ンボルに接続される該電源ポーションまたはバイパスコ
ンデンサを優先して、対応する電源シンボルとの配線距
離が最も短くなるように配線することを特徴とすること
も可能である。これによっても回路図を整形し、配置可
能とできる。
路を表示する表示装置を有し、前記電源ポーション及び
またはバイパスコンデンサの配置列数及び段数を決定
後、前記電源及びアースとの間の配線を保持したまま、
表示装置の画面上を移動可能とすることを特徴とする。
形態を説明する。尚、図において同一又は、類似のもの
には、同一の参照番号又は、参照記号を付して説明す
る。
ムの全体構成を示す図である。図1においてデータライ
ブラリがメモリにシンボル形状ライブラリ20及び部品
情報ライブラリ21の形で格納されている。
を構成する部品の形状が登録され、格納されている。電
子回路のうち電源回路にあっては、電源回路を構成する
電源ポーションあるいはバイパスコンデンサ等の形状を
登録格納する。一方、部品情報ライブラリは該当の部品
の属性即ち、入出力条件あるいはピンの数等をデータと
して登録され保有している。
リケーションプログラムによりCAD(コンピュータ・
エイデット・デザイン)システムが構成される。回路設
計支援システム1は、回路データ入力部10、回路デー
タ編集機能部11及び回路データ出力部14により構成
される。
路生成部分12及び電源回路部生成部分13により構成
される。特に、本発明はこの回路データ編集機能11の
うちの電源回路部生成部分13に関する。
タ編集機能11に基づき電源回路図の生成部分13に従
い電源回路が設計される。その出力は回路データ出力部
14の制御により図示しないディスプレイ上に回路図出
力2として表示出力される。あるいはメモリその他外部
機器に対し、各種データ出力3として格納、出力され
る。
路データ編集機能11について説明する機能フローであ
る。回路に使用する部品の選定が先ず行われる(ステッ
プS1)。使用する部品の選定(ステップS1)が終了
すると、回路データ編集機能11により一般回路図の生
成が行われる(ステップS2)。ここで一般回路図の作
成においては、作成する機能によって図3Aに示すよう
に、各図面が異なるため設計者によるマニュアル操作で
作成される。
図生成部分13を自動化することに特徴を有する。バイ
パスコンデンサの回路図の作成(ステップS3)、及び
電源ポーションを使用した回路図の作成が行われる(ス
テップS4)。その後、実装設計が行なわれる(ステッ
プS5)。
3Cに示すように、それぞれバイパスコンデンサ回路
図、及び電源ポーションを使用した回路図の設計図の例
が示されるが、どの図面においてもほぼ図面上の表現が
同じに出来るほど類似形態である。したがって、かかる
点に鑑みて本発明は、電源回路の自動生成を可能とする
ものである。
テムにおける処理フローの概略を示す図である。
が起動される(ステップS10)。本システムが起動さ
れる(ステップS10)と、次いで作成する電源回路図
の情報を指示する(ステップS11)。ここで作成する
電源回路図とは電源ポーションのみを配置指示する場
合、バイパスコンデンサのみを配置指示する場合、電源
ポーションとバイパスコンデンサを交互に配置指示する
場合及び電源ポーションとバイパスコンデンサを上下に
配置指示する場合がある。
ポーションのみを配置指示する場合は後に説明する図
5、図6の処理フローが対応する。同様にバイパスコン
デンサのみを配置指示する場合には図9及び図10の処
理フローが対応する。電源ポーションとバイパスコンデ
ンサを交互に配置指示する場合には図12の処理フロー
が対応する。さらに電源ポーションとバイパスコンデン
サを上下に配置指示する場合は図14、図15及び図1
6の処理フローが対応する。
情報が指示される(ステップS11)と、配置位置が決
定されているか否かを判断する(ステップS12)。配
置位置が決定されると電源回路図を図面上に配置する
(ステップS13)。このようにして本発明に従う電源
回路支援システムの処理が終了する。
11において指示され、作成される電源回路図のうち電
源ポーションのみを配置する場合の処理フローである。
表示される(ステップS100)。設定画面は例えば図
18に示すごとくであり、設定画面には配置方法選択ボ
タン140により4種類の前記したモードa,b,c,
dよりいずれか1つを選択する。
ポーションのみを配置するモードaが選択される。図1
8において、数字及びの欄にはそれぞれ部品の縦間
隔を及び部品の横間隔を設定される。対応する欄の三角
の上下マークをクリックすることにより数字が任意に変
わる。電源ポーションのデータ入力位置141は入力済
電源ポーション、図示される例では合計121と示され
ている。さらに、未配置電源ポーションとして図示され
る例では56が示されている。
を構成するポーションとして主に一般ポーションと電源
ポーションがあり、回路図作成中に既に回路図面上に配
置した電源ポーションがある場合は、入力済電源ポーシ
ョンと定義している。一方、未配置電源ポーションは一
般ポーションのみを回路図面上に配置した状態である場
合は、電源ポーションが未配置でありこれを電源ポーシ
ョンとして、その数を表示している。
部品を配置する列と段数を表示する数値が入力される。
ここでの入力も三角マークをクリックすることにより数
値が自動的に大きくなり又は小さくなる。したがって、
その時点において所望の数値を確定することが出来る。
済コンデンサの合計数値が、図18の例では70と表示
されている。さらに、部品仕様入力欄(SPEC)、割
り付けコード入力欄(ASSIGN CODE)、配置
するコンデンサ総数入力欄(NUMBER)等が表示さ
れる。
るコンデンサ総数入力欄は共通に数字で示されるよう
に、上下数値変動マークを指示する三角印が表示されて
いる。さらに、図18において数字は電圧入力欄であ
り、バイパスコンデンサ回路を作成する際、使用する電
源シンボルの供給電圧値を入力する欄である。
いて、図5に戻ると電源ポーション間の縦間隔を指示し
(ステップS101)、同様に電源ポーション間の横間
隔を指示する(ステップS102)。
は、図19に示す関係に基づき行われる。図19におい
て、電源ポーションを含む部品例えば40乃至43を配
置する場合に、部品の横間隔は部品40の右端と部品4
2の左端の間隔を部品の横間隔WLとし、部品の縦間隔
は部品40の最下部と部品41の最上部の距離を部品の
縦間隔VLとしている。
数を指示し(ステップS103)、且つ電源ポーション
の段数を指示する(ステップS104)。
ション間の縦、横間隔及び電源ポーションの列及び段数
指示入力を決定する場合には図18に示す設定表示画面
のボタン143を押して確認する(ステップS10
5)。
否かを判断する(ステップS106)。ここで未配置電
源ポーションとは先に説明したように一般ポーションの
みを回路図面上に配置した状態の電源ポーションを未配
置電源ポーションと見なしている。
ように指定した列数と段数の積が電源ポーションの残り
の数以下であるか否かを判断する(ステップS10
7)。指定した列数と段数の積が電源ポーションの残り
の数よりも大きければ配置が不可能である。したがっ
て、指定された列数及び段数に配置不可能であるのでこ
れを設計者に表示し通知する(ステップS108)。
の段数以下である場合及び配置不可能数が通知(ステッ
プS108)された後は、使用する電源の作成を行う
(ステップS109)。部品の電源供給ピンに接続する
複数種類の電源供給ピンが存在した場合は、種類数分の
電源シンボルを作成する。
る場合、図1に示したシンボル形状ライブラリ20から
電源のシンボル及びアースの形状データを読み出し、図
示しない表示装置に電源及びアース形状を表示すること
をいう。更に、接続する電源シンボルの電圧値は電源ポ
ーション(部品)が駆動するために必要な電圧値を部品
ライブラリから取得し自動設定する。
源供給ピンとの配線を行う(ステップS110)。更に
アースシンボルと電源ポーションのアースピンとの配線
を行う(ステップS111)。
調整する。即ち、ラインの折れ曲がりを最小限にするた
め同じ配置段の中の最長の部品ピン長を基準にして配線
する。この様子は図20に示される。図20において
は、電源ポーション1、2、3、4が所定の指定された
4列×1段に分配置されている。更に電源ポーション2
が最も長いピン長を有している。したがって、この電源
ポーション2のピン長を基準にして所定のラインの折れ
曲がりが最小限に抑えられるように、図20の場合は+
5V及びアース0Vに対し、水平ラインが導かれるよう
に自動配線する。
し電源ポーションを配置し、且つ電源シンボルとアース
シンボルに対し配線を行うと電源回路図が生成される。
これが図示しない表示装置に表示される(ステップS1
12)。
説明する図である。即ち、使用する複数の電源ポーショ
ンが複数の電圧値を必要とする場合は、使用する電圧値
の種類数分の電源データを作成する。図21において
は、+3V及び+5Vの電源シンボルが表示されてい
る。そして配置しようとしている同じ電圧値に接続され
る電源ポーションの数が多い方を優先して電源シンボル
が下位に表示される。
び4の3つの電源ポーションが+5Vの電源に接続さ
れ、電源ポーション2のみが+3Vの電源に接続される
場合を想定する。電源ポーションの数が+5Vの電源に
接続されるほうが多い。
ボルが+3Vの電源シンボルより下方に表示される。従
って、二つの電源に接続される時、電源ポーション1、
3及び4の接続ピンと+5Vの電源シンボルとの接続ラ
インと、電源ポーション2の接続ピンと+3Vの電源シ
ンボルとの接続ラインとが交差する。この場合、接続の
交点に交マークLXが表示して、接続ラインの交差区別
される。
れた回路図が所定の図面枠内に配置可能であるか否かを
判断する(ステップS112)。所定の図面枠内に配置
不可能である場合には配置不可能の電源ポーションの数
を設計者に表示して通知する(ステップS113)。
回路図を、図22に示すように破線あるいは薄線等で表
わしたドラッキング図形を表示し、図面枠内の任意の位
置にマウス操作によりドラッキングをして、配置決定を
行う。図23は、ドラッキングをして配置決定した時の
表示例である。ドラッキングをキャンセルする場合は、
ステップS100に戻る。
図形を表示し、図示しないマウスの移動と連動して表示
されるドラッキング図形が上下左右に移動する矢印で示
すように、作成する電源回路図形を図面枠内の任意の位
置に移動することが可能である。例えば、図22は、電
源ポーションを2列1段の指定をした場合のドラッキン
グ図形であり、この形状を保持したまま図面枠内を移動
することが出来る。
面枠内の所定の位置に移動し、マウスの確定ボタンをク
リックして確定、表示された電源配線図である。
計により7列4段に配置された電源ポーション及び+5
V電源及びアースとの接続配線が施され、表示画面上に
確定表示された電源回路図の例である。
する図であるが、図7の確定表示された電源回路図に使
用されている形状のサンプル図と、その説明図である。
図より、形状とその対応する説明は自明であるので詳細
説明は省略する。
イパスコンデンサのみを配置する場合の処理フローであ
る。先に図5、図6により説明した電源ポーションのみ
を配置する場合の処理と同様に、先ず図18の設定画面
が表示される(ステップS200)。従って、図19に
示すように部品の横間隔及び縦間隔、この例の場合はバ
イパスコンデンサの縦間隔及び横間隔をそれぞれ指示す
る(ステップS201、ステップS202)。さらに、
バイパスコンデンサの部品の仕様名を指示する(ステッ
プS203)。このバイパスコンデンサの部品仕様名
は、図18の設定画面において数字の欄において入力
される。
する(ステップS204)。同時にバイパスコンデンサ
の配置列数を指示する(ステップS205)。ここで図
5及び図6の処理フローとの相違を考慮すると、電源ポ
ーションがIC部品に対し必ず1つ必要であり、回路生
成部分において使用されるIC部品の数が決まっている
ので、これに対応して電源ポーションの数も自動的に決
められる。従って、図5及び図6においては、図18の
設定表示画面において電源ポーションの数の入力は必要
でない。電源ポーションを配置する段数及び列数が必要
である。
は必ずしも1つのIC部品に対し1個のバイパスコンデ
ンサが使用されず、複数のバイパスコンデンサが使用さ
れる場合もある。従って、図9の処理において、バイパ
スコンデンサの個数が指示される(ステップS20
4)。このとき段数は、バイパスコンデンサの列数を指
示するのみで入力された個数との関係から自動設定され
る(ステップS205)。
れるのでこれに対し、バイパスコンデンサの列数を指示
することにより割り算によって段数が自動設定される。
このようなバイパスコンデンサの部品仕様名の指示、バ
イパスコンデンサの個数の指示及びバイパスコンデンサ
の列数の指示を部品の種類の数分処理を繰り返す(ステ
ップS206)。
(ステップS208)と、部品ライブラリに部品が存在
するかどうかを判断する(ステップS209)。この判
定方法は、シンボル形状ライブラリ21及び部品情報ラ
イブラリ22にアクセスし、指定部品を検索することに
より行われる。部品がライブラリに存在しない場合には
シンボル形状ライブラリ又は部品情報ライブラリ内に未
登録の部品を通知登録し、その後設定画面表示に戻る
(ステップS210)。
処理に繋がる。図10における処理ステップS210か
ら215までの処理はそれぞれ図6において説明した処
理ステップS109からS114までの処理ステップに
対応する。従ってこれらの詳細は省略する。
パスコンデンサのみからなる電源回路図であって、7列
×4段の例を示す。尚、図11は一方は無極、他方は有
極の2種類のバイパスコンデンサが使用されている例で
ある。
デンサを交互に配置した電源回路を生成する場合の処理
フローの前半部である。後半部の処理は、図6の処理フ
ローと同じである。したがって、図12の数字、
は、図6の処理フローの対応する位置に継続する。
設定画面が表示される(ステップS301)。この設定
画面に対し部品間の縦間隔を指示し(ステップS30
2)。部品間の横間隔を指示し(ステップS303)、
ついで部品の列数の指示(ステップS304)、及び部
品の段数の指示が行われる(ステップS305)。
名を指示する(ステップS306)。このバイパスコン
デンサの部品の仕様名の指示(ステップS306)は先
に説明した図9のステップS203と同様である。さら
に、バイパスコンデンサの個数を指示する(ステップS
307)。これ等の処理をコンデンサの種類の数分処理
を繰り返す(ステップS308)。
指示している(ステップS304及びステップS30
5)ので、新たにバイパスコンデンサに対する列数の指
示等は必要ではない。
設定情報の決定が行われる(ステップS309)。次い
で部品がライブラリに存在するかどうかを判断する(ス
テップS310)。
図9に関し説明したステップS210と同様にシンボル
形状ライブラリ20、又は部品情報ライブラリ21内に
未登録の部品を通知する(ステップS311)。
の判断(ステップS310)に続き、先に説明したよう
に図6のステップS107以下の処理を継続して処理が
終了する。
ポーション及びバイパスコンデンサを交互に配置した電
源回路図の例である。即ち、電源ポーションとバイパス
コンデンサがそれぞれ交互の列に配置されている例が示
されている。
パスコンデンサを上下に配置して生成する電源回路の作
成フローである。
フロー図5及び図6とバイパスコンデンサのみを配置す
る処理フロー図7及び図8の処理フローを組み合わせて
構成されている。即ち、図11において図18の設定画
面が表示される(ステップS401)次いで、部品間の
縦間隔及び部品間の横間隔をそれぞれ指示する(ステッ
プS402、ステップS403)。
ポーションの段数を指示する(ステップS404、S4
05)。その後、図9のステップS203乃至ステップ
S206の処理と同様の処理であって、バイパスコンデ
ンサの部品仕様名の指示、バイパスコンデンサの個数の
指示及びバイパスコンデンサの列数の指示を行う(ステ
ップS406乃至S409)。
ップS410)。次いで、図15においてステップS4
11及び412は、図9のステップS209及びステッ
プS210に対応し、部品がライブラリに存在するか否
かについて判断し(ステップS411)、ライブラリに
存在しない場合はその旨を通知する(ステップS41
2)。
109の処理に対応するステップS413乃至S415
の処理が行われ、更に電源シンボルと電源ポーションの
電源供給ピンの配線を行い(ステップS416)、アー
スシンボルと電源ポーションのアースピンの配線を行う
(ステップS417)。この処理は、図6のステップS
110及びS111に対応する。
ップS112乃至ステップS114に対応するステップ
S419乃至ステップS421の処理が行われ処理を終
了する。
及びバイパスコンデンサを上下に配置した電源回路図の
例が図17に示される。図17において電源ポーション
6列×2段が上半部に、バイパスコンデンサ6列×2段
が下半部に表示され、それぞれ共通に電源及びアースに
接続される。
によりこれまで自動による電源回路図作成では数時間か
かっていた部分が数秒で作成可能となる。回路図種類に
おいても複数種のバリエーションを持たせることで広く
回路設計に対応し、寄与する事が可能である。従って、
設計の効率化につながる。
を示す図である。
11について説明する機能フローである。
び電源ポーションを使用した回路図の設計図の例を示す
図である。
フローの概略を示す図である。
ーの前半部である。
ーの後半部である。
回路の作成例である。
明をまとめたものである。
フローの前半部である。
理フローの後半部である。
電源回路の作成例である。
に配置する場合の処理フローの前半部である。
路の作成例である。
に配置する場合の処理フロー(その1)である。
に配置する場合の処理フロー(その2)である。
に配置する場合の処理フロー(その3)である。
れる電源回路の作成例である。
説明する図である。
図である。
明する図である。
定する図である。
ンの存在を説明する図である。
Claims (7)
- 【請求項1】データライブラリーと、CPU及び、電源
回路に与えられる条件にしたがって、該データライブラ
リーに基づき電源回路図を設計する、該CPUにより実
行される設計支援プログラムを格納するメモリを有し、 該与えられる条件を、電源に接続するためのピンとアー
スに接続するためのピンを有する電源ポーション間の縦
横それぞれの間隔、電源ポーションの列数と段数とし、
該設計支援プログラムにより、配置可能の複数の電源ポ
ーションを該与えられる条件にしたがって配置し、且つ
配置された複数の電源ポーションのそれぞれを電源シン
ボルとアースシンボルとに配線することを特徴とする電
源回路図の設計システム。 - 【請求項2】データライブラリーと、CPU及び、電源
回路に与えられる条件にしたがって、該データライブラ
リーに基づき電源回路図を設計する、該CPUにより実
行される設計支援プログラムを格納するメモリを有し、 該与えられる条件を、バイパスコンデンサ間の縦横の間
隔、バイパスコンデンサの種類毎に対するバイパスコン
デンサの個数と列とし、該設計支援プログラムにより、
該バイパスコンデンサの個数分を該列、及び該個数と列
より割り出される段数分に配置し、且つそれぞれのバイ
パスコンデンサを電源シンボルとアースシンボルとに配
線することを特徴とする電源回路図の設計システム。 - 【請求項3】データライブラリーと、CPU及び、電源
回路に与えられる条件にしたがって、該データライブラ
リーに基づき電源回路図を設計する、該CPUにより実
行される設計支援プログラムを格納するメモリを有し、 該与えられる条件を、電源に接続するためのピンとアー
スに接続するためのピンを有する電源ポーション及びバ
イパスコンデンサを部品として、該部品間の縦横それぞ
れの間隔、該部品の列数と段数、及び該バイパスコンデ
ンサの種類毎の個数とし、該設計支援プログラムによ
り、配置可能の複数の電源ポーション及びバイパスコン
デンサを該与えられる条件にしたがって交互に配置し、
且つ配置された複数の電源ポーション及びバイパスコン
デンサのそれぞれを電源シンボルとアースシンボルとに
配線することを特徴とする電源回路図の設計システム。 - 【請求項4】請求項2において、 更に、前記与えられる条件をバイパスコンデンサ間の縦
横の間隔、バイパスコンデンサの種類毎に対応するバイ
パスコンデンサの個数と列とし、前記設計支援プログラ
ムにより、該バイパスコンデンサの個数分を該列、及び
該個数と列より割り出される段数分に配置し、且つそれ
ぞれのバイパスコンデンサを電源シンボルとアースシン
ボルとに配線することを特徴とする電源回路図の設計シ
ステム。 - 【請求項5】請求項1乃至4のいずれかにおいて、 前記与えられる条件の列数及び段数に並べられる電源ポ
ーションまたはバイパスコンデンサの最も長い電源及び
アースに接続されるピンにを基準にして該電源シンボル
及びアースシンボルとの配線を行なうことを特徴とする
電源回路図の設計システム。 - 【請求項6】請求項1乃至4のいずれかにおいて、 前記電源シンボルが複数の電圧分有する場合、同一種類
の電圧電源シンボルに接続される該電源ポーションまた
はバイパスコンデンサを優先して、対応する電源シンボ
ルとの配線距離が最も短くなるように配線することを特
徴とする電源回路図の設計システム。 - 【請求項7】請求項1乃至4のいずれかにおいて、 更に、設計された電源回路を表示する表示装置を有し、
前記電源ポーション及びまたはバイパスコンデンサの配
置列数及び段数を決定後、前記電源及びアースとの間の
配線を保持したまま、該表示装置の画面上を移動可能と
することを特徴とする電源回路図の設計システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19830497A JP4004105B2 (ja) | 1997-07-24 | 1997-07-24 | 電源回路図の設計システム |
US09/021,371 US6170079B1 (en) | 1997-07-24 | 1998-02-10 | Power supply circuit diagram design system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19830497A JP4004105B2 (ja) | 1997-07-24 | 1997-07-24 | 電源回路図の設計システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1139373A true JPH1139373A (ja) | 1999-02-12 |
JP4004105B2 JP4004105B2 (ja) | 2007-11-07 |
Family
ID=16388915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19830497A Expired - Fee Related JP4004105B2 (ja) | 1997-07-24 | 1997-07-24 | 電源回路図の設計システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US6170079B1 (ja) |
JP (1) | JP4004105B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000011770A (ko) * | 1998-07-17 | 2000-02-25 | 오가와 슈우헤이 | 유체제어시스템설계장치및설계방법 |
WO2013146276A1 (ja) * | 2012-03-28 | 2013-10-03 | 日本電気株式会社 | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6110213A (en) * | 1997-11-06 | 2000-08-29 | Vlt Coporation | Fabrication rules based automated design and manufacturing system and method |
JP2002015018A (ja) * | 2000-06-30 | 2002-01-18 | Fujitsu Ltd | 半導体装置の設計方法及び記録媒体 |
US6523159B2 (en) * | 2001-01-16 | 2003-02-18 | International Business Machines Corporation | Method for adding decoupling capacitance during integrated circuit design |
JP4112244B2 (ja) * | 2002-03-04 | 2008-07-02 | 富士通株式会社 | 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法 |
US6732335B2 (en) * | 2002-04-23 | 2004-05-04 | Oki Electric Industry Co., Ltd. | Semiconductor IC with an inside capacitor for a power supply circuit and a method of automatically designing the same |
US6763509B2 (en) * | 2002-09-26 | 2004-07-13 | Sun Microsystems, Inc. | Method and apparatus for allocating decoupling capacitor cells |
EP1930823A3 (en) * | 2006-12-04 | 2011-06-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US8032338B2 (en) * | 2008-06-13 | 2011-10-04 | Power Integrations, Inc. | Method and apparatus for design of a power supply |
JP6245295B2 (ja) * | 2016-03-15 | 2017-12-13 | 日本電気株式会社 | 集積回路、その設計方法、設計装置、設計プログラム |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793358B2 (ja) * | 1986-11-10 | 1995-10-09 | 日本電気株式会社 | ブロック配置処理方式 |
JPH0738414B2 (ja) * | 1987-01-09 | 1995-04-26 | 株式会社東芝 | 半導体集積回路 |
JPH0371267A (ja) | 1989-08-10 | 1991-03-27 | Fujitsu Ltd | 回路図データ作成方法 |
JP2936542B2 (ja) * | 1990-01-30 | 1999-08-23 | 株式会社日立製作所 | 電源幹線のレイアウト方法 |
JP2746762B2 (ja) * | 1990-02-01 | 1998-05-06 | 松下電子工業株式会社 | 半導体集積回路のレイアウト方法 |
US5187864A (en) * | 1991-07-26 | 1993-02-23 | Vlsi Technology, Inc. | Adaptable topologies used in routing of ground and power networks on integrated circuits |
JP3052519B2 (ja) * | 1992-01-14 | 2000-06-12 | 日本電気株式会社 | 集積回路の電源配線設計方法 |
JP2776120B2 (ja) * | 1992-03-10 | 1998-07-16 | 日本電気株式会社 | 集積回路の電源配線布設方法 |
US5349542A (en) * | 1992-04-02 | 1994-09-20 | Vlsi Technology, Inc. | Method for sizing widths of power busses in integrated circuits |
US5422523A (en) * | 1992-11-09 | 1995-06-06 | Intel Corporation | Apparatus for translating logic signal levels from 3.3 volts to 5 volts |
US5550750A (en) * | 1993-05-28 | 1996-08-27 | Mentor Graphics Corporation | Method and system for integrating component analysis with multiple component placement |
JPH07262241A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント板実装設計システム及び方法 |
JP4000198B2 (ja) * | 1994-10-20 | 2007-10-31 | 富士通株式会社 | 会話型回路設計装置 |
US5610832A (en) * | 1994-11-22 | 1997-03-11 | Mentor Graphics Corporation | Integrated circuit design apparatus with multiple connection modes |
US5784291A (en) * | 1994-12-22 | 1998-07-21 | Texas Instruments, Incorporated | CPU, memory controller, bus bridge integrated circuits, layout structures, system and methods |
JPH08316331A (ja) * | 1995-03-15 | 1996-11-29 | Toshiba Corp | 半導体集積回路及びその設計方法 |
US6006024A (en) * | 1996-11-01 | 1999-12-21 | Motorola, Inc. | Method of routing an integrated circuit |
US5987086A (en) * | 1996-11-01 | 1999-11-16 | Motorola Inc. | Automatic layout standard cell routing |
JPH10284605A (ja) * | 1997-04-08 | 1998-10-23 | Mitsubishi Electric Corp | 半導体集積回路およびセルベース方式によりレイアウト設計された半導体集積回路 |
-
1997
- 1997-07-24 JP JP19830497A patent/JP4004105B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-10 US US09/021,371 patent/US6170079B1/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000011770A (ko) * | 1998-07-17 | 2000-02-25 | 오가와 슈우헤이 | 유체제어시스템설계장치및설계방법 |
WO2013146276A1 (ja) * | 2012-03-28 | 2013-10-03 | 日本電気株式会社 | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 |
JPWO2013146276A1 (ja) * | 2012-03-28 | 2015-12-10 | 日本電気株式会社 | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4004105B2 (ja) | 2007-11-07 |
US6170079B1 (en) | 2001-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6889370B1 (en) | Method and apparatus for selecting and aligning cells using a placement tool | |
JPH1139373A (ja) | 電源回路図の設計システム | |
JP2002108960A (ja) | 配置・配線処理システム | |
JP5829780B1 (ja) | プログラミング装置 | |
US8694288B2 (en) | CAD pipe arrangement and pipe relationship database validation | |
JP2009110273A (ja) | Ncプログラム編集装置、ncプログラム編集プログラム及びncプログラム編集プログラムを記録したコンピュータ読取可能な記録媒体 | |
EP0893757A2 (en) | Program construction assisting system | |
TWI522759B (zh) | 系統構築支援裝置、方法,及記錄媒體 | |
CN109952573B (zh) | ***结构创建辅助装置 | |
JP2005056302A (ja) | 表示データスクロール装置、表示データスクロール方法、表示データスクロールプログラム、および、プログラム記録媒体 | |
JP4424198B2 (ja) | ファンクションブロックダイアグラムのプログラム装置 | |
CN113711142B (zh) | 调试辅助装置、调试辅助方法、记录介质 | |
CN110554658A (zh) | 辅助装置 | |
KR102044448B1 (ko) | 시스템 구축 지원 장치, 시스템 구축 지원 방법 및 시스템 구축 지원 프로그램 | |
JP2009104434A (ja) | モニタ画面上へのラダー図表示方式 | |
JP3112896B2 (ja) | 半導体集積回路のフロアプランニング方法及び装置 | |
JP3206808B2 (ja) | 属性データ編集機能付きパラメトリック設計システム | |
JP4576872B2 (ja) | 情報処理装置およびプログラム | |
JPH11185046A (ja) | 図形編集装置、レイアウト処理方法および記憶媒体 | |
JP2013149013A (ja) | 回路図自動作成方法 | |
JPH05114007A (ja) | プリント板回路図編集方式 | |
JPH09120411A (ja) | 図形処理装置及び図形処理方法 | |
JPWO2012114523A1 (ja) | 設計装置、設計方法、及び設計プログラム | |
JP2007133559A (ja) | 三次元cad部品データ構成生成装置及び生成方法 | |
JPH07281932A (ja) | データベース・システムにおけるデータベース情報表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070821 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |