JPH07262241A - プリント板実装設計システム及び方法 - Google Patents

プリント板実装設計システム及び方法

Info

Publication number
JPH07262241A
JPH07262241A JP6049472A JP4947294A JPH07262241A JP H07262241 A JPH07262241 A JP H07262241A JP 6049472 A JP6049472 A JP 6049472A JP 4947294 A JP4947294 A JP 4947294A JP H07262241 A JPH07262241 A JP H07262241A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
wiring
information
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6049472A
Other languages
English (en)
Inventor
Akihisa Matsuzono
明久 松園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6049472A priority Critical patent/JPH07262241A/ja
Priority to US08/370,855 priority patent/US5745371A/en
Publication of JPH07262241A publication Critical patent/JPH07262241A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 （修正有） 【目的】プリント回路基板の設計工数を低減することを
目的とする。 【構成】作成手段２４は論理機能要素を表す論理機能情
報と部品の形状及び寸法を含む実装情報とを一体に定義
した部品シンボルを作成する。形状処理手段２５はプリ
ント回路基板の外形枠を設定する。表示手段４２は設定
されたプリント回路基板の外形枠と作成された部品シン
ボルとを画面に表示する。配置指定手段２６は表示され
た部品シンボルを用いて画面のプリント回路基板の外形
枠内において論理機能情報を入力すると同時に部品の位
置を指定する。接続指定手段２７は表示された部品シン
ボルに対して各論理機能要素の相互間の接続を表す論理
接続情報を付加することにより各部品の相互間の配線接
続関係を指定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はコンピュータ支援設計
（以下、ＣＡＤと称する。）によりプリント回路基板を
設計するプリント板実装設計システムに関する。
【０００２】
【従来の技術】従来、ＣＡＤによりプリント回路基板を
設計する方法としては、まず、論理回路の設計を行い、
その後に論理回路に対応する各部品の実装設計を行って
いた。例えば、図１５に示したようにまず、論理回路設
計のライブラリ作成処理を行い（ステップ５０１）、論
理機能情報を論理ライブラリ７１に格納する。
【０００３】次に、論理設計として論理ライブラリ７１
に記憶された論理機能情報に基いて論理回路入力処理を
行うことにより論理回路図面を作成する（ステップ５０
２）。そして、前記論理機能情報を用いて作成された論
理回路図面の各種論理検証処理を行う（ステップ５０
３）。
【０００４】その検証結果が正常である場合には（ステ
ップ５０４）、実装設計として、プリント回路基板の形
状を決定し、実装ライブラリに記憶された部品の物理的
な情報を用いて各部品の割り付け処理を行う（ステップ
５０５）。その処理結果が正常である場合には（ステッ
プ５０６）、前記部品の物理的な情報とＰＣＢ形状ライ
ブラリにあるＰＣＢ形状情報とを用いて各部品の配置処
理を行うことにより部品配置図を作成する（ステップ５
０７）。
【０００５】さらに、処理結果が正常である場合には
（ステップ５０８）、前記部品の物理的な情報とＰＣＢ
形状情報とを用いて配線パターン作成処理を行うことに
よりパターン図を作成する（ステップ５０９）。その処
理結果が正常である場合には（ステップ５１０）、信号
のディレイタイムやノイズを解析して（ステップ５１
１）、プリント回路基板の正常または異常を判定してい
た。
【０００６】このように従来のプリント回路基板の設計
では、一連の処理を順番に行っていた。プリント回路基
板が低速処理の信号を取り扱う場合には、前記各処理に
おける設計値に対する実際値の許容範囲が広い。このた
め、信号のディレイタイムの実際値が設計値の許容範囲
にない場合であっても、一連の処理のある処理に戻って
プリント回路基板を再設計する工数があまりかからなか
った。
【０００７】
【発明が解決しようとする課題】しかしながら、近年、
プリント回路基板を搭載した各種の装置は高速処理を行
うようになってきたため、信号のタイミング誤差や小さ
なノイズなどが高速処理の障害となっていた。この場合
には、配線処理、部品配置処理、さらには論理設計へと
戻って処理の変更を行う必要があった。このため、プリ
ント回路基板を再設計する工数が多くかかり、コストア
ップや製品の開発の遅れとなっていた。
【０００８】本発明の目的はプリント回路基板を設計す
る工数を低減し、安価なプリント板実装設計システムを
提供することにある。
【０００９】
【課題を解決するための手段】本発明は、前記課題を解
決するため、以下の手段を採用した。 ＜本発明の要旨＞本発明のプリント板実装設計システム
は図１に示したように、論理回路を構成する複数の論理
機能要素各々に対応した部品をプリント回路基板上に対
応付けることによりプリント回路基板の実装構造を設計
する。本発明は作成手段２４、形状処理手段２５、配置
指定手段２６、接続指定手段２７とを備える。
【００１０】作成手段２４は前記論理機能要素を表す論
理機能情報と前記部品の形状及び寸法を含む実装情報と
を一体に定義した部品シンボルを作成する。形状処理手
段２５は前記プリント回路基板の外形枠を設定する。表
示手段４２は前記形状処理手段２５で設定されたプリン
ト回路基板の外形枠と前記作成手段２４で作成された部
品シンボルとを画面に表示する。
【００１１】配置指定手段２６は前記表示手段４２に表
示された部品シンボルを用いて前記画面のプリント回路
基板の外形枠内において前記論理機能情報を入力すると
同時に前記部品の位置を指定する。接続指定手段２７は
前記表示手段４２に表示された部品シンボルに対して前
記各論理機能要素の相互間の接続を表す論理接続情報を
付加することにより前記各部品の相互間の配線接続関係
を指定する。
【００１２】要は論理設計と部品の実装とを同時に行う
ことによりプリント回路基板の設計工数を低減するもの
である。 〔第１の構成要素〕作成手段２４は前記論理機能要素を
表す論理機能情報と前記部品の形状及び寸法を含む実装
情報とを一体に定義した部品シンボルを作成するもの
で、例えば中央処理装置がメモリに格納されたプログラ
ムを実行することで処理を行うものである。ここで、論
理機能情報及び実装情報とを入力する入力手段を備える
ようにしてもよい。
【００１３】〔第２の構成要素〕形状処理手段２５は、
前記プリント回路基板の外形枠を設定するもので、例え
ば中央処理装置がメモリに格納されたプログラムを実行
することで処理を行うものである。
【００１４】〔第３の構成要素〕表示手段４２は前記形
状処理手段２５で設定されたプリント回路基板の外形枠
と前記作成手段２４で作成された部品シンボルとを画面
に表示するもので、陰極線管（ＣＲＴ）、液晶ディスプ
レイなどである。
【００１５】〔第４の構成要素〕配置指定手段２６は前
記表示手段４２に表示された部品シンボルを用いて前記
画面のプリント回路基板の外形枠内において前記論理機
能情報を入力すると同時に前記部品の位置を指定する。
配置指定手段２６は例えば中央処理装置がメモリに格納
されたプログラムを実行することで処理を行うものであ
る。
【００１６】〔第５の構成要素〕接続指定手段２７は前
記表示手段４２で作成された部品シンボルに対して前記
各論理機能要素の相互間の接続を表す論理接続情報を付
加することにより前記各部品の相互間の配線接続関係を
指定する。接続指定手段２７は、例えば中央処理装置が
メモリに格納されたプログラムを実行することで処理を
行うものである。
【００１７】＜本発明における付加的構成要件＞本発明
は、前記必須の構成要素からなるが、以下の構成を付加
した上でも、成立する。
【００１８】〔第１の付加的構成要素〕前記必須の構成
要素にさらに、前記形状処理手段２５の処理と前記配置
指定手段２６の処理と前記接続指定手段２７の処理との
少なくとも１つの処理を繰り返し実行するプロセス制御
手段２３を備えるようにしてもよい。プロセス制御手段
２３は例えば中央処理装置がメモリに格納されたプログ
ラムを実行することで処理を行うものである。
【００１９】ここで、前記形状処理手段２５は画面に表
示されたプリント回路基板の外形枠内に部品の配置を禁
止する禁止領域を設定し、前記配置指定手段２６は画面
に表示された部品シンボルの概略配置範囲を指定するよ
うにしてもよい。
【００２０】また、前記接続指定手段２７は配線に制約
がある場合には概略配線経路を指定し、配線に制約がな
い場合には、論理接続情報を部品シンボルに付加するよ
うにしてもよい。
【００２１】〔第２の付加的構成要素〕さらに、前記必
須の構成要素にさらに、論理機能情報及び論理接続情報
と前記実装情報とを対応付けて格納した融合データベー
ス５２を備えるようにしてもよい。
【００２２】〔第３の付加的構成要素〕さらに、前記必
須の構成要素にさらに、前記部品シンボルと論理接続情
報とに基いて論理回路図と部品の配置配線図とを一体化
した図面を作成して印刷する図面印刷部３１を備えるよ
うにしてよい。
【００２３】ここで、前記図面印刷部３１は、信号の入
力から出力への信号の流れに沿って部品の配置及び配線
を行った論理回路図を作成するようにしてもよい。 〔各構成要素の組み合わせ〕以上、本発明を構成する必
須要件の作成手段２４、形状処理手段２５、配置指定手
段２６、接続指定手段２７の他、融合データベース５２
及び図面印刷部３１が存在するが、これらは択一的に組
み合わせることができる。
【００２４】＜本発明の方法＞次に、本発明のプリント
板実装設計方法は図２に示したように、論理回路を構成
する複数の論理機能要素各々に対応した部品をプリント
回路基板上に対応付けることによりプリント回路基板の
実装構造を設計する。本発明は作成ステップＳ１、形状
処理ステップＳ２、配置指定ステップＳ３、接続指定ス
テップＳ５とを備える。
【００２５】〔必須の工程１〕作成ステップＳ１は前記
論理機能要素を表す論理機能情報と前記部品の形状及び
寸法を含む実装情報とを一体に定義した部品シンボルを
作成する。
【００２６】〔必須の工程２〕形状処理ステップＳ２は
前記プリント回路基板の外形枠を設定する。 〔必須の工程３〕表示ステップＳ３は前記設定されたプ
リント回路基板の外形枠と前記作成された部品シンボル
とを画面に表示する。
【００２７】〔必須の工程４〕配置指定ステップＳ４は
前記表示された部品シンボルを用いて前記画面のプリン
ト回路基板の外形枠内において前記論理機能情報を入力
すると同時に前記部品の位置を指定する。
【００２８】〔必須の工程５〕接続指定ステップＳ５は
前記表示された部品シンボルに対して前記各論理機能要
素の相互間の接続を表す論理接続情報を付加することに
より前記各部品の相互間の配線接続関係を指定する。
【００２９】なお、作成ステップＳ１と形状処理ステッ
プＳ２との順番を逆してもよい。また、配置指定ステッ
プＳ４と接続指定ステップＳ５との順番を逆にしてよ
い。 〔付加的工程１〕前記必須の工程にさらに、前記形状処
理ステップの処理と前記配置指定ステップの処理と前記
接続指定ステップの処理との少なくとも１つの処理を繰
り返し実行するプロセス制御ステップＳ６を備えるよう
にしてもよい。
【００３０】ここで、前記形状処理ステップＳ２は画面
に表示されたプリント回路基板の外形枠内に部品の配置
を禁止する禁止領域を設定し、前記配置指定ステップＳ
４は画面に表示された部品シンボルの概略配置範囲を指
定するようにしてもよい。
【００３１】また、前記接続指定ステップＳ５は配線に
制約がある場合には概略配線経路を指定し、配線に制約
がない場合には、論理接続情報を部品シンボルに付加す
るようにしてもよい。
【００３２】〔付加的工程２〕さらに、前記必須の工程
にさらに、論理機能情報及び論理接続情報と前記実装情
報とを対応付けて格納する格納ステップＳ７を備えるよ
うにしてもよい。
【００３３】〔第３の付加的構成要素〕さらに、前記必
須の工程にさらに、前記部品シンボルと論理接続情報と
に基いて論理回路図と部品の配置配線図とを一体化した
図面を作成して印刷する図面印刷ステップＳ８を備える
ようにしてよい。
【００３４】ここで、前記図面印刷ステップＳ８は、信
号の入力から出力への信号の流れに沿って部品の配置及
び配線を行った論理回路図を作成するようにしてもよ
い。
【００３５】
【作用】
＜本発明の必須構成要素による作用＞作成手段２４が論
理機能情報と実装情報とを一体に定義した部品シンボル
を作成し、形状処理手段２５がプリント回路基板の外形
枠を設定する。配置指定手段２６が部品シンボルを用い
て画面のプリント回路基板の外形枠内において論理機能
情報を入力すると同時に部品の位置を指定する。接続指
定手段２７は部品シンボルに対して論理接続情報を付加
することにより各部品の相互間の配線接続関係を指定す
る。
【００３６】すなわち、部品シンボルを用いてプリント
回路基板の外形枠内で論理設計と部品の実装とを同時に
行うとともに、部品シンボルに論理接続情報を付加する
ことでこれと同時に部品間の配線経路を指定することに
なる。従って、論理設計段階から部品の実装を同時に行
うので、プリント回路基板の設計工数を低減できる。
【００３７】また、プリント回路基板の形状処理、論理
入力及び部品配置、配線処理を必要に応じて再度実行す
ることにより部品の配置とプリント回路基板の形状とを
実寸法でダイナミックに変更できるので、搭載部品の物
量的な把握や形状の変更など、煩雑な設計変更に柔軟に
対応できる。
【００３８】形状処理手段は画面に表示されたプリント
回路基板の外形枠内に部品の配置を禁止する禁止領域を
設定し、配置指定手段は画面に表示された部品シンボル
の概略配置範囲を指定するので、設計の初期段階から段
階的に部品の配置を行うため、信号の遅延条件が早期に
確定できる。
【００３９】接続指定手段は配線に制約がある場合には
概略配線経路を指定し、配線に制約がない場合には、論
理接続情報を部品シンボルに付加する。すなわち、接続
指定手段は配線パターン形状の段階的指定を行うため、
配線パターンの形状に応じて信号の遅延の条件が早期に
確定できる。
【００４０】＜第１の付加構成要素を付加した場合の作
用＞融合データベースに論理情報と実装情報とを対応付
けて格納しているので、論理情報と実装情報とを高速に
検索できる。
【００４１】＜第２の付加構成要素を付加した場合の作
用＞図面印刷部が論理回路図と配置配線図とを一体化し
た図面を印刷するので、論理設計の変更に伴う情報管理
が簡単になる。
【００４２】＜第３の付加構成要素を付加した場合の作
用＞図面印刷部は信号の入力から出力への信号の流れに
沿って部品の配置及び配線を行った論理回路図を作成す
るので、論理シュミレーションや信号の遅延解析を容易
に行うことができる。
【００４３】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図３は本発明のプリント板実装設計システムの実
施例に従った構成ブロック図である。プリント板実装設
計システムは、論理回路を構成する複数の論理機能要素
各々に対応した部品をプリント回路基板上に対応付ける
ことによりプリント回路基板の実装構造を設計する。プ
リント板実装設計システムは、マイクロプロセッサなど
からなる処理装置１を備える。
【００４４】この処理装置１には、入力制御装置１６、
表示制御装置４４、基板設計処理部２１、メモリ２２、
出力制御装置６２、ファイル制御装置５１とが接続さ
れ、処理装置１は前記各部を制御することにより各種の
情報を処理する。入力制御装置１６にはキーボード１２
及び座標入力装置１４とが接続され、表示制御装置４４
には表示装置４２が接続される。ファイル制御装置５１
には融合データベース５２及び作業ファイル５３が接続
される。
【００４５】前記キーボード１２は前記論理機能要素を
表す論理機能情報（論理機能名）、各論理機能要素間を
接続すべき論理接続情報を表すネット名（信号名）、チ
ェック情報などの論理情報を入力する。また、キーボー
ド１２は詳細なプリント回路基板内に部品の配置や配線
を禁止する禁止領域などの制限情報を入力する。
【００４６】前記座標入力装置１４は、部品の実際の寸
法形状及びピン配列等の図形情報を入力するとともにプ
リント回路基板の外形枠情報を入力するもので、例え
ば、マウスなどである。
【００４７】前記入力制御装置１６は、インターフェイ
スであり、キーボード１２または座標入力装置１４から
入力された情報を処理装置１に送出する。前記メモリ２
２はプリント回路基板設計のための複数の処理プログラ
ムを格納する。前記基板設計処理部２１は、前記情報を
入力した処理装置１がメモリ２２に格納された基板設計
のための複数の処理プログラムを実行することにより処
理を行うものである。
【００４８】前記ファイル制御装置５１は融合データベ
ース５２及び作業ファイル５３を制御する。前記出力制
御装置６２は基板設計処理部２１によって得られた論理
実装図面データや信号の追跡パスデータを印刷装置に出
力する。
【００４９】図４は前記基板設計処理部２１を示す構成
ブロック図である。基板設計処理部２１は、プロセス制
御部２３を有する。プロセス制御部２３には前記ライブ
ラリ作成部２４、ＰＣＢ形状処理部２５、シンボル配置
指定部２６、ネット接続指定部２７とが接続される。プ
ロセス制御部２３には配置処理部２８、配線処理部２
９、設計評価部３０、図面作成部３１とが接続される。
配置処理部２８には自動配置処理部３２が接続され、配
線処理部２９には自動配線処理部３３が接続される。設
計評価部３０には検証部３４が接続される。プロセス制
御部２３は前記プログラムに対応する前記各部の処理を
制御する。
【００５０】前記ライブラリ作成部２４は前記論理機能
要素を表す論理機能情報と前記部品の形状及び寸法を含
む物理情報とを一体に定義した部品シンボルを作成す
る。前記ＰＣＢ形状処理部２５は前記プリント回路基板
の外形枠を設定する。
【００５１】前記表示装置４２は前記ＰＣＢ形状処理部
２５で設定されたプリント回路基板の外形枠と前記ライ
ブラリ作成部２４で作成された部品シンボルとを画面に
表示する。
【００５２】前記シンボル配置指定部２６は前記表示装
置４２に表示された部品シンボルを用いて前記画面のプ
リント回路基板の外形枠内において前記論理機能情報を
入力すると同時に前記部品の位置を指定する。
【００５３】前記ネット接続指定部２７は前記表示装置
４２に表示された部品シンボルに対して前記各論理機能
要素の相互間の接続を表す論理接続情報を付加すること
により前記各部品の相互間の配線接続関係を指定する。
【００５４】配置処理部２８は会話操作により部品の配
置の変更処理を行う。会話処理では、人の目視判断によ
り一部自動を併用した部品配置も可能である。自動配置
処理部３２は、全体の接続関係を考慮するとともに配線
密度の平均化と総予測配線長最小化を指標にして自動配
置の対象となる未配置部品を最適に配置する。
【００５５】配線処理部２９は配線パターンのクリアラ
ンス条件などの詳細な製造条件を設定する。自動配線処
理部３３は前記論理接続情報を元に優先配線の自動配線
を行い、経路が自由な配線の場合には、配線密度の均一
化と層分割指示により各層の自動配線を行う。設計評価
部３０はＰＣＢ形状処理から自動配線処理までの順次行
われた処理を評価する。
【００５６】図面印刷部３１はプリント回路基板の表裏
面上で配線される短距離の配線を目視可能な程度の実線
で表現し、バス等の束配線は代表となる幹線を太線表示
し束数とネット名を同時に表現する。
【００５７】検証部３４は論理シュミレーションや、信
号のディレイ，クロストークノイズの解析を行う。前記
融合データベース５２は部品ライブラリ情報、プリント
回路基板情報及びネット接続情報、配線パターン情報等
の論理・実装処理における全ての情報を効率的に格納す
る。
【００５８】融合データベース５２のテーブルには図１
２のテーブル相関図に示すように実装情報と論理情報と
が対応付けられている。実装情報は部品位置と部品ピン
と部品ネットと中継バイヤの情報からなり、論理情報は
シンボルと論理ピンとネットと論理ワイヤの情報からな
る。実装情報の各々と論理情報の各々とが対応付けられ
ている。また、部品ピン及び論理ピンは信号、電源、グ
ランド用ピンに区分されている。部品ネットは表裏層、
内層、電源層及びグランド層用ネットに区分されてい
る。
【００５９】ここで、二重丸が付されている部分は情報
の参照頻度が多いことを表す。一重丸が付されている部
分は参照頻度が普通であることを表す。−は論理情報と
実装情報とのリンクがない単純検索を表す。×は情報を
参照不能であることを表す。
【００６０】また、図１３に示したテーブルリンクで
は、論理情報及び実装情報に共通な共通管理情報は、階
層構造になっており、共通管理情報の下層に層構成、層
構成の下層に基板形状、基板形状の下層に禁止情報が配
置されている。論理情報シンボルは、階層構造になって
おり、シンボルの下層にピン、ピンの下層に論理ネッ
ト、論理ネットの下層にパスが配置されている。実装情
報部品位置は、階層構造になっており、実装情報部品位
置の下層に部品ピン、部品ピンの下層に部品ネット、部
品ネットの下層に中継バイヤが配置されている。
【００６１】次に、実施例１のプリント板実装設計方法
を説明する。図５はプリント板実装設計方法を示すフロ
ーチャートである。以下、各処理毎に説明する。 （１）ライブラリ作成処理 まず、座標入力装置１４は実際の寸法形状及びピン配列
などの図形情報を入力し、キーボード１２は論理機能名
（論理機能情報）、信号名、チェック情報などの論理情
報を入力する。座標入力装置１４からの図形情報及びキ
ーボード１２からの論理情報は入力制御装置１６及び処
理装置１を介して基板設計処理部２１に出力される。
【００６２】そして、ライブラリ作成部２４は、前記座
標入力装置１４及びキーボード１２からの図形情報と論
理情報とに基づき会話操作により部品の形状やピン位置
などの部品の物理的な情報と論理機能情報とを定義した
部品シンボルをライブラリとして作成する（ステップ１
０１）。このライブラリ作成部２４による処理結果は図
６に示す表示装置４２のライブラリ作成画面７１に見や
すく表示される。
【００６３】このライブラリ作成画面７１の詳細を図７
に示した。図７では、ライブラリ作成画面７１にＣＰＵ
７１１、ＡＬＵ７１２、コネクタ７１３、抵抗又はコン
デンサ７１４の部品シンボルが表示される。このように
して論理情報と実装情報とが一体となった部品シンボル
が作成される。
【００６４】なお、処理結果に対して修正が必要である
場合には、会話操作によって処理結果が修正される。そ
して、基本部品シンボルは融合データベース５２の部品
ライブラリ５４に登録される。 （２）ＰＣＢ形状処理 次に、座標入力装置１４が目的とするプリント回路基板
の詳細な外形枠情報を入力する。すると、ＰＣＢ形状処
理部２５は会話操作によりプリント回路基板の外形枠情
報を処理し、基板の外形情報を表示装置４２のＰＣＢ設
計画面７２に表示させることによりＰＣＢの外形枠を定
義する（ステップ１０２）。その処理結果は融合データ
ベース５２に基板データ５５として登録される。
【００６５】前記キーボード１２は詳細なプリント回路
基板内に部品の配置や配線を禁止する禁止領域などの制
限情報を入力する。ＰＣＢ形状処理部２５は制限情報を
会話処理により処理する。その制限情報の処理結果は基
板データ５５として付加される。例えば、図８に示した
ＰＣＢ設計画面７２に対して制限情報として禁止領域７
２１を設ける。
【００６６】また、ＰＣＢ基板の表裏両面に部品を実装
する場合には、裏面に対して例えば図９に示したような
裏面の外形から新規なＰＣＢ設計画面７３を定義し、裏
面の禁止領域７３１なども定義する。
【００６７】さらに、ＰＣＢ形状処理部２５は、ＰＣＢ
が複数の層からなる場合における配線層数や、グリッド
間隔、最小配線幅などを必要に応じて指定してもよい。
なお、部品の詳細な形状などの情報が未定である場合で
あっても処理を続行することができ、配線作成処理まで
に詳細な形状を指定すればよい。 （３）論理入力及び部品配置処理 座標入力装置１４は画面上の指定された位置に部品シン
ボルを配置するために所定量移動する。部品シンボル配
置指定部２６は、座標入力装置１４による所定量の移動
に伴って表示画面のＰＣＢ外形枠内においてライブラリ
作成部２４により作成された部品シンボルを移動するこ
とにより論理設計としての論理機能情報を入力すると同
時に部品の位置を指定する（ステップ１０３）。その結
果は融合データベース５２に図形データ５６として格納
される。
【００６８】なお、部品の配置に対して自由度がある場
合には、座標入力装置１４は所定量移動することにより
部品の移動可能許容範囲を指定する。部品シンボル配置
指定部２６は座標入力装置１４の所定量の移動に伴って
会話形式によりＰＣＢ外形上に部品シンボルを追加する
ときに部品位置の自由度を指定する。
【００６９】例えば図８の網掛け部分で示したように部
品の移動可能許容範囲は縦方方向がδｙで、横方向がδ
ｘである。図８に示した例では、網掛けした範囲内にお
いて、ＭＰＵ７２２とＡＬＵ７２３とを移動することが
できる。
【００７０】このように、配線を設計する前に予め位置
を決定しなくともよい部品は、位置不定部品として予め
自由度をもたせることにより主要な配線を確定させた後
でも配置することができる。 （４）ネット接続指定処理 次に、配置された部品間の論理ネット接続が行われる。
この場合、部品間の接続指定はシンボルピンにネット名
を付与するだけで関連付けられる。すなわち、配線パタ
ーン形状と長さに制約のない一般のネット論理接続の場
合には、ネット接続指定部２７はキーボード１２からの
論理接続情報であるネット名を部品シンボルピンに対し
て付与することにより論理接続と部品間の配線接続とを
関連付ける（ステップ１０４）。
【００７１】この結果として、例えば図８に示すように
ＭＰＵ７２２の各ピンにネット名ｎ１〜ｎ５が付加さ
れ、ＡＬＵ７２３のピンにネット名ｎ１，ｎ４が付加さ
れ、ＡＬＵ７２４のピンにネット名ｎ２，ｎ６が付加さ
れる。ここで、同一のネット名に対するピン同士が接続
されることを示している。そして、その処理結果は融合
データベース５２に論理接続データ５７として格納され
る。
【００７２】ここで、配線経路を限定しないバス配線等
の束配線は、代表幹線名だけでのネット名を付与するこ
とで論理接続を関係付けることもできる。例えば、図８
に示す例では、図１０に示したようなＬＳＩ７３２のバ
ス配線８２１とＬＳＩ７３３のバス配線８２２に対して
代表幹線名ｂ２＃を付加するのみで論理接続を関係付け
ることができる。この場合、図１０に示すように配線す
べき経路に対して許容範囲８２３を指定する。なお、経
路が特に限定されてない配線は部品を配置した後に自動
配線処理により決定する。
【００７３】一方、配線に制約がある場合には、座標入
力装置１４は所定量移動することにより配線経路を入力
する。ネット接続指定部２７は座標入力装置１４からの
移動量に伴って概略配線経路を指定する。配線経路、配
線幅などを詳細に指定する場合には、例えば、図８に示
した優先配線ｌ１、太線配線ｌ２、束配線ｌ３、等長平
衡配線などが指定される。そして、その結果は論理接続
データ５７として融合データベース５２に格納される。
なお、特殊な自動配線条件として平行配線、一筆配線、
指定長配線などの制限項目も同時に付加することができ
る。 （５）両面実装処理 ここで、プリント回路基板の表裏両面に部品を実装する
場合には、基板の裏面の論理設計についても（３）の配
置処理と（４）の配線処理を行う。この場合には、ＰＣ
Ｂ形状処理部２５がＰＣＢの裏面形状を指定し、例えば
図９に示したように画面上に新たなＰＣＢ設計画面７３
を表示して（３）の配置処理と（４）の配線処理を行
う。図９に示した例では、ＬＳＩ７３２にネット名ｎ
５，ｎ６及び幹線代表名ｂ１＃，ｂ２＃を付加してい
る。
【００７４】このとき、プリント回路基板の表裏外形を
画面に同時に表示する必要がある場合には、プリント回
路基板の表裏面を透視表示して表裏面を確認しながら作
業を行う。
【００７５】また、多層プリント回路基板における配線
専用の内層は各層又は関連層を同時に表示して配線経路
指定を行う。また、全層を貫通する中継バイヤ（スルー
ホール）や内層配線に影響のある禁止情報は関連層を透
視的に同時に表示することにより効率的な作業が行え
る。 （６）部品配置処理 （３）〜（４）の処理によって論理設計が終了するが、
次に、配置処理部２８は会話操作により部品の配置の変
更処理を行う。会話処理では、人の目視判断により一部
自動を併用した部品配置も可能である。自動配置処理部
３２は、全体の接続関係を考慮するとともに配線密度の
平均化と総予測配線長最小化を指標にして自動配置の対
象となる未配置部品を最適に配置する（ステップ１０
５）。特に、重要な配線密度の平均化を図るための指標
として、ＰＣＢの中心を通過する配線のコストとＰＣＢ
の周辺を通過する配線のコストとの制御、ピン密度分布
の高低差によるコストの制御を繰り返し行うことにより
最適な値を選択する。
【００７６】外形が大きい部品や複雑な形状の部品は、
人手により変更してもよい。あるいは半自動処理によっ
て部品位置を決定してもよい。外形が小さい部品は配置
の自由度が大きいので、配線がある程度決定した段階で
配置の変更を行うとよい。 （７）配線処理 次に、配線パターン作成処理を行う。配線処理部２９は
配線パターンのクリアランス条件などの詳細な製造条件
を設定する。自動配線処理部３３は先の経路指定情報を
元に優先配線の自動配線を行い、経路が自由な配線の場
合には、配線密度の均一化と層分割指示により各層の自
動配線を行う（ステップ１０６）。この自動配線では同
時に配線密度の均一化と層間中継スルーホール数の最小
化なども考慮して配線する。例えば、図１１に示す例で
は、内層７４に配線ｌ１１〜ｌ１４が配線され、内層７
５に配線ｌ２１〜ｌ２９が配線される。
【００７７】また、未配線部分も同様に自動と人手作業
により配線パターンを決定する。完全な配線が困難な場
合には、障害となっている部品や配置の自由な部品は配
置調整部品とする。配線を完了した後に配置調整部品が
ある場合には配線パターンが通っていない空き場所にそ
の部品を再度配置する。このとき必要となる引出し線等
は追加する。例えば、配線パターン上に跨って搭載され
る立体部品やチップ抵抗等のサイズが小さく配置自由度
の高い部品は配線パターン決定後に配置処理部により空
き位置に配置することができる。
【００７８】さらに、自動配線設計において配線が不可
能であった場合でも、部品の位置を変更することにより
配線が可能となる場合もある。この場合には自動配線処
理部３３又は会話操作による配線処理部２９により配線
を移動して修正する。 （８）設計評価 以上のように、ＰＣＢ設計の処理としては通常、ＰＣＢ
形状処理から自動配線処理までの各処理が順次行われ、
その結果は設計評価部３０によって評価される（ステッ
プ１０７）。ここで、その処理結果を改善するためにプ
ロセス制御部２３はＰＣＢ形状処理から自動配線処理ま
での各処理を必要に応じて順不同に繰り返し行う。 （９）設計情報の格納 以上の処理により決定された設計情報は融合データベー
ス５２に格納される。この場合、融合データベース５２
のテーブルには図１２のテーブル相関図に示すように実
装情報と論理情報とが対応付けられて格納される。
【００７９】また、図１３に示したように関連あるテー
ブルが効率的にリンク付けられ、論理・実装情報の各種
重要なテーブルを高速に参照できる構造となっているの
で、情報を瞬時に検索できる。従って、効率的な処理が
行える。
【００８０】また、融合データベース５２に格納された
配線前の部品シンボル位置と論理接続情報だけでも検証
部３４は論理シミュレーションなどの論理検証や設計評
価部３０で算出される仮想線長により信号の遅延等の概
略検証を行うことができる。その結果により論理設計を
変更することもできる。 （１０）図面印刷処理 図面印刷部３１はＰＣＢの表裏面上で配線される短距離
の配線を目視可能な程度の実線で表現し、バス等の束配
線は代表となる幹線を太線表示し束数とネット名を同時
に表現する。複数層を用いて配線されるネット接続につ
いては、シンボルピンの近傍又は層間中継バイヤ近傍へ
ネット名と相手先を表示して接続関係を表し、論理図面
として見やすく印刷する（ステップ１０８）。
【００８１】論理実装図面やパス追跡図は論理接続情報
と部品実装位置情報等が同時に表示されるので、表裏面
のＰＣＢ回路の場合にはそれだけで完全な論理実装回路
図となる。また、図面印刷部３１は内層の配線層だけの
パターン図も必要に応じて印刷してもよい。
【００８２】さらに、論理シミュレーション、信号の遅
延解析等においては、信号の入力から出力への流れを全
体的にスムーズに追跡できるパス追跡回路図が最良であ
る。このために信号のパスの流れに順応した図面を作成
することもできる。例えば、図１４に示したようにパス
追跡回路図では、信号がＬＳＩ９１１から配線ｌ５１を
通ってＡＬＵ９１２に入力され、さらに信号がＡＬＵ９
１２から配線ｌ５２を通ってＬＳＩ９１３に入力される
ことがわかる。
【００８３】なお、同時に高密度シンボル等のピン名、
信号種類名等多くの情報を一度に表示することは困難で
ある。このため、実施例では、例えば、ライブラリ作成
部２４が図７に示したライブラリ作成画面７１内の指定
部分の詳細な情報７１５を部品ライブラリ５４から取り
出す。そして、ライブラリ作成部２４は作業者の指示に
応じて図１６に示したように指定部分の詳細な情報７１
５を拡大して画面に瞬時に表示させることもできる。 （１１）論理検証 検証部３４は論理シュミレーションや、信号のディレ
イ，クロストークノイズの解析を行う（ステップ１０
９）。プロセス制御部２３はその検証結果に応じて処理
を配線処理ないし論理入力及び部品配置の処理まで戻す
（ステップ１１０）。なお、ＰＣＢ形状指定部２５の処
理から配線処理部２９の処理までの処理は順不同に行わ
れてもよく、必要に応じて追加変更処理が可能である。
以上の処理結果は製造データ作成システムにリンクされ
る。
【００８４】なお、実施例では、図面の印刷処理を行っ
た後に論理検証を行ったが、例えば、論理検証を行った
後に図面の印刷処理を行うようにしてもよい。このよう
に、実施例によれば、ライブラリ作成部２４が論理機能
要素を表す論理機能情報と部品の形状及び寸法を含む実
装情報とを一体に定義した部品シンボルを作成し、ＰＣ
Ｂ形状処理部２５がプリント回路基板の外形枠を設定す
る。シンボル配置指定部２６が部品シンボルを用いて画
面のプリント回路基板の外形枠内において論理機能情報
を入力すると同時に部品の位置を指定する。ネット接続
指定部２７は部品シンボルに対して各論理機能要素の相
互間を接続するための論理接続情報を付加することによ
り各部品の相互間の配線接続関係を指定する。
【００８５】すなわち、部品シンボルを用いてプリント
回路基板の外形枠内で論理設計と部品の実装とを同時に
行うとともに、部品シンボルに論理接続情報を付加する
ことでこれと同時に部品間の配線経路を指定することに
なる。
【００８６】従って、論理設計段階から部品の実装を同
時に行うので、プリント回路基板の設計工数を低減でき
る。また、ＰＣＢ形状処理、論理入力及び部品配置、配
線パターン処理を必要に応じて再度実行することができ
る。すなわち、部品の配置とプリント回路基板の形状と
を実寸法でダイナミックに変更できるので、搭載部品の
物量的な把握や操作形状の変更など、煩雑な設計変更に
柔軟に対応できる。
【００８７】さらに、ＰＣＢ形状処理部２５は画面に表
示されたプリント回路基板の外形枠内に部品の配置を禁
止する禁止領域を設定し、シンボル配置指定部２６は画
面に表示された部品シンボルの概略配置範囲を指定す
る。すなわち、設計の初期段階から段階的に部品の配置
を行うため、信号の遅延条件が早期に確定できる。ネッ
ト接続指定部２７は配線に制約がある場合には概略配線
経路を指定し、配線に制約がない場合には、論理接続情
報を部品シンボルに付加する。すなわち、ネット接続指
定部２７は配線パターン形状の段階的指定を行う。この
ため、配線パターンの形状に応じて信号の遅延の条件が
早期に確定できる。
【００８８】融合データベース５２に論理情報と実装情
報とを対応付けて格納しているので、論理情報と実装情
報とを高速に検索できる。図面印刷部３１が論理回路図
と配置配線図とを一体化した図面を印刷するので、論理
設計の変更に伴う情報管理が簡単になる。図面印刷部３
１は信号の入力から出力への信号の流れに沿って部品の
配置及び配線を行った論理回路図を作成するので、論理
シュミレーションや信号の遅延解析を容易に行うことが
できる。
【００８９】
【発明の効果】本発明の必須の構成要素により、部品シ
ンボルを用いてプリント回路基板の外形枠内で論理設計
と部品の実装とを同時に行うとともに、部品シンボルに
論理接続情報を付加することでこれと同時に部品間の配
線経路を指定することになる。
【００９０】従って、論理設計段階から部品の実装を同
時に行うので、プリント回路基板の設計工数を低減でき
る。また、付加的構成要素により、プリント回路基板の
形状処理、論理入力及び部品配置、配線処理を必要に応
じて再度実行することにより部品の配置とプリント回路
基板の形状とを実寸法でダイナミックに変更できるの
で、搭載部品の物量的な把握や操作形状の変更など、煩
雑な設計変更に柔軟に対応できる。
【００９１】形状処理手段は画面に表示されたプリント
回路基板の外形枠内に部品の配置を禁止する禁止領域を
設定し、配置指定手段は画面に表示された部品シンボル
の概略配置範囲を指定するので、設計の初期段階から段
階的に部品の配置を行うため、信号の遅延条件が早期に
確定できる。
【００９２】接続指定手段は配線に制約がある場合には
概略配線経路を指定し、配線に制約がない場合には、論
理接続情報を部品シンボルに付加する。すなわち、接続
指定手段は配線パターン形状の段階的指定を行うため、
配線パターンの形状に応じて信号の遅延の条件が早期に
確定できる。
【００９３】融合データベースに論理情報と実装情報と
を対応付けて格納しているので、論理情報と実装情報と
を高速に検索できる。図面印刷部が論理回路図と配置配
線図とを一体化した図面を印刷するので、論理設計の変
更に伴う情報管理が簡単になる。図面印刷部は信号の入
力から出力への信号の流れに沿って部品の配置及び配線
を行った論理回路図を作成するので、論理シュミレーシ
ョンや信号の遅延解析を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明のプリント板実装設計システムの原理図
である。
【図２】本発明のプリント板実装設計方法を示すフロー
チャートである。
【図３】本発明のプリント板実装設計システムの実施例
に従った構成ブロック図である。
【図４】基板設計処理部を示す構成ブロック図である。
【図５】本発明の実施例に従ったプリント板実装設計方
法のフローチャートである。
【図６】表示装置を示す図である。
【図７】ライブラリ作成画面における部品シンボルを示
す図である。
【図８】ＰＣＢ表面実装回路図を示す図である。
【図９】ＰＣＢ裏面実装回路図を示す図である。
【図１０】配線経路の指定例を示す図である。
【図１１】ＰＣＢ内層配線パターンを示す図である。
【図１２】融合データベースのテーブル相関図である。
【図１３】テーブルリンクを示す図である。
【図１４】パス追跡回路図を示す図である。
【図１５】従来のＣＡＤ設計フローチャートを示す図で
ある。
【図１６】ＡＬＵの一部の詳細な情報の表示例を示す図
である。
【符号の説明】
１・・処理装置 １２・・キーボード １４・・座標入力装置 １６・・入力制御装置 ２１・・基板設計処理部 ２２・・メモリ ２３・・プロセス制御部 ２４・・ライブラリ作成部 ２５・・ＰＣＢ形状処理部 ２６・・シンボル配置処理部 ２７・・ネット接続指定部 ２８・・配置処理部 ２９・・配線処理部 ３０・・設計評価部 ３１・・図面作成部 ３２・・自動配置処理部 ３３・・自動配線処理部 ３４・・検証部 ３１・・図面作成部 ５１・・ファイル制御部 ５２・・融合データベース ５３・・作業ファイル ５４・・部品ライブラリ ５５・・基板データ ５６・・図形データ ５７・・論理接続データ ６２・・出力制御装置

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 論理回路を構成する複数の論理機能要素
    各々に対応した部品をプリント回路基板上に対応付ける
    ことによりプリント回路基板の実装構造を設計するプリ
    ント板実装設計システムにおいて、 前記論理機能要素を表す論理機能情報と前記部品の形状
    及び寸法を含む実装情報とを一体に定義した部品シンボ
    ルを作成する作成手段（２４）と、 前記プリント回路基板の外形枠を設定する形状処理手段
    （２５）と、 前記形状処理手段（２５）で設定されたプリント回路基
    板の外形枠と前記作成手段（２４）で作成された部品シ
    ンボルとを画面に表示する表示手段（４２）と、 前記表示手段（４２）に表示された部品シンボルを用い
    て前記画面のプリント回路基板の外形枠内において前記
    論理機能情報を入力すると同時に前記部品の位置を指定
    する配置指定手段（２６）と、 前記表示手段（４２）に表示された部品シンボルに対し
    て前記各論理機能要素の相互間の接続をあらわす論理接
    続情報を付加することにより前記各部品の相互間の配線
    接続関係を指定する接続指定手段（２７）とを備えるプ
    リント板実装設計システム。
  2. 【請求項２】 請求項１において、前記形状処理手段
    （２５）の処理と前記配置指定手段（２６）の処理と前
    記接続指定手段（２７）の処理との少なくとも１つの処
    理を繰り返し実行するプロセス制御手段（２３）を備え
    るプリント板実装設計システム。
  3. 【請求項３】 請求項１において、前記形状処理手段
    （２５）は画面に表示されたプリント回路基板の外形枠
    内に部品の配置を禁止する禁止領域を設定し、前記配置
    指定手段（２６）は画面に表示された部品シンボルの概
    略配置範囲を指定するプリント板実装設計システム。
  4. 【請求項４】 請求項１において、前記接続指定手段
    （２７）は配線に制約がある場合には概略配線経路を指
    定し、配線に制約がない場合には、論理接続情報を部品
    シンボルに付加するプリント板実装設計システム。
  5. 【請求項５】 請求項１において、さらに、前記論理機
    能情報及び論理接続情報と前記実装情報とを対応付けて
    格納した融合データベース（５２）を備えるプリント板
    実装設計システム。
  6. 【請求項６】 請求項１において、さらに、前記部品シ
    ンボルと論理接続情報とに基いて論理回路図と部品の配
    置配線図とを一体化した図面を作成して印刷する図面印
    刷部（３１）を備えるプリント板実装設計システム。
  7. 【請求項７】 請求項６において、前記図面印刷部（３
    １）は、信号の入力から出力への信号の流れに沿って部
    品の配置及び配線を行った論理回路図を作成するプリン
    ト板実装設計システム。
  8. 【請求項８】 論理回路を構成する複数の論理機能要素
    各々に対応した部品をプリント回路基板上に対応付ける
    ことによりプリント回路基板の実装構造を設計するプリ
    ント板実装設計方法において、 前記論理機能要素を表す論理機能情報と前記部品の形状
    及び寸法を含む実装情報とを一体に定義した部品シンボ
    ルを作成する作成ステップ（Ｓ１）と、 前記プリント回路基板の外形枠を設定する形状処理ステ
    ップ（Ｓ２）と、 前記設定されたプリント回路基板の外形枠と前記作成さ
    れた部品シンボルとを画面に表示する表示ステップ（Ｓ
    ３）と、 前記表示された部品シンボルを用いて前記画面のプリン
    ト回路基板の外形枠内において前記論理機能情報を入力
    すると同時に前記部品の位置を指定する配置指定ステッ
    プ（Ｓ４）と、 前記表示された部品シンボルに対して前記各論理機能要
    素の相互間の接続を表す論理接続情報を付加することに
    より前記各部品の相互間の配線接続関係を指定する接続
    指定ステップ（Ｓ５）とを備えるプリント板実装設計方
    法。
  9. 【請求項９】 請求項８において、前記形状処理ステッ
    プ（Ｓ２）の処理と前記配置指定ステップ（Ｓ４）の処
    理と前記接続指定ステップ（Ｓ５）の処理との少なくと
    も１つの処理を繰り返し実行するプロセス制御ステップ
    （Ｓ６）を備えるプリント板実装設計方法。
  10. 【請求項１０】 請求項８において、前記形状処理ステ
    ップ（Ｓ２）は画面に表示されたプリント回路基板の外
    形枠内に部品の配置を禁止する禁止領域を設定し、前記
    配置指定ステップ（Ｓ４）は画面に表示された部品シン
    ボルの概略配置範囲を指定するプリント板実装設計方
    法。
  11. 【請求項１１】 請求項８において、前記接続指定ステ
    ップ（Ｓ５）は配線に制約がある場合には概略配線経路
    を指定し、配線に制約がない場合には、論理接続情報を
    部品シンボルに付加するプリント板設実装計方法。
  12. 【請求項１２】 請求項８において、さらに、前記論理
    機能情報及び論理接続情報と前記実装情報とを対応付け
    て格納する格納ステップ（Ｓ７）を備えるプリント板実
    装設計方法。
  13. 【請求項１３】 請求項８において、さらに、前記部品
    シンボルと論理接続情報とに基いて論理回路図と部品の
    配置配線図とを一体化した図面を作成して印刷する図面
    印刷ステップ（Ｓ８）を備えるプリント板実装設計方
    法。
  14. 【請求項１４】 請求項１３において、前記図面印刷ス
    テップ（Ｓ８）は、信号の入力から出力への信号の流れ
    に沿って部品の配置及び配線を行った論理回路図を作成
    するプリント板実装設計方法。
JP6049472A 1994-03-18 1994-03-18 プリント板実装設計システム及び方法 Withdrawn JPH07262241A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6049472A JPH07262241A (ja) 1994-03-18 1994-03-18 プリント板実装設計システム及び方法
US08/370,855 US5745371A (en) 1994-03-18 1995-01-10 System and method for mounting components and layout for printed boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6049472A JPH07262241A (ja) 1994-03-18 1994-03-18 プリント板実装設計システム及び方法

Publications (1)

Publication Number Publication Date
JPH07262241A true JPH07262241A (ja) 1995-10-13

Family

ID=12832102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6049472A Withdrawn JPH07262241A (ja) 1994-03-18 1994-03-18 プリント板実装設計システム及び方法

Country Status (2)

Country Link
US (1) US5745371A (ja)
JP (1) JPH07262241A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353687A (ja) * 2001-05-24 2002-12-06 Juki Corp 基板データ作成支援方法及びプログラム
US7257793B2 (en) 2003-09-30 2007-08-14 Kabushiki Kaisha Toshiba Information display system and information display method
US20090326874A1 (en) * 2006-10-11 2009-12-31 Zuken Inc. Designing support method, designing support equipment, program and computer-readable storage medium
JP2016157413A (ja) * 2015-02-23 2016-09-01 エルエス産電株式会社Lsis Co., Ltd. プリント回路基板の設計装置及びその動作方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004105B2 (ja) * 1997-07-24 2007-11-07 富士通株式会社 電源回路図の設計システム
US6691296B1 (en) * 1998-02-02 2004-02-10 Matsushita Electric Industrial Co., Ltd. Circuit board design aiding
EP0942382A3 (en) * 1998-03-10 2004-05-12 Matsushita Electric Industrial Co., Ltd. Design evaluating method and apparatus for assisting circuit-board assembly
JP3196894B2 (ja) * 1999-07-08 2001-08-06 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プリント配線基板設計装置及び設計方法
JP2001034572A (ja) * 1999-07-23 2001-02-09 Fujitsu Ltd 装置実装状態表示装置
JP3770100B2 (ja) * 2001-04-10 2006-04-26 日本電気株式会社 プリント基板設計装置、プリント基板設計方法、及びその制御プログラム
JP4451575B2 (ja) * 2001-05-22 2010-04-14 パナソニック株式会社 配線基板の設計支援装置、設計支援方法、プログラム記録媒体、及びプログラム
US7277841B1 (en) 2002-02-11 2007-10-02 Sun Microsystems, Inc. Method for adaptive sub-gridding for power/ground plane simulations
US20030182647A1 (en) * 2002-03-19 2003-09-25 Radeskog Mattias Dan Automatic interactive component placement for electronics-CAD software through the use of force simulations
JP3898976B2 (ja) * 2002-05-13 2007-03-28 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の選択装置及び選択方法
JP4018994B2 (ja) * 2003-02-17 2007-12-05 株式会社Ｎｅｃ情報システムズ 基板層数見積もりシステム、方法、プログラム
US7412683B2 (en) * 2004-02-05 2008-08-12 Matsushita Electric Industrial Co., Ltd. Printed wiring board design method, program therefor, recording medium storing the program recorded therein, printed wiring board design device using them and CAD system
JP2006059102A (ja) * 2004-08-19 2006-03-02 Fujitsu Ltd Ｃａｄ装置、シンボル作成装置、ｃａｄプログラム、およびシンボル作成プログラム
CN100489867C (zh) * 2005-12-23 2009-05-20 鸿富锦精密工业（深圳）有限公司 零件限高区域设定***及方法
FR2904713B1 (fr) * 2006-08-02 2008-10-17 Airbus France Sas Procede et dispositifs d'aide a la determination de la faisabilite d'un ensemble electronique
EP2073134B1 (en) * 2006-10-11 2023-03-08 Zuken Inc. Processing method, processing device, program and computer readable storage medium
EP1930830A3 (en) * 2006-12-04 2011-06-29 Fujitsu Limited Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method
US7877720B2 (en) * 2007-01-08 2011-01-25 International Business Machines Corporation Method and tool for designing electronic circuits on a printed circuit board
JP4774376B2 (ja) * 2007-02-20 2011-09-14 富士通株式会社 設計支援装置，設計支援プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体
JP5082784B2 (ja) * 2007-11-09 2012-11-28 富士通株式会社 Ｃａｄシステム及びプログラム
JP4910993B2 (ja) * 2007-11-12 2012-04-04 富士通株式会社 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置
WO2014056201A1 (en) * 2012-10-12 2014-04-17 Mediatek Inc. Layout module for printed circuit board
TW201416686A (zh) * 2012-10-26 2014-05-01 Hon Hai Prec Ind Co Ltd 待測訊號搜尋系統及方法
CN107807610A (zh) * 2017-09-04 2018-03-16 昆明理工大学 一种基于特征库的复杂曲面零件机械臂加工***和方法
US10747932B2 (en) 2018-08-09 2020-08-18 International Business Machines Corporation Smart placement, visualization and optimization methodology for component placement and planning
CN110534411B (zh) * 2019-08-21 2021-07-13 大同新成新材料股份有限公司 一种芯片硅的加工方法
JP7249303B2 (ja) * 2020-03-23 2023-03-30 株式会社東芝 演算装置及び演算方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309371A (en) * 1989-06-28 1994-05-03 Kawasaki Steel Corporation Method of and apparatus for designing circuit block layout in integrated circuit
US5109479A (en) * 1989-09-07 1992-04-28 Amp-Akzo Corporation Method of designing three dimensional electrical circuits
DE69033724T2 (de) * 1989-12-04 2001-11-29 Matsushita Electric Ind Co Ltd Plazierungsoptimierungssystem mit Hilfe von CAD
US4991287A (en) * 1989-12-26 1991-02-12 Eastman Kodak Company Method for fabricating printed circuit boards
US5502644A (en) * 1994-04-07 1996-03-26 At&T Corp. Process and apparatus for auditing crosstalk and characteristic impedances of printed wiring boards

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353687A (ja) * 2001-05-24 2002-12-06 Juki Corp 基板データ作成支援方法及びプログラム
US7257793B2 (en) 2003-09-30 2007-08-14 Kabushiki Kaisha Toshiba Information display system and information display method
US20090326874A1 (en) * 2006-10-11 2009-12-31 Zuken Inc. Designing support method, designing support equipment, program and computer-readable storage medium
US8525849B2 (en) * 2006-10-11 2013-09-03 Zuken Inc. Designing support method, designing support equipment, program and computer-readable storage medium
JP2016157413A (ja) * 2015-02-23 2016-09-01 エルエス産電株式会社Lsis Co., Ltd. プリント回路基板の設計装置及びその動作方法

Also Published As

Publication number Publication date
US5745371A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
JPH07262241A (ja) プリント板実装設計システム及び方法
US5781446A (en) System and method for multi-constraint domain electronic system design mapping
US6446246B1 (en) Method and apparatus for detail routing using obstacle carving around terminals
US7398497B2 (en) Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method
JP3264806B2 (ja) 回路シミュレーションモデル抽出方法及び装置
JP4000198B2 (ja) 会話型回路設計装置
US8316342B1 (en) Method and apparatus for concurrent design of modules across different design entry tools targeted to a single layout
JP3192057B2 (ja) 配線プログラム生成方法及びその装置
US8521483B1 (en) Method and apparatus for concurrent design of modules across different design entry tools targeted to single simulation
US5477460A (en) Early high level net based analysis of simultaneous switching
JP3424997B2 (ja) 回路設計装置
US20150193572A1 (en) Trace routing according to freeform sketches
US7073142B2 (en) Wiring diagram verifying method, program, and apparatus
JP3716747B2 (ja) 接続ピン番号対応データ生成システム
JPH07192038A (ja) レイアウト中の回路のルート指示及び再区分用図形表示装置
JP3422645B2 (ja) 回路素子配置装置
JP2000231577A (ja) 部品配置装置および部品配置方法
JPH10283378A (ja) 部品自動配置方法
Monier et al. Recursive Layout Generation
JP4071546B2 (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
Villers A minicomputer based Interactive Graphics System as used for electronic design and automation
JPH039478A (ja) Ｃａｄシステムにおける回路図入力装置
JPH08235244A (ja) 対象をモデル化して表示する装置及び方法
JP3230495B2 (ja) 自動配線装置及び自動配線方法
JPH087759B2 (ja) 部品の自動配置処理方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605