JP2001223299A - パッケージ基板 - Google Patents
パッケージ基板Info
- Publication number
- JP2001223299A JP2001223299A JP2000364381A JP2000364381A JP2001223299A JP 2001223299 A JP2001223299 A JP 2001223299A JP 2000364381 A JP2000364381 A JP 2000364381A JP 2000364381 A JP2000364381 A JP 2000364381A JP 2001223299 A JP2001223299 A JP 2001223299A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plate
- capacitor
- package substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
パッケージ基板を提供する。 【解決手段】 パッケージ基板内に板状コンデンサ30
を収容するため、コンデンサをICチップの近傍に配置
できる。また、コア基板20内に板状コンデンサ30を
配置し、コア基板20の両面のビルドアップ層90A、
90Bを、コア基板20に形成されたスルーホール26
を介して接続する。板状コンデンサ30を信号線が通過
しないため、高誘電体によるインピーダンス不連続によ
る反射、及び、高誘電体通過による伝搬遅延が発生しな
い。
Description
載置するパッケージ基板に関し、特にコンデンサを内蔵
するパッケージ基板に関するのもである。
Cチップの電源/アースまでのループインダクタンスを
低減するため、チップコンデンサを表面実装することが
ある。即ち、伝送損出となるループインダクタンスは、
図15(A)に示すICチップ270の電源端子272
Pからパッケージ基板300内の電源線を介して電源ま
での配線長、及び、電源からパッケージ基板300内の
アース線を介してICチップ270のアース端子272
Eまでの配線長に比例する。このため、図15(B)に
示すように、パッケージ基板300にチップコンデンサ
298を表面実装し、電源からICチップの電源/アー
スまでの間にチップコンデンサ298を介在させること
で、ループインダクタンスを決定するループ長を図中で
実線で示すように、チップコンデンサ298間の配線長
を短縮する。
インダクタンスのリアクタンス分XLは、次式に示すよ
うに周波数に依存する。 XL=2πfL f:周波数 L:インダクタ
ンス このため、ICチップの高周波数化に伴い、図15
(B)を参照して上述したようにチップコンデンサを実
装することによっては、ループインダクタンスのリアク
タンス分XLを低減することができなくなってきた。
蔵するセラミック板上に樹脂絶縁層及び配線層を積層す
ることを本発明者は案出した。係る構成のパッケージ基
板においては、ICチップの直下にコンデンサを配設す
ることで、ループ長を短縮できる。しかしながら、低い
誘電率の樹脂と、コンデンサを形成する高い誘電率の誘
電体層とを貫いて信号線を配設することになるため、イ
ンピーダンス不連続による信号の反射、及び、高誘電体
通過時において信号伝搬の遅延を発生することが予想さ
れた。
れたものであり、その目的とするところは、大容量のコ
ンデンサをICチップの近傍に配置できるパッケージ基
板を提供することにある。
ため、請求項1は、コア基板に樹脂絶縁層と導体回路と
を積層してなるパッケージ基板であって、ICチップ搭
載部の下方であって、前記パッケージ基板内にコンデン
サを備えたことを技術的特徴とする。
ンサを配置するため、ICチップとコンデンサとの距離
が短くなり、ループインダクタンスを低減することがで
きる。また、コンデンサにより、基板強度が増すため、
層間樹脂絶縁層の形成が安定し、バイアホールも所望の
物を形成できる。
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ICチップ搭載部の下方であ
って、前記コア基板内に板状コンデンサを備え、前記コ
ア基板の両面のビルドアップ層を、前記コア基板に形成
されたスルーホールを介して接続したこと技術的特徴と
する。
ップ層(配線)を、コア基板に形成されたスルーホール
を介して接続し、コンデンサを信号線が通過しないた
め、高誘電体によるインピーダンス不連続による反射、
及び、高誘電体通過による伝搬遅延が発生しない。ま
た、コア基板内に板状コンデンサを収容するため、パッ
ケージ基板に反りが発生し難くなる。
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ICチップ搭載部の下方であ
って、前記コア基板内に板状コンデンサを備え、前記コ
ア基板の両面のビルドアップ層を、前記コア基板内の前
記板状コンデンサの電極を介して接続したこと技術的特
徴とする。
ップ層(配線)を、コア基板内の板状コンデンサの電極
を介して接続するため、短い距離でICチップとコンデ
ンサ、コンデンサと外部接続基板、ICチップと外部接
続基板とを接続することができる。
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ICチップ搭載部の下方であ
って、前記コア基板上面に板状コンデンサを備え、前記
ICチップの端子と前記コア基板に形成されたスルーホ
ールとを、コア基板の上面に形成されたビルドアップ層
に形成されたビアを介して接続したことを特徴とするパ
ッケージ基板。
板に形成されたスルーホールとを、コア基板の上面に形
成されたビルドアップ層に形成されたビアを介して接続
し、コンデンサを信号線が通過しないため、高誘電体に
よるインピーダンス不連続による反射、及び、高誘電体
通過による伝搬遅延が発生しない。また、コア基板上面
に板状コンデンサを配設するため、コア基板に反りが発
生し難くなる。
と導体回路とを積層してなるビルドアップ層を形成した
パッケージ基板であって、ICチップ搭載部の下方であ
って、前記コア基板下面に板状コンデンサを備え、前記
コア基板に形成されたスルーホールとパッケージ基板の
外部基板接続端子とを、コア基板の下面に形成されたビ
ルドアップ層に形成されたビアを介して接続したことを
技術的特徴とする。
ーホールとパッケージ基板の外部基板接続端子とを、コ
ア基板の下面に形成されたビルドアップ層に形成された
ビアを介して接続し、コンデンサを信号線が通過しない
ため、高誘電体によるインピーダンス不連続による反
射、及び、高誘電体通過による伝搬遅延が発生しない。
また、コア基板下面に板状コンデンサを配設するため、
コア基板に反りが発生し難くなる。
ク板からなるため、高誘電率の誘電体層を同時焼成によ
り容易に形成することができる。
ンデンサの金属基板を配設するため、ICチップからマ
ザーボード側への電磁波干渉をシールドすることができ
る。
デンサを配置するため、ICチップと電源コンデンサと
の距離が短くなり、大電力を瞬時的にICチップ側へ供
給することが可能になる。
酸化チタン塩あるいはペロスカイト系材料で形成されて
いるため、コンデンサを大容量に形成できる。また、誘
電体層を焼成して形成することで、層自体を薄くするこ
とができる。前述の誘電体層で用い得るチタン酸塩と
は、チタン酸バリウム、チタン酸鉛系、チタン酸ストロ
ンチウム、チタン酸カルシウム、チタン酸ビスマス、チ
タン酸マグネシウムからなるチタン酸と金属との化合物
を意味し、ペロスカイト系材料とは、少なくともMgx
NbyOzである化合物全般を意味する。その中でもチ
タン酸バリウムを用いることが特によい。誘電率を10
00以上にし易く、金属層と誘電体層との密着が優れて
いるからである。
板状コンデンサの表層(最外層の誘電体層)は、主に銅
によって形成されている。これによって、層間樹脂絶縁
層のバイアホールも主に銅からなる金属によって形成さ
れていることから、異種金属による膨張率差などに起因
する剥離を防止することができ、信頼性が向上する。
板状コンデンサの表層(最外層の誘電体層)には、粗化
層が形成されている。これによって、層間樹脂絶縁層及
び層間樹脂絶縁層に形成されるバイアホールとの密着性
が向上し、剥離や断線といった電気接続に起因する障害
を防止できる。粗化層は、電解めっき膜、酸化還元処
理、エッチングによる粗化処理で形成することができ
る。粗化層は、平均粗度0.5〜5μmの間で形成する
ことが望ましい。0.5μm未満では、密着性の向上が
望めない。他方、5μmを越えると、バイアホールを形
成する際に、底面に樹脂残りを引き起こし、信頼性の低
下が懸念されるからである。
図を参照して説明する。 [第1実施形態]先ず、本発明の第1実施形態に係るパッ
ケージ基板の構成について図6、図7を参照して説明す
る。図6は、パッケージ基板10の断面を示し、図7
は、図6に示すパッケージ基板10にICチップ70を
搭載し、ドータボード80側へ取り付けた状態を示して
いる。
板状コンデンサ30と、板状コンデンサ30を収容する
コア基板20と、ビルドアップ層90A、90Bを構成
する層間樹脂絶縁層40、140、240とからなる。
層間樹脂絶縁層40には、バイアホール46及び導体回
路48が形成され、層間樹脂誘電体層140には、バイ
アホール146及び導体回路148が形成されている。
層間樹脂絶縁層240には、バイアホール246及び導
体回路248が形成されている。
0Aのバイアホール246には、ICチップ70のパッ
ド72S、72P1,72P2へ接続するためのバンプ
66が形成されている。一方、下側のビルドアップ層9
0Bの導体回路248には、ドータボード80のパッド
82S、82P1、82P2へ接続するためのバンプ6
6が配設されている。コア基板20にはスルーホール2
6が形成されている。
面に誘電体層14及び導電体層16が配設されてなる。
即ち、金属基板12の表面に誘電体層14を、更に誘電
体層14の表面に導電体層16を配設することで電源用
コンデンサが形成されている。
パッド82Sは、バンプ66−導体回路248−バイア
ホール246−導体回路148−バイアホール146−
導体回路48−バイアホール46−スルーホール26−
バイアホール46−導体回路48−バイアホール146
−導体回路148−バイアホール246−導体回路24
8−バイアホール246を介して、ICチップ70の信
号用のパッド72Sへ接続されている。更に図示しない
が、パッド82Sは、スルーホール26−バイアホール
46−導体回路48−バイアホール146−導体回路1
48−バイアホール246を介して、ICチップ70の
信号用のパッド72Sへ接続されている。
1は、バンプ66−導体回路248−バイアホール24
6−導体回路148−バイアホール146−導体回路4
8−バイアホール46−電源端子17を介して板状コン
デンサ30の電極を構成する金属基板12へ接続されて
いる。同様に、ドータボード80の他方の電源用のパッ
ド82P2は、バンプ66−導体回路248−バイアホ
ール246−導体回路148−バイアホール146−導
体回路48−バイアホール46を介して板状コンデンサ
30の他方の電極を構成する導電体層16へ接続されて
いる。
1は、バンプ66−バイアホール246−導体回路14
8−バイアホール146−導体回路48−バイアホール
46−電源端子17を介して、板状コンデンサ30の電
極を構成する金属基板12へ接続されている。ICチッ
プの電源用の他方のパッド72P2は、バンプ66−バ
イアホール246−導体回路148−バイアホール14
6−導体回路48−バイアホール46を介して、上述し
た電源用コンデンサの他方の電極を構成する導電体層1
6へ接続されている。即ち、ドータボード80から供給
された電力は、ICチップ直下の板状コンデンサ30を
介してICチップ側へ供給される。
Cチップ70の直下に板状コンデンサ30を配置するた
め、ICチップとコンデンサとの距離が短くなり、大電
力を瞬時的にICチップ側へ供給することが可能にな
る。即ち、ループインダクタンスを決定するループ長さ
を短縮することができる。
ルドアップ層90A、90Bの配線(バイアホール4
6、導体回路48、バイアホール146、導体回路14
8、バイアホール246、導体回路248)を、コア基
板20内の板状コンデンサ30の電極(導電体層)16
を介して接続するため、短い距離でICチップ70とコ
ンデンサ30、コンデンサ30とドータボード(外部接
続基板)80、ICチップ70とドータボード80とを
接続することができる。
誘電体層14が、無機材料として、誘電率の高い酸化チ
タンバリウムから構成されており、誘電体層の厚みを薄
くすることで、コンデンサを大容量に形成できる。更
に、金属単体である金属基板12上に無機材料を焼結す
るため、焼結物は1種類であり、雰囲気制御、焼結制御
が容易であり、誘電率の安定した誘電体層を形成するこ
とができる。ここで、誘電体層としては、誘電率の高い
酸化チタン塩あるいはペロスカイト系材料を用いること
で、コンデンサを大容量に形成できる。また、誘電体層
を焼成して形成すれば、層自体を薄くすることができ
る。前述の誘電体層で用い得るチタン酸塩とは、チタン
酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、
チタン酸カルシウム、チタン酸ビスマス、チタン酸マグ
ネシウムからなるチタン酸と金属との化合物を意味し
て、ペロスカイト系材料とは、少なくともMgxNby
Ozである化合物全般を意味する。
基板20側にドータボード80への接続用のスルーホー
ル26を設け、板状コンデンサ30の誘電体層14を信
号線が通過しないため、高誘電体によるインピーダンス
不連続による反射、及び、高誘電体通過による伝搬遅延
が発生しない。
2を配設するため、ICチップからマザーボード側への
電磁波干渉をシールドすることができる。また、熱伝導
性、耐熱性の高い金属基板12側を用いるため、ICチ
ップを効率的に冷却できる。更に、金属基板12を用い
るため、薄く形成しても十分な基板剛性が得られ、パッ
ケージ基板に反りを発生させない。
脂絶縁層40、140、240を形成するため、膜厚を
高精度に制御でき、導体回路48,148,248の特
性インピーダンス制御が容易となり、高速伝搬に適した
設計が可能となる。
ージ基板の製造方法について、図1〜図5を参照して説
明する。厚さ200〜1000μmの銅、アルミニウム
等からなる金属基板12を出発材料とする(図1
(A))。酸化チタンバリウムを周知の方法でグリーン
シート14αにし、金属基板12に貼り付け、当該グリ
ーンシート14αに開口14aをパンチング、又は、レ
ーザにより穿設する(図1(B))。引き続き、プレー
ン層となるAgペースト16αをグリーンシート14α
上に印刷し、開口14aに電極端子となるAgペースト
17αを印刷する(図1(C))。ここでは、Agを用
いているが、Cuペーストを使用することもできる。
いて950℃で30分間焼成し、金属基板12、誘電体
層14、導電体層16から成る板状コンデンサ30を形
成する(図1(D))。本実施形態では、誘電体層14
を焼成により形成するため、酸化チタンバリウム等の無
機高誘電率材料を用いることができ、大容量のコンデン
サを形成することが可能となる。
(A))。このコア基板20としては、エポキシ樹脂を
含浸させたプリプレグを積層してなる積層板を用いるこ
とができる。エポキシ以外でも、BT、フェノール樹脂
あるいはガラスクロスなどの強化材を含有しているもの
等、一般的にプリント配線板で使用されるものを用い得
る。次に、パンチングで通孔20aを打ち抜き、ドリル
でスルーホール用の300〜500μmの通孔22を穿
設する(図2(B))。その後、無電解めっき及び電解
めっきを行い、該コア基板20の表面に金属膜24を形
成する(図2(C))。そして、金属膜24をパターン
エッチングしてスルーホール26を形成する(図2
(D))。最後に、スルーホール26内に、銅ペースト
28を充填する(図2(E))。コアとなる基板は、樹
脂であり、融点が300℃以下であるため、350℃以
上の温度を加えると、溶解、軟化もしくは、炭化してし
まう。
程で完成したコア基板20の通孔20aに、図1を参照
して上述した工程で完成した板状コンデンサ30を嵌入
する(図3(A))。そして、導電体層16及びコア基
板20の上に、絶縁樹脂40αを塗布する(図3
(B))。絶縁樹脂としては、エポキシ、BT、ポリイ
ミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹
脂と熱可塑性樹脂との混合物を用いることができる。ま
た、樹脂を塗布する代わりに、樹脂フィルムを貼り付け
ることもできる。
脂絶縁層40とした後、CO2レーザ、YAGレーザ、
エキシマレーザ又はUVレーザにより、層間樹脂絶縁層
40に、スルーホール26又は導電体層16へ至る開口
径20〜250μmの非貫通孔40aを形成する(図3
(C))。その後、デスミヤ処理を施す。
無電解めっき液へ浸漬して、層間樹脂絶縁層40の表面
に均一に厚さ0.2〜5μmの無電解めっき膜42を析
出させる(図4(A))。ここでは、無電解めっきを用
いているが、スパッタにより銅、ニッケル等の金属膜を
形成することも可能である。スパッタはコスト的には不
利であるが、樹脂との密着性を改善できる利点がある。
また、層間樹脂絶縁層に粗化層を設けてから、めっき膜
を形成してもよい。
光性ドライフィルムを張り付け、マスクを載置して、露
光・現像処理し、厚さ25μmのめっきレジストレジスト
43を形成する(図4(B))。そして、無電解めっき
液に浸漬し、無電解めっき膜42を介して電流を流して
レジスト43の非形成部に電解めっき44を形成する
(図4(C))。
%KOH で剥離除去した後、硫酸と過酸化水素混合液でエ
ッチングし、めっきレジスト下の無電解めっき膜42を
溶解除去し、無電解めっき42及び電解銅めっき44か
らなる厚さ18μm(10〜30μm)の導体回路48
及びバイアホール46を得る(図5(A))。
間浸漬して、導体回路48間の層間樹脂絶縁層40の表
面を1μmエッチング処理し、表面のパラジウム触媒を
除去する。更に、第2銅錯体と有機酸とを含有するエッ
チング液により、導体回路48及びバイアホール46の
表面に粗化面(図示せず)を形成し、さらにその表面に
Sn置換を行ってもよい。
繰り返し、層間樹脂誘電体層140、バイアホール14
6、導体回路148、及び、層間樹脂絶縁層240、バ
イアホール246を形成する(図5(B))。
形成する。基板の両面に、ソルダーレジスト組成物を30
μmの厚さで塗布し、乾燥処理を行った後、円パターン
(マスクパターン)が描画された厚さ5mmのフォトマス
クフィルム(図示せず)を密着させて載置し、紫外線で
露光し、現像処理する。そしてさらに、加熱処理し、は
んだパッド部分(バイアホールとそのランド部分を含
む)の開口60aを有するソルダーレジスト層(厚み20
μm)60を形成する(図5(C))。
60aに、半田ペーストを充填する(図示せず)。その
後、開口部60aに充填された半田を 200℃でリフロー
することにより、半田バンプ(半田体)66を形成する
(図6参照)。なお、耐食性を向上させるため、開口部
60aにNi、Au、Ag、Pdなどの金属層をめっ
き、スパッタにより形成することも可能である。
載置及び、ドータボードへの取り付けについて、図7を
参照して説明する。完成したパッケージ基板10の半田
バンプ66にICチップ70の半田パッド72S、72
P1、72P2が対応するように、ICチップ70を載
置し、リフローを行うことで、ICチップ70の取り付
けを行う。同様に、パッケージ基板10の半田バンプ6
6にドータボード80のパッド82S、82P1、82
P2をリフローすることで、ドータボード80へパッケ
ージ基板10を取り付ける。
に係るパッケージ基板について、図8及び図9を参照し
て説明する。改変例のパッケージ基板10は、上述した
第1実施形態とほぼ同様である。但し、この改変例のパ
ッケージ基板では、導電性ピン84が配設され、該導電
性ピン84を介してドータボードとの接続を取るように
形成されている。
ンデンサ30が単板の金属板から構成されていたが、改
変例では、板状コンデンサ130は、セラミック板11
8を3枚積層することで構成されている。図9に板状コ
ンデンサ130の断面を拡大して示す。各セラミック板
118の表面には、コンデンサの電極となる導電体層1
12が配設され、該導電体層112の表面には第1実施
形態と同様の構成の誘電体層114が配設され、該誘電
体層114の表面には、コンデンサの他方の電極となる
誘電体層116が更に形成されている。板状コンデンサ
130は、セラミック板118となるセラミックグリー
ンシートを3層積層した状態で、同時焼成により製造さ
れる。
ミック板118からなるため、高誘電率の誘電体層11
4を同時焼成により容易に形成することができる。
施形態に係るパッケージ基板の構成について図10を参
照して説明する。上述した第1実施形態においては、板
状コンデンサ30がコア基板20の中央に形成された通
孔20a内に収容された。これに対して、第2実施形態
では、コア基板20の上側に板状コンデンサ30が配設
されている。
72P1は、バンプ66及び電源端子17を介して、板
状コンデンサ30の電極を構成する金属基板12へ接続
されている。ICチップの電源用の他方のパッド72P
2は、バンプ66を介して板状コンデンサ30の他方の
電極を構成する導電体層16に接続されている。
82P1は、バンプ66−ビルドアップ層90Bの層間
樹脂絶縁層240、140、40の導体回路248、1
48、48及びバイアホール246、146、46−ス
ルーホール26−電源端子17を介して、板状コンデン
サ30の電極を構成する金属基板12へ接続されてい
る。同様に、ドータボード80の他方の電源用のパッド
82P2は、バンプ66−ビルドアップ層90Bの層間
樹脂絶縁層240、140、40の導体回路248、1
48、48及びバイアホール246、146、46−ス
ルーホール26を介して板状コンデンサ30の他方の電
極を構成する導電体層16へ接続されている。
Sは、バンプ66−ビルドアップ層90Aの層間樹脂絶
縁層240、140、40の導体回路248、148、
48及びバイアホール246、146、46−スルーホ
ール26−ビルドアップ層90Bの層間樹脂絶縁層24
0、140、40の導体回路248、148、48及び
バイアホール246、146、46−バンプ66を介し
て、ドータボード80の信号用パッド82Sへ接続され
ている。
70の信号用パッド72Sとコア基板20に形成された
スルーホール26とを、コア基板20の上面に形成され
たビルドアップ層90Aに形成されたビア246、14
6、46を介して接続し、板状コンデンサ30を信号線
が通過しないため、高誘電体によるインピーダンス不連
続による反射、及び、高誘電体通過による伝搬遅延が発
生しない。また、コア基板20上面に板状コンデンサ3
0を配設するため、コア基板に反りが発生し難い。
は、ICチップ70の直下に板状コンデンサ30を配置
するため、ICチップとコンデンサとの距離が短くな
り、大電力を瞬時的にICチップ側へ供給することが可
能になる。即ち、ループインダクタンスを決定するルー
プ長さを最短にすることができる。
るパッケージ基板について、図11を参照して説明す
る。改変例のパッケージ基板110は、上述した第2実
施形態とほぼ同様である。但し、この改変例のパッケー
ジ基板では、導電性ピン84が配設され、該導電性ピン
84を介してドータボードとの接続を取るように形成さ
れている。
ンデンサ30が単板の金属板から構成されていたが、改
変例では、板状コンデンサ130は、セラミック板11
8を3枚積層することで構成されている(図9参照)。
施形態に係るパッケージ基板の構成について図12を参
照して説明する。上述した第1実施形態においては、板
状コンデンサ30がコア基板20の中央に形成された通
孔20a内に収容された。これに対して、第3実施形態
では、コア基板20の下側に板状コンデンサ30が配設
されている。
72P1は、バンプ66−ビルドアップ層90Bの層間
樹脂絶縁層240、140、40の導体回路248、1
48、48及びバイアホール246、146、46−ス
ルーホール26−電源端子17を介して、板状コンデン
サ30の電極を構成する金属基板12へ接続されてい
る。同様に、ICチップの電源用の他方のパッド72P
2は、バンプ66−ビルドアップ層90Bの層間樹脂絶
縁層240、140、40の導体回路248、148、
48及びバイアホール246、146、46−スルーホ
ール26を介して板状コンデンサ30の他方の電極を構
成する導電体層16に接続されている。
82P1は、バンプ66−電源端子17を介して、板状
コンデンサ30の電極を構成する金属基板12へ接続さ
れている。同様に、ドータボード80の電源用のパッド
82P2は、バンプ66を介して板状コンデンサ30の
他方の電極を構成する導電体層16へ接続されている。
Sは、バンプ66−ビルドアップ層90Aの層間樹脂絶
縁層240、140、40の導体回路248、148、
48及びバイアホール246、146、46−スルーホ
ール26−ビルドアップ層90Bの層間樹脂絶縁層24
0、140、40の導体回路248、148、48及び
バイアホール246、146、46−バンプ66を介し
て、ドータボード80の信号用パッド82Sへ接続され
ている。
0に形成されたスルーホール26とドータボード接続用
バンプ66とを、コア基板20の下面に形成されたビル
ドアップ層90Bに形成されたビア246、146、4
6を介して接続し、板状コンデンサ30を信号線が通過
しないため、高誘電体によるインピーダンス不連続によ
る反射、及び、高誘電体通過による伝搬遅延が発生しな
い。また、コア基板20下面に板状コンデンサ30を配
設するため、コア基板に反りが発生し難くなる。
は、ICチップ70の直下に板状コンデンサ30を配置
するため、ICチップとコンデンサとの距離が短くな
り、大電力を瞬時的にICチップ側へ供給することが可
能になる。即ち、ループインダクタンスを決定するルー
プ長さを短縮することができる。
るパッケージ基板について、図13を参照して説明す
る。改変例のパッケージ基板110は、上述した第3実
施形態とほぼ同様である。但し、この改変例のパッケー
ジ基板では、導電性ピン84が配設され、該導電性ピン
84を介してドータボードとの接続を取るように形成さ
れている。
ンデンサ30が単板の金属板から構成されていたが、改
変例では、板状コンデンサ130は、セラミック板11
8を3枚積層することで構成されている(図9参照)。
なお、第1、第2、第3実施形態の改変例では、複数枚
のセラミック板から成る板状コンデンサ130を示した
が、単板式に構成することも、あるいは、導電体層と誘
電体層とを積層した状態(ラミネート状態)で折り畳
み、コンデンサを構成することも可能である。
態に係るパッケージ基板に内蔵される板状コンデンサを
示す。第4実施形態では、板状コンデンサ30は、金属
基板12の表面に誘電体層14及び導電体層16が配設
されてなる。誘電体層16は、銀又は銅ペーストを焼成
して成り、この誘電体層16の表面に、無電解銅めっき
膜18bと電解銅めっき膜18bとが形成されている。
表層(最外層の誘電体層16)には、銅めっき膜18
a、18bが配設されている。これによって、層間樹脂
絶縁層のバイアホールも主に銅からなる金属によって形
成されていることから、異種金属による膨張率差などに
起因する剥離を防止することができ、信頼性が向上す
る。
態に係るパッケージ基板に内蔵される板状コンデンサを
示す。第5実施形態では、板状コンデンサ30は、金属
基板12の表面に誘電体層14及び導電体層16が配設
されてなる。誘電体層16の表面には、Cu−Ni−P
の合金からなる無電解めっき膜により平均粗度3μmの
粗化層21が形成されている。粗化層は、無電解めっき
膜の代わりに、第二銅錯体と有機塩酸からなるエッチン
グ液により、また、NaOH(10g/l)、NaCl
O2 (40g/l)、Na3 PO4 (6g/l)を含む
水溶液を黒化浴(酸化浴)とする黒化処理、および、N
aOH(10g/l)、NaBH4 (6g/l)を含む
水溶液を還元浴とする還元処理を行い形成することもで
きる。
の板状コンデンサの表層(最外層の誘電体層)に粗化層
21が形成されている。これによって、層間樹脂絶縁層
及び層間樹脂絶縁層に形成されるバイアホールとの密着
性が向上し、剥離や断線といった電気接続に起因する障
害を防止できる。
力を供給することができ、ループインダクタンスを低減
でき、かつ、コンデンサを内蔵することから、反りや基
板の収縮などに起因する剥離が防止できる。また、コン
デンサと層間樹脂絶縁層のバイアホールとが接続されて
いるため、電気的接続性、信頼性が向上する。更に、コ
ンデンサの表層に銅を形成することで、銅から成るバイ
アホールとの接続信頼性が向上する。一方、コンデンサ
の表層に、粗化層を形成することで、層間樹脂絶縁層及
びバイアホールとの接続信頼性がより向上する。
製造工程図である。
製造工程図である。
製造工程図である。
製造工程図である。
製造工程図である。
ある。
ある。
断面図である。
断面図である。
の断面図である。
ージ基板の断面図である。
の断面図である。
ージ基板の断面図である。
状コンデンサの断面図であり、図14(B)は、第5実
施形態の板状コンデンサの断面図である。
に係るパッケージ基板のループインダクタンスの説明図
である。
Claims (11)
- 【請求項1】 コア基板に樹脂絶縁層と導体回路とを積
層してなるパッケージ基板であって、 ICチップ搭載部の下方であって、前記パッケージ基板
内にコンデンサを備えたことを特徴とするパッケージ基
板。 - 【請求項2】 コア基板の両面に樹脂絶縁層と導体回路
とを積層してなるビルドアップ層を形成したパッケージ
基板であって、 ICチップ搭載部の下方であって、前記コア基板内に板
状コンデンサを備え、 前記コア基板の両面のビルドアップ層を、前記コア基板
に形成されたスルーホールを介して接続したことを特徴
とするパッケージ基板。 - 【請求項3】 コア基板の両面に樹脂絶縁層と導体回路
とを積層してなるビルドアップ層を形成したパッケージ
基板であって、 ICチップ搭載部の下方であって、前記コア基板内に板
状コンデンサを備え、 前記コア基板の両面のビルドアップ層を、前記コア基板
内の前記板状コンデンサの電極を介して接続したことを
特徴とするパッケージ基板。 - 【請求項4】 コア基板の両面に樹脂絶縁層と導体回路
とを積層してなるビルドアップ層を形成したパッケージ
基板であって、 ICチップ搭載部の下方であって、前記コア基板上面に
板状コンデンサを備え、 前記ICチップの端子と前記コア基板に形成されたスル
ーホールとを、コア基板の上面に形成されたビルドアッ
プ層に形成されたビアを介して接続したことを特徴とす
るパッケージ基板。 - 【請求項5】 コア基板の両面に樹脂絶縁層と導体回路
とを積層してなるビルドアップ層を形成したパッケージ
基板であって、 ICチップ搭載部の下方であって、前記コア基板下面に
板状コンデンサを備え、 前記コア基板に形成されたスルーホールとパッケージ基
板の外部基板接続端子とを、コア基板の下面に形成され
たビルドアップ層に形成されたビアを介して接続したこ
とを特徴とするパッケージ基板。 - 【請求項6】 前記板状コンデンサが、セラミック板に
導電体層と誘電体層とを設けてなる請求項1〜5に記載
のパッケージ基板。 - 【請求項7】 前記板状コンデンサが、金属板に導電体
層と誘電体層とを設けてなる請求項1〜5に記載のパッ
ケージ基板。 - 【請求項8】 前記板状コンデンサを電源用のコンデン
サとしたことを特徴とする請求項1〜5のパッケージ基
板。 - 【請求項9】 前記誘電体層が、酸化チタン塩あるいは
ペロスカイト系材料で形成されてなることを特徴とする
請求項6又は7のパッケージ基板。 - 【請求項10】 前記板状コンデンサの表層に銅が形成
されていることを特徴とする請求項1〜9のパッケージ
基板。 - 【請求項11】 前記板状コンデンサの表層に粗化層が
形成されていることを特徴とする請求項1〜9のパッケ
ージ基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000364381A JP4592177B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34225599 | 1999-12-01 | ||
JP11-342255 | 1999-12-01 | ||
JP2000364381A JP4592177B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001223299A true JP2001223299A (ja) | 2001-08-17 |
JP4592177B2 JP4592177B2 (ja) | 2010-12-01 |
Family
ID=26577202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000364381A Expired - Lifetime JP4592177B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4592177B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009088567A (ja) * | 2009-01-13 | 2009-04-23 | Kyocera Corp | コンデンサ素子 |
JP2011091448A (ja) * | 2003-08-28 | 2011-05-06 | Kyocera Corp | 配線基板および半導体装置 |
US9307643B2 (en) | 2013-12-10 | 2016-04-05 | Ibiden Co., Ltd. | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component |
CN113380638A (zh) * | 2021-05-21 | 2021-09-10 | 苏州通富超威半导体有限公司 | 封装体上通孔的设置方法及封装体的制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136396A (ja) * | 1989-10-23 | 1991-06-11 | Matsushita Electric Ind Co Ltd | 電子回路部品とその製造方法及び電子回路装置 |
JPH06338587A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Chem Co Ltd | メモリモジュールの製造方法 |
JPH1167961A (ja) * | 1997-08-09 | 1999-03-09 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
JPH11298104A (ja) * | 1998-04-16 | 1999-10-29 | Sumitomo Metal Electronics Devices Inc | 半導体搭載用回路基板 |
JPH11307687A (ja) * | 1998-04-16 | 1999-11-05 | Ibiden Co Ltd | パッケージ基板 |
-
2000
- 2000-11-30 JP JP2000364381A patent/JP4592177B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136396A (ja) * | 1989-10-23 | 1991-06-11 | Matsushita Electric Ind Co Ltd | 電子回路部品とその製造方法及び電子回路装置 |
JPH06338587A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Chem Co Ltd | メモリモジュールの製造方法 |
JPH1167961A (ja) * | 1997-08-09 | 1999-03-09 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
JPH11298104A (ja) * | 1998-04-16 | 1999-10-29 | Sumitomo Metal Electronics Devices Inc | 半導体搭載用回路基板 |
JPH11307687A (ja) * | 1998-04-16 | 1999-11-05 | Ibiden Co Ltd | パッケージ基板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011091448A (ja) * | 2003-08-28 | 2011-05-06 | Kyocera Corp | 配線基板および半導体装置 |
JP2009088567A (ja) * | 2009-01-13 | 2009-04-23 | Kyocera Corp | コンデンサ素子 |
US9307643B2 (en) | 2013-12-10 | 2016-04-05 | Ibiden Co., Ltd. | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component |
CN113380638A (zh) * | 2021-05-21 | 2021-09-10 | 苏州通富超威半导体有限公司 | 封装体上通孔的设置方法及封装体的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4592177B2 (ja) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
WO2006070807A1 (ja) | 配線基板及び配線基板の製造方法 | |
JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
JP3037662B2 (ja) | 多層配線基板およびその製造方法 | |
JP3888943B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP2004152904A (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
JP3188856B2 (ja) | 多層プリント配線板の製造方法 | |
JP2003332739A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP4060491B2 (ja) | パッケージ基板 | |
JP4771583B2 (ja) | パッケージ基板 | |
KR101046084B1 (ko) | 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법 | |
JP2001144212A (ja) | 半導体チップ | |
JP4315580B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP4592177B2 (ja) | パッケージ基板 | |
JP4798840B2 (ja) | パッケージ基板 | |
JP4386525B2 (ja) | プリント配線板 | |
JP3894770B2 (ja) | 多層配線基板及びその製造方法 | |
JP2001244636A (ja) | プリント配線板 | |
JP2001217356A (ja) | 多層回路基板および半導体装置 | |
JP4437361B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP4056656B2 (ja) | パッケージ基板 | |
JP4097364B2 (ja) | パッケージ基板 | |
JP4090151B2 (ja) | パッケージ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4592177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |