JP4592177B2 - パッケージ基板 - Google Patents
パッケージ基板 Download PDFInfo
- Publication number
- JP4592177B2 JP4592177B2 JP2000364381A JP2000364381A JP4592177B2 JP 4592177 B2 JP4592177 B2 JP 4592177B2 JP 2000364381 A JP2000364381 A JP 2000364381A JP 2000364381 A JP2000364381 A JP 2000364381A JP 4592177 B2 JP4592177 B2 JP 4592177B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- package substrate
- capacitor
- substrate
- core substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関し、特にコンデンサを内蔵するパッケージ基板に関するのもである。
【０００２】
【従来の技術】
現在、パッケージ基板では、電源からＩＣチップの電源／アースまでのループインダクタンスを低減するため、チップコンデンサを表面実装することがある。即ち、伝送損出となるループインダクタンスは、図１５（Ａ）に示すＩＣチップ２７０の電源端子２７２Ｐからパッケージ基板３００内の電源線を介して電源までの配線長、及び、電源からパッケージ基板３００内のアース線を介してＩＣチップ２７０のアース端子２７２Ｅまでの配線長に比例する。このため、図１５（Ｂ）に示すように、パッケージ基板３００にチップコンデンサ２９８を表面実装し、電源からＩＣチップの電源／アースまでの間にチップコンデンサ２９８を介在させることで、ループインダクタンスを決定するループ長を図中で実線で示すように、チップコンデンサ２９８間の配線長を短縮する。
【０００３】
【発明が解決しようとする課題】
しかしながら、ループインダクタンスのリアクタンス分ＸLは、次式に示すように周波数に依存する。
ＸL＝２πfＬ ｆ：周波数 Ｌ：インダクタンス
このため、ＩＣチップの高周波数化に伴い、図１５（Ｂ）を参照して上述したようにチップコンデンサを実装することによっては、ループインダクタンスのリアクタンス分ＸLを低減することができなくなってきた。
【０００４】
係る課題に対応するため、コンデンサを内蔵するセラミック板上に樹脂絶縁層及び配線層を積層することを本発明者は案出した。係る構成のパッケージ基板においては、ＩＣチップの直下にコンデンサを配設することで、ループ長を短縮できる。しかしながら、低い誘電率の樹脂と、コンデンサを形成する高い誘電率の誘電体層とを貫いて信号線を配設することになるため、インピーダンス不連続による信号の反射、及び、高誘電体通過時において信号伝搬の遅延を発生することが予想された。
【０００５】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、大容量のコンデンサをＩＣチップの近傍に配置できるパッケージ基板を提供することにある。
【０００８】
【課題を解決するための手段】
上述した課題を解決するため、請求項１は、コア基板の両面に樹脂絶縁層と導体回路とを積層してなるビルドアップ層を形成したパッケージ基板であって、
ＩＣチップ搭載部の下方であって、前記コア基板内に板状コンデンサを備え、 前記コア基板の両面のビルドアップ層を、前記コア基板に形成されたスルーホールを介して接続したこと技術的特徴とする。
【０００９】
請求項１では、コア基板の両面のビルドアップ層（配線）を、コア基板に形成されたスルーホールを介して接続し、コンデンサを信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。また、コア基板内に板状コンデンサを収容するため、パッケージ基板に反りが発生し難くなる。
【００１０】
請求項２は、コア基板の両面に樹脂絶縁層と導体回路とを積層してなるビルドアップ層を形成したパッケージ基板であって、
ＩＣチップ搭載部の下方であって、前記コア基板内に板状コンデンサを備え、 前記コア基板の両面のビルドアップ層を、前記コア基板内の前記板状コンデンサの電極を介して接続したこと技術的特徴とする。
【００１１】
請求項２では、コア基板の両面のビルドアップ層（配線）を、コア基板内の板状コンデンサの電極を介して接続するため、短い距離でＩＣチップとコンデンサ、コンデンサと外部接続基板、ＩＣチップと外部接続基板とを接続することができる。
【００１４】
請求項３は、コア基板の両面に樹脂絶縁層と導体回路とを積層してなるビルドアップ層を形成したパッケージ基板であって、
ＩＣチップ搭載部の下方であって、前記コア基板下面に板状コンデンサを備え、
前記コア基板に形成されたスルーホールとパッケージ基板の外部基板接続端子とを、コア基板の下面に形成されたビルドアップ層に形成されたビアを介して接続したことを技術的特徴とする。
【００１５】
請求項３では、コア基板に形成されたスルーホールとパッケージ基板の外部基板接続端子とを、コア基板の下面に形成されたビルドアップ層に形成されたビアを介して接続し、コンデンサを信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。また、コア基板下面に板状コンデンサを配設するため、コア基板に反りが発生し難くなる。
【００１６】
請求項４では、板状コンデンサがセラミック板からなるため、高誘電率の誘電体層を同時焼成により容易に形成することができる。
【００１７】
請求項５では、ＩＣチップの真下に板状コンデンサの金属基板を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。
【００１８】
請求項６では、ＩＣチップ直下に電源コンデンサを配置するため、ＩＣチップと電源コンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。
【００１９】
請求項７では、誘電体層が、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料で形成されているため、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成することで、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との化合物を意味し、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである化合物全般を意味する。その中でもチタン酸バリウムを用いることが特によい。誘電率を１０００以上にし易く、金属層と誘電体層との密着が優れているからである。
【００２０】
請求項８のパッケージ基板では、内蔵の板状コンデンサの表層（最外層の誘電体層）は、主に銅によって形成されている。これによって、層間樹脂絶縁層のバイアホールも主に銅からなる金属によって形成されていることから、異種金属による膨張率差などに起因する剥離を防止することができ、信頼性が向上する。
【００２１】
請求項９のパッケージ基板では、内蔵の板状コンデンサの表層（最外層の誘電体層）には、粗化層が形成されている。これによって、層間樹脂絶縁層及び層間樹脂絶縁層に形成されるバイアホールとの密着性が向上し、剥離や断線といった電気接続に起因する障害を防止できる。
粗化層は、電解めっき膜、酸化還元処理、エッチングによる粗化処理で形成することができる。粗化層は、平均粗度０．５〜５μｍの間で形成することが望ましい。０．５μｍ未満では、密着性の向上が望めない。他方、５μｍを越えると、バイアホールを形成する際に、底面に樹脂残りを引き起こし、信頼性の低下が懸念されるからである。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
[第１実施形態]
先ず、本発明の第１実施形態に係るパッケージ基板の構成について図６、図７を参照して説明する。図６は、パッケージ基板１０の断面を示し、図７は、図６に示すパッケージ基板１０にＩＣチップ７０を搭載し、ドータボード８０側へ取り付けた状態を示している。
【００２３】
図６に示すようにパッケージ基板１０は、板状コンデンサ３０と、板状コンデンサ３０を収容するコア基板２０と、ビルドアップ層９０Ａ、９０Ｂを構成する層間樹脂絶縁層４０、１４０、２４０とからなる。層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂誘電体層１４０には、バイアホール１４６及び導体回路１４８が形成されている。層間樹脂絶縁層２４０には、バイアホール２４６及び導体回路２４８が形成されている。
【００２４】
図７に示すように上側のビルドアップ層９０Ａのバイアホール２４６には、ＩＣチップ７０のパッド７２Ｓ、７２Ｐ１，７２Ｐ２へ接続するためのバンプ６６が形成されている。一方、下側のビルドアップ層９０Ｂの導体回路２４８には、ドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２へ接続するためのバンプ６６が配設されている。コア基板２０にはスルーホール２６が形成されている。
【００２５】
板状コンデンサ３０は、金属基板１２の表面に誘電体層１４及び導電体層１６が配設されてなる。即ち、金属基板１２の表面に誘電体層１４を、更に誘電体層１４の表面に導電体層１６を配設することで電源用コンデンサが形成されている。
【００２６】
図７中に示すドータボード８０の信号用のパッド８２Ｓは、バンプ６６−導体回路２４８−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−導体回路１４８−バイアホール２４６−導体回路２４８−バイアホール２４６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。更に図示しないが、パッド８２Ｓは、スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−導体回路１４８−バイアホール２４６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。
【００２７】
ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６−導体回路２４８−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６−電源端子１７を介して板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。同様に、ドータボード８０の他方の電源用のパッド８２Ｐ２は、バンプ６６−導体回路２４８−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して板状コンデンサ３０の他方の電極を構成する導電体層１６へ接続されている。
【００２８】
一方、ＩＣチップの電源用のパッド７２Ｐ１は、バンプ６６−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６−電源端子１７を介して、板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。ＩＣチップの電源用の他方のパッド７２Ｐ２は、バンプ６６−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して、上述した電源用コンデンサの他方の電極を構成する導電体層１６へ接続されている。即ち、ドータボード８０から供給された電力は、ＩＣチップ直下の板状コンデンサ３０を介してＩＣチップ側へ供給される。
【００２９】
本実施形態のパッケージ基板１０では、ＩＣチップ７０の直下に板状コンデンサ３０を配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを短縮することができる。
【００３０】
本実施形態では、コア基板２０の両面のビルドアップ層９０Ａ、９０Ｂの配線（バイアホール４６、導体回路４８、バイアホール１４６、導体回路１４８、バイアホール２４６、導体回路２４８）を、コア基板２０内の板状コンデンサ３０の電極（導電体層）１６を介して接続するため、短い距離でＩＣチップ７０とコンデンサ３０、コンデンサ３０とドータボード（外部接続基板）８０、ＩＣチップ７０とドータボード８０とを接続することができる。
【００３１】
また、本実施形態のパッケージ基板では、誘電体層１４が、無機材料として、誘電率の高い酸化チタンバリウムから構成されており、誘電体層の厚みを薄くすることで、コンデンサを大容量に形成できる。更に、金属単体である金属基板１２上に無機材料を焼結するため、焼結物は１種類であり、雰囲気制御、焼結制御が容易であり、誘電率の安定した誘電体層を形成することができる。ここで、誘電体層としては、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料を用いることで、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との化合物を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである化合物全般を意味する。
【００３２】
更に、板状コンデンサ３０を収容するコア基板２０側にドータボード８０への接続用のスルーホール２６を設け、板状コンデンサ３０の誘電体層１４を信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。
【００３３】
また、ＩＣチップ７０の真下に金属基板１２を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。また、熱伝導性、耐熱性の高い金属基板１２側を用いるため、ＩＣチップを効率的に冷却できる。更に、金属基板１２を用いるため、薄く形成しても十分な基板剛性が得られ、パッケージ基板に反りを発生させない。
【００３４】
また更に、平坦な金属基板１２上に層間樹脂絶縁層４０、１４０、２４０を形成するため、膜厚を高精度に制御でき、導体回路４８，１４８，２４８の特性インピーダンス制御が容易となり、高速伝搬に適した設計が可能となる。
【００３５】
ひき続き、図６を参照して上述したパッケージ基板の製造方法について、図１〜図５を参照して説明する。
厚さ２００〜１０００μｍの銅、アルミニウム等からなる金属基板１２を出発材料とする（図１（Ａ））。酸化チタンバリウムを周知の方法でグリーンシート１４αにし、金属基板１２に貼り付け、当該グリーンシート１４αに開口１４ａをパンチング、又は、レーザにより穿設する（図１（Ｂ））。引き続き、プレーン層となるＡｇペースト１６αをグリーンシート１４α上に印刷し、開口１４ａに電極端子となるＡgペースト１７αを印刷する（図１（Ｃ））。ここでは、Ａｇを用いているが、Ｃｕペーストを使用することもできる。
【００３６】
これら積層体を熱圧着した後、空気中において９５０℃で３０分間焼成し、金属基板１２、誘電体層１４、導電体層１６から成る板状コンデンサ３０を形成する（図１（Ｄ））。本実施形態では、誘電体層１４を焼成により形成するため、酸化チタンバリウム等の無機高誘電率材料を用いることができ、大容量のコンデンサを形成することが可能となる。
【００３７】
一方、コア基板２０を用意する（図２（Ａ））。このコア基板２０としては、エポキシ樹脂を含浸させたプリプレグを積層してなる積層板を用いることができる。エポキシ以外でも、ＢＴ、フェノール樹脂あるいはガラスクロスなどの強化材を含有しているもの等、一般的にプリント配線板で使用されるものを用い得る。次に、パンチングで通孔２０ａを打ち抜き、ドリルでスルーホール用の３００〜５００μｍの通孔２２を穿設する（図２（Ｂ））。その後、無電解めっき及び電解めっきを行い、該コア基板２０の表面に金属膜２４を形成する（図２（Ｃ））。そして、金属膜２４をパターンエッチングしてスルーホール２６を形成する（図２（Ｄ））。最後に、スルーホール２６内に、銅ペースト２８を充填する（図２（Ｅ））。コアとなる基板は、樹脂であり、融点が３００℃以下であるため、３５０℃以上の温度を加えると、溶解、軟化もしくは、炭化してしまう。
【００３８】
引き続き、上記図２を参照して上述した工程で完成したコア基板２０の通孔２０ａに、図１を参照して上述した工程で完成した板状コンデンサ３０を嵌入する（図３（Ａ））。そして、導電体層１６及びコア基板２０の上に、絶縁樹脂４０αを塗布する（図３（Ｂ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることもできる。
【００３９】
絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、スルーホール２６又は導電体層１６へ至る開口径２０〜２５０μｍの非貫通孔４０ａを形成する（図３（Ｃ））。その後、デスミヤ処理を施す。
【００４０】
コア基板２０にパラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ０．２〜５μｍの無電解めっき膜４２を析出させる（図４（Ａ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。また、層間樹脂絶縁層に粗化層を設けてから、めっき膜を形成してもよい。
【００４１】
引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ25μｍのめっきレジストレジスト４３を形成する（図４（Ｂ））。そして、無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（図４（Ｃ））。
【００４２】
そして、レジスト４３及びマスク４５を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（図５（Ａ））。
【００４３】
更に、クロム酸、過マンガン酸などに１分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行ってもよい。
【００４４】
上述した図３（Ｂ）〜図５（Ａ）の処理を繰り返し、層間樹脂誘電体層１４０、バイアホール１４６、導体回路１４８、及び、層間樹脂絶縁層２４０、バイアホール２４６を形成する（図５（Ｂ））。
【００４５】
上述したパッケージ基板にはんだバンプを形成する。基板の両面に、ソルダーレジスト組成物を30μｍの厚さで塗布し、乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルム（図示せず）を密着させて載置し、紫外線で露光し、現像処理する。そしてさらに、加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）の開口６０ａを有するソルダーレジスト層（厚み20μｍ）６０を形成する（図５（Ｃ））。
【００４６】
そして、ソルダーレジスト層６０の開口部６０ａに、半田ペーストを充填する（図示せず）。その後、開口部６０ａに充填された半田を 200℃でリフローすることにより、半田バンプ（半田体）６６を形成する（図６参照）。なお、耐食性を向上させるため、開口部６０ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっき、スパッタにより形成することも可能である。
【００４７】
次に、該パッケージ基板へのＩＣチップの載置及び、ドータボードへの取り付けについて、図７を参照して説明する。完成したパッケージ基板１０の半田バンプ６６にＩＣチップ７０の半田パッド７２Ｓ、７２Ｐ１、７２Ｐ２が対応するように、ＩＣチップ７０を載置し、リフローを行うことで、ＩＣチップ７０の取り付けを行う。同様に、パッケージ基板１０の半田バンプ６６にドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２をリフローすることで、ドータボード８０へパッケージ基板１０を取り付ける。
【００４８】
引き続き、本発明の第１実施形態の改変例に係るパッケージ基板について、図８及び図９を参照して説明する。改変例のパッケージ基板１０は、上述した第１実施形態とほぼ同様である。但し、この改変例のパッケージ基板では、導電性ピン８４が配設され、該導電性ピン８４を介してドータボードとの接続を取るように形成されている。
【００４９】
また、上述した第１実施形態では、板状コンデンサ３０が単板の金属板から構成されていたが、改変例では、板状コンデンサ１３０は、セラミック板１１８を３枚積層することで構成されている。図９に板状コンデンサ１３０の断面を拡大して示す。各セラミック板１１８の表面には、コンデンサの電極となる導電体層１１２が配設され、該導電体層１１２の表面には第１実施形態と同様の構成の誘電体層１１４が配設され、該誘電体層１１４の表面には、コンデンサの他方の電極となる誘電体層１１６が更に形成されている。板状コンデンサ１３０は、セラミック板１１８となるセラミックグリーンシートを３層積層した状態で、同時焼成により製造される。
【００５０】
改変例では、板状コンデンサ１３０がセラミック板１１８からなるため、高誘電率の誘電体層１１４を同時焼成により容易に形成することができる。
【００５１】
[第２実施形態]
引き続き、本発明の第２実施形態に係るパッケージ基板の構成について図１０を参照して説明する。
上述した第１実施形態においては、板状コンデンサ３０がコア基板２０の中央に形成された通孔２０ａ内に収容された。これに対して、第２実施形態では、コア基板２０の上側に板状コンデンサ３０が配設されている。
【００５２】
ここで、ＩＣチップ７０の電源用のパッド７２Ｐ１は、バンプ６６及び電源端子１７を介して、板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。ＩＣチップの電源用の他方のパッド７２Ｐ２は、バンプ６６を介して板状コンデンサ３０の他方の電極を構成する導電体層１６に接続されている。
【００５３】
一方、ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６−電源端子１７を介して、板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。同様に、ドータボード８０の他方の電源用のパッド８２Ｐ２は、バンプ６６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６を介して板状コンデンサ３０の他方の電極を構成する導電体層１６へ接続されている。
【００５４】
他方、ＩＣチップ７２の信号用パッド７２Ｓは、バンプ６６−ビルドアップ層９０Ａの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−バンプ６６を介して、ドータボード８０の信号用パッド８２Ｓへ接続されている。
【００５５】
この第２実施形態においては、ＩＣチップ７０の信号用パッド７２Ｓとコア基板２０に形成されたスルーホール２６とを、コア基板２０の上面に形成されたビルドアップ層９０Ａに形成されたビア２４６、１４６、４６を介して接続し、板状コンデンサ３０を信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。また、コア基板２０上面に板状コンデンサ３０を配設するため、コア基板に反りが発生し難い。
【００５６】
第２実施形態のパッケージ基板１１０では、ＩＣチップ７０の直下に板状コンデンサ３０を配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを最短にすることができる。
【００５７】
次に、本発明の第２実施形態の改変例に係るパッケージ基板について、図１１を参照して説明する。改変例のパッケージ基板１１０は、上述した第２実施形態とほぼ同様である。但し、この改変例のパッケージ基板では、導電性ピン８４が配設され、該導電性ピン８４を介してドータボードとの接続を取るように形成されている。
【００５８】
また、上述した第２実施形態では、板状コンデンサ３０が単板の金属板から構成されていたが、改変例では、板状コンデンサ１３０は、セラミック板１１８を３枚積層することで構成されている（図９参照）。
【００５９】
[第３実施形態]
引き続き、本発明の第３実施形態に係るパッケージ基板の構成について図１２を参照して説明する。
上述した第１実施形態においては、板状コンデンサ３０がコア基板２０の中央に形成された通孔２０ａ内に収容された。これに対して、第３実施形態では、コア基板２０の下側に板状コンデンサ３０が配設されている。
【００６０】
ここで、ＩＣチップ７０の電源用のパッド７２Ｐ１は、バンプ６６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６−電源端子１７を介して、板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。同様に、ＩＣチップの電源用の他方のパッド７２Ｐ２は、バンプ６６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６を介して板状コンデンサ３０の他方の電極を構成する導電体層１６に接続されている。
【００６１】
一方、ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６−電源端子１７を介して、板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。同様に、ドータボード８０の電源用のパッド８２Ｐ２は、バンプ６６を介して板状コンデンサ３０の他方の電極を構成する導電体層１６へ接続されている。
【００６２】
他方、ＩＣチップ７２の信号用パッド７２Ｓは、バンプ６６−ビルドアップ層９０Ａの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−バンプ６６を介して、ドータボード８０の信号用パッド８２Ｓへ接続されている。
【００６３】
この第３実施形態においては、コア基板２０に形成されたスルーホール２６とドータボード接続用バンプ６６とを、コア基板２０の下面に形成されたビルドアップ層９０Ｂに形成されたビア２４６、１４６、４６を介して接続し、板状コンデンサ３０を信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。また、コア基板２０下面に板状コンデンサ３０を配設するため、コア基板に反りが発生し難くなる。
【００６４】
第３実施形態のパッケージ基板１１０では、ＩＣチップ７０の直下に板状コンデンサ３０を配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを短縮することができる。
【００６５】
次に、本発明の第３実施形態の改変例に係るパッケージ基板について、図１３を参照して説明する。改変例のパッケージ基板１１０は、上述した第３実施形態とほぼ同様である。但し、この改変例のパッケージ基板では、導電性ピン８４が配設され、該導電性ピン８４を介してドータボードとの接続を取るように形成されている。
【００６６】
また、上述した第３実施形態では、板状コンデンサ３０が単板の金属板から構成されていたが、改変例では、板状コンデンサ１３０は、セラミック板１１８を３枚積層することで構成されている（図９参照）。なお、第１、第２、第３実施形態の改変例では、複数枚のセラミック板から成る板状コンデンサ１３０を示したが、単板式に構成することも、あるいは、導電体層と誘電体層とを積層した状態（ラミネート状態）で折り畳み、コンデンサを構成することも可能である。
【００６７】
[第４実施形態]
図１４（Ａ）に第４実施形態に係るパッケージ基板に内蔵される板状コンデンサを示す。第４実施形態では、板状コンデンサ３０は、金属基板１２の表面に誘電体層１４及び導電体層１６が配設されてなる。誘電体層１６は、銀又は銅ペーストを焼成して成り、この誘電体層１６の表面に、無電解銅めっき膜１８ｂと電解銅めっき膜１８ｂとが形成されている。
【００６８】
第４実施形態では、板状コンデンサ３０の表層（最外層の誘電体層１６）には、銅めっき膜１８ａ、１８ｂが配設されている。これによって、層間樹脂絶縁層のバイアホールも主に銅からなる金属によって形成されていることから、異種金属による膨張率差などに起因する剥離を防止することができ、信頼性が向上する。
【００６９】
[第５実施形態]
図１４（Ｂ）に第５実施形態に係るパッケージ基板に内蔵される板状コンデンサを示す。第５実施形態では、板状コンデンサ３０は、金属基板１２の表面に誘電体層１４及び導電体層１６が配設されてなる。誘電体層１６の表面には、Ｃｕ−Ｎｉ−Ｐの合金からなる無電解めっき膜により平均粗度３μｍの粗化層２１が形成されている。粗化層は、無電解めっき膜の代わりに、第二銅錯体と有機塩酸からなるエッチング液により、また、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い形成することもできる。
【００７０】
第５実施形態のパッケージ基板では、内蔵の板状コンデンサの表層（最外層の誘電体層）に粗化層２１が形成されている。これによって、層間樹脂絶縁層及び層間樹脂絶縁層に形成されるバイアホールとの密着性が向上し、剥離や断線といった電気接続に起因する障害を防止できる。
【００７１】
【発明の効果】
本発明の構成により、ＩＣチップへ大電力を供給することができ、ループインダクタンスを低減でき、かつ、コンデンサを内蔵することから、反りや基板の収縮などに起因する剥離が防止できる。また、コンデンサと層間樹脂絶縁層のバイアホールとが接続されているため、電気的接続性、信頼性が向上する。
更に、コンデンサの表層に銅を形成することで、銅から成るバイアホールとの接続信頼性が向上する。
一方、コンデンサの表層に、粗化層を形成することで、層間樹脂絶縁層及びバイアホールとの接続信頼性がより向上する。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図５】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図６】第１実施形態に係るパッケージ基板の断面図である。
【図７】第１実施形態に係るパッケージ基板の断面図である。
【図８】第１実施形態の改変例に係るパッケージ基板の断面図である。
【図９】図８に示すパッケージ基板の板状コンデンサの断面図である。
【図１０】本発明の第２実施形態に係るパッケージ基板の断面図である。
【図１１】本発明の第２実施形態の改変例に係るパッケージ基板の断面図である。
【図１２】本発明の第３実施形態に係るパッケージ基板の断面図である。
【図１３】本発明の第３実施形態の改変例に係るパッケージ基板の断面図である。
【図１４】図１４（Ａ）は、本発明の第４実施形態の板状コンデンサの断面図であり、図１４（Ｂ）は、第５実施形態の板状コンデンサの断面図である。
【図１５】図１５（Ａ）及び図１５（Ｂ）は、従来技術に係るパッケージ基板のループインダクタンスの説明図である。
【符号の説明】
１２ 金属基板
１４ 誘電体層
１６ 導電体層（電極）
２０ コア基板
２０ａ 通孔
３０ 板状コンデンサ
４０ 層間樹脂絶縁層
４０ａ 非貫通孔
４２ 無電解めっき膜
４４ 電解めっき
４６ バイアホール
４８ 導体回路
６０ ソルダーレジスト
６６ 半田バンプ
７０ ＩＣチップ
８０ ドータボード
８４ 導電性ピン
１４０ 層間樹脂絶縁層
１４６ バイアホール
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関し、特にコンデンサを内蔵するパッケージ基板に関するのもである。
【０００２】
【従来の技術】
現在、パッケージ基板では、電源からＩＣチップの電源／アースまでのループインダクタンスを低減するため、チップコンデンサを表面実装することがある。即ち、伝送損出となるループインダクタンスは、図１５（Ａ）に示すＩＣチップ２７０の電源端子２７２Ｐからパッケージ基板３００内の電源線を介して電源までの配線長、及び、電源からパッケージ基板３００内のアース線を介してＩＣチップ２７０のアース端子２７２Ｅまでの配線長に比例する。このため、図１５（Ｂ）に示すように、パッケージ基板３００にチップコンデンサ２９８を表面実装し、電源からＩＣチップの電源／アースまでの間にチップコンデンサ２９８を介在させることで、ループインダクタンスを決定するループ長を図中で実線で示すように、チップコンデンサ２９８間の配線長を短縮する。
【０００３】
【発明が解決しようとする課題】
しかしながら、ループインダクタンスのリアクタンス分ＸLは、次式に示すように周波数に依存する。
ＸL＝２πfＬ ｆ：周波数 Ｌ：インダクタンス
このため、ＩＣチップの高周波数化に伴い、図１５（Ｂ）を参照して上述したようにチップコンデンサを実装することによっては、ループインダクタンスのリアクタンス分ＸLを低減することができなくなってきた。
【０００４】
係る課題に対応するため、コンデンサを内蔵するセラミック板上に樹脂絶縁層及び配線層を積層することを本発明者は案出した。係る構成のパッケージ基板においては、ＩＣチップの直下にコンデンサを配設することで、ループ長を短縮できる。しかしながら、低い誘電率の樹脂と、コンデンサを形成する高い誘電率の誘電体層とを貫いて信号線を配設することになるため、インピーダンス不連続による信号の反射、及び、高誘電体通過時において信号伝搬の遅延を発生することが予想された。
【０００５】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、大容量のコンデンサをＩＣチップの近傍に配置できるパッケージ基板を提供することにある。
【０００８】
【課題を解決するための手段】
上述した課題を解決するため、請求項１は、コア基板の両面に樹脂絶縁層と導体回路とを積層してなるビルドアップ層を形成したパッケージ基板であって、
ＩＣチップ搭載部の下方であって、前記コア基板内に板状コンデンサを備え、 前記コア基板の両面のビルドアップ層を、前記コア基板に形成されたスルーホールを介して接続したこと技術的特徴とする。
【０００９】
請求項１では、コア基板の両面のビルドアップ層（配線）を、コア基板に形成されたスルーホールを介して接続し、コンデンサを信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。また、コア基板内に板状コンデンサを収容するため、パッケージ基板に反りが発生し難くなる。
【００１０】
請求項２は、コア基板の両面に樹脂絶縁層と導体回路とを積層してなるビルドアップ層を形成したパッケージ基板であって、
ＩＣチップ搭載部の下方であって、前記コア基板内に板状コンデンサを備え、 前記コア基板の両面のビルドアップ層を、前記コア基板内の前記板状コンデンサの電極を介して接続したこと技術的特徴とする。
【００１１】
請求項２では、コア基板の両面のビルドアップ層（配線）を、コア基板内の板状コンデンサの電極を介して接続するため、短い距離でＩＣチップとコンデンサ、コンデンサと外部接続基板、ＩＣチップと外部接続基板とを接続することができる。
【００１４】
請求項３は、コア基板の両面に樹脂絶縁層と導体回路とを積層してなるビルドアップ層を形成したパッケージ基板であって、
ＩＣチップ搭載部の下方であって、前記コア基板下面に板状コンデンサを備え、
前記コア基板に形成されたスルーホールとパッケージ基板の外部基板接続端子とを、コア基板の下面に形成されたビルドアップ層に形成されたビアを介して接続したことを技術的特徴とする。
【００１５】
請求項３では、コア基板に形成されたスルーホールとパッケージ基板の外部基板接続端子とを、コア基板の下面に形成されたビルドアップ層に形成されたビアを介して接続し、コンデンサを信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。また、コア基板下面に板状コンデンサを配設するため、コア基板に反りが発生し難くなる。
【００１６】
請求項４では、板状コンデンサがセラミック板からなるため、高誘電率の誘電体層を同時焼成により容易に形成することができる。
【００１７】
請求項５では、ＩＣチップの真下に板状コンデンサの金属基板を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。
【００１８】
請求項６では、ＩＣチップ直下に電源コンデンサを配置するため、ＩＣチップと電源コンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。
【００１９】
請求項７では、誘電体層が、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料で形成されているため、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成することで、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との化合物を意味し、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである化合物全般を意味する。その中でもチタン酸バリウムを用いることが特によい。誘電率を１０００以上にし易く、金属層と誘電体層との密着が優れているからである。
【００２０】
請求項８のパッケージ基板では、内蔵の板状コンデンサの表層（最外層の誘電体層）は、主に銅によって形成されている。これによって、層間樹脂絶縁層のバイアホールも主に銅からなる金属によって形成されていることから、異種金属による膨張率差などに起因する剥離を防止することができ、信頼性が向上する。
【００２１】
請求項９のパッケージ基板では、内蔵の板状コンデンサの表層（最外層の誘電体層）には、粗化層が形成されている。これによって、層間樹脂絶縁層及び層間樹脂絶縁層に形成されるバイアホールとの密着性が向上し、剥離や断線といった電気接続に起因する障害を防止できる。
粗化層は、電解めっき膜、酸化還元処理、エッチングによる粗化処理で形成することができる。粗化層は、平均粗度０．５〜５μｍの間で形成することが望ましい。０．５μｍ未満では、密着性の向上が望めない。他方、５μｍを越えると、バイアホールを形成する際に、底面に樹脂残りを引き起こし、信頼性の低下が懸念されるからである。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
[第１実施形態]
先ず、本発明の第１実施形態に係るパッケージ基板の構成について図６、図７を参照して説明する。図６は、パッケージ基板１０の断面を示し、図７は、図６に示すパッケージ基板１０にＩＣチップ７０を搭載し、ドータボード８０側へ取り付けた状態を示している。
【００２３】
図６に示すようにパッケージ基板１０は、板状コンデンサ３０と、板状コンデンサ３０を収容するコア基板２０と、ビルドアップ層９０Ａ、９０Ｂを構成する層間樹脂絶縁層４０、１４０、２４０とからなる。層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂誘電体層１４０には、バイアホール１４６及び導体回路１４８が形成されている。層間樹脂絶縁層２４０には、バイアホール２４６及び導体回路２４８が形成されている。
【００２４】
図７に示すように上側のビルドアップ層９０Ａのバイアホール２４６には、ＩＣチップ７０のパッド７２Ｓ、７２Ｐ１，７２Ｐ２へ接続するためのバンプ６６が形成されている。一方、下側のビルドアップ層９０Ｂの導体回路２４８には、ドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２へ接続するためのバンプ６６が配設されている。コア基板２０にはスルーホール２６が形成されている。
【００２５】
板状コンデンサ３０は、金属基板１２の表面に誘電体層１４及び導電体層１６が配設されてなる。即ち、金属基板１２の表面に誘電体層１４を、更に誘電体層１４の表面に導電体層１６を配設することで電源用コンデンサが形成されている。
【００２６】
図７中に示すドータボード８０の信号用のパッド８２Ｓは、バンプ６６−導体回路２４８−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６−スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−導体回路１４８−バイアホール２４６−導体回路２４８−バイアホール２４６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。更に図示しないが、パッド８２Ｓは、スルーホール２６−バイアホール４６−導体回路４８−バイアホール１４６−導体回路１４８−バイアホール２４６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。
【００２７】
ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６−導体回路２４８−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６−電源端子１７を介して板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。同様に、ドータボード８０の他方の電源用のパッド８２Ｐ２は、バンプ６６−導体回路２４８−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して板状コンデンサ３０の他方の電極を構成する導電体層１６へ接続されている。
【００２８】
一方、ＩＣチップの電源用のパッド７２Ｐ１は、バンプ６６−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６−電源端子１７を介して、板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。ＩＣチップの電源用の他方のパッド７２Ｐ２は、バンプ６６−バイアホール２４６−導体回路１４８−バイアホール１４６−導体回路４８−バイアホール４６を介して、上述した電源用コンデンサの他方の電極を構成する導電体層１６へ接続されている。即ち、ドータボード８０から供給された電力は、ＩＣチップ直下の板状コンデンサ３０を介してＩＣチップ側へ供給される。
【００２９】
本実施形態のパッケージ基板１０では、ＩＣチップ７０の直下に板状コンデンサ３０を配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを短縮することができる。
【００３０】
本実施形態では、コア基板２０の両面のビルドアップ層９０Ａ、９０Ｂの配線（バイアホール４６、導体回路４８、バイアホール１４６、導体回路１４８、バイアホール２４６、導体回路２４８）を、コア基板２０内の板状コンデンサ３０の電極（導電体層）１６を介して接続するため、短い距離でＩＣチップ７０とコンデンサ３０、コンデンサ３０とドータボード（外部接続基板）８０、ＩＣチップ７０とドータボード８０とを接続することができる。
【００３１】
また、本実施形態のパッケージ基板では、誘電体層１４が、無機材料として、誘電率の高い酸化チタンバリウムから構成されており、誘電体層の厚みを薄くすることで、コンデンサを大容量に形成できる。更に、金属単体である金属基板１２上に無機材料を焼結するため、焼結物は１種類であり、雰囲気制御、焼結制御が容易であり、誘電率の安定した誘電体層を形成することができる。ここで、誘電体層としては、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料を用いることで、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との化合物を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである化合物全般を意味する。
【００３２】
更に、板状コンデンサ３０を収容するコア基板２０側にドータボード８０への接続用のスルーホール２６を設け、板状コンデンサ３０の誘電体層１４を信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。
【００３３】
また、ＩＣチップ７０の真下に金属基板１２を配設するため、ＩＣチップからマザーボード側への電磁波干渉をシールドすることができる。また、熱伝導性、耐熱性の高い金属基板１２側を用いるため、ＩＣチップを効率的に冷却できる。更に、金属基板１２を用いるため、薄く形成しても十分な基板剛性が得られ、パッケージ基板に反りを発生させない。
【００３４】
また更に、平坦な金属基板１２上に層間樹脂絶縁層４０、１４０、２４０を形成するため、膜厚を高精度に制御でき、導体回路４８，１４８，２４８の特性インピーダンス制御が容易となり、高速伝搬に適した設計が可能となる。
【００３５】
ひき続き、図６を参照して上述したパッケージ基板の製造方法について、図１〜図５を参照して説明する。
厚さ２００〜１０００μｍの銅、アルミニウム等からなる金属基板１２を出発材料とする（図１（Ａ））。酸化チタンバリウムを周知の方法でグリーンシート１４αにし、金属基板１２に貼り付け、当該グリーンシート１４αに開口１４ａをパンチング、又は、レーザにより穿設する（図１（Ｂ））。引き続き、プレーン層となるＡｇペースト１６αをグリーンシート１４α上に印刷し、開口１４ａに電極端子となるＡgペースト１７αを印刷する（図１（Ｃ））。ここでは、Ａｇを用いているが、Ｃｕペーストを使用することもできる。
【００３６】
これら積層体を熱圧着した後、空気中において９５０℃で３０分間焼成し、金属基板１２、誘電体層１４、導電体層１６から成る板状コンデンサ３０を形成する（図１（Ｄ））。本実施形態では、誘電体層１４を焼成により形成するため、酸化チタンバリウム等の無機高誘電率材料を用いることができ、大容量のコンデンサを形成することが可能となる。
【００３７】
一方、コア基板２０を用意する（図２（Ａ））。このコア基板２０としては、エポキシ樹脂を含浸させたプリプレグを積層してなる積層板を用いることができる。エポキシ以外でも、ＢＴ、フェノール樹脂あるいはガラスクロスなどの強化材を含有しているもの等、一般的にプリント配線板で使用されるものを用い得る。次に、パンチングで通孔２０ａを打ち抜き、ドリルでスルーホール用の３００〜５００μｍの通孔２２を穿設する（図２（Ｂ））。その後、無電解めっき及び電解めっきを行い、該コア基板２０の表面に金属膜２４を形成する（図２（Ｃ））。そして、金属膜２４をパターンエッチングしてスルーホール２６を形成する（図２（Ｄ））。最後に、スルーホール２６内に、銅ペースト２８を充填する（図２（Ｅ））。コアとなる基板は、樹脂であり、融点が３００℃以下であるため、３５０℃以上の温度を加えると、溶解、軟化もしくは、炭化してしまう。
【００３８】
引き続き、上記図２を参照して上述した工程で完成したコア基板２０の通孔２０ａに、図１を参照して上述した工程で完成した板状コンデンサ３０を嵌入する（図３（Ａ））。そして、導電体層１６及びコア基板２０の上に、絶縁樹脂４０αを塗布する（図３（Ｂ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることもできる。
【００３９】
絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、スルーホール２６又は導電体層１６へ至る開口径２０〜２５０μｍの非貫通孔４０ａを形成する（図３（Ｃ））。その後、デスミヤ処理を施す。
【００４０】
コア基板２０にパラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ０．２〜５μｍの無電解めっき膜４２を析出させる（図４（Ａ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。また、層間樹脂絶縁層に粗化層を設けてから、めっき膜を形成してもよい。
【００４１】
引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ25μｍのめっきレジストレジスト４３を形成する（図４（Ｂ））。そして、無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（図４（Ｃ））。
【００４２】
そして、レジスト４３及びマスク４５を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（図５（Ａ））。
【００４３】
更に、クロム酸、過マンガン酸などに１分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行ってもよい。
【００４４】
上述した図３（Ｂ）〜図５（Ａ）の処理を繰り返し、層間樹脂誘電体層１４０、バイアホール１４６、導体回路１４８、及び、層間樹脂絶縁層２４０、バイアホール２４６を形成する（図５（Ｂ））。
【００４５】
上述したパッケージ基板にはんだバンプを形成する。基板の両面に、ソルダーレジスト組成物を30μｍの厚さで塗布し、乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルム（図示せず）を密着させて載置し、紫外線で露光し、現像処理する。そしてさらに、加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）の開口６０ａを有するソルダーレジスト層（厚み20μｍ）６０を形成する（図５（Ｃ））。
【００４６】
そして、ソルダーレジスト層６０の開口部６０ａに、半田ペーストを充填する（図示せず）。その後、開口部６０ａに充填された半田を 200℃でリフローすることにより、半田バンプ（半田体）６６を形成する（図６参照）。なお、耐食性を向上させるため、開口部６０ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっき、スパッタにより形成することも可能である。
【００４７】
次に、該パッケージ基板へのＩＣチップの載置及び、ドータボードへの取り付けについて、図７を参照して説明する。完成したパッケージ基板１０の半田バンプ６６にＩＣチップ７０の半田パッド７２Ｓ、７２Ｐ１、７２Ｐ２が対応するように、ＩＣチップ７０を載置し、リフローを行うことで、ＩＣチップ７０の取り付けを行う。同様に、パッケージ基板１０の半田バンプ６６にドータボード８０のパッド８２Ｓ、８２Ｐ１、８２Ｐ２をリフローすることで、ドータボード８０へパッケージ基板１０を取り付ける。
【００４８】
引き続き、本発明の第１実施形態の改変例に係るパッケージ基板について、図８及び図９を参照して説明する。改変例のパッケージ基板１０は、上述した第１実施形態とほぼ同様である。但し、この改変例のパッケージ基板では、導電性ピン８４が配設され、該導電性ピン８４を介してドータボードとの接続を取るように形成されている。
【００４９】
また、上述した第１実施形態では、板状コンデンサ３０が単板の金属板から構成されていたが、改変例では、板状コンデンサ１３０は、セラミック板１１８を３枚積層することで構成されている。図９に板状コンデンサ１３０の断面を拡大して示す。各セラミック板１１８の表面には、コンデンサの電極となる導電体層１１２が配設され、該導電体層１１２の表面には第１実施形態と同様の構成の誘電体層１１４が配設され、該誘電体層１１４の表面には、コンデンサの他方の電極となる誘電体層１１６が更に形成されている。板状コンデンサ１３０は、セラミック板１１８となるセラミックグリーンシートを３層積層した状態で、同時焼成により製造される。
【００５０】
改変例では、板状コンデンサ１３０がセラミック板１１８からなるため、高誘電率の誘電体層１１４を同時焼成により容易に形成することができる。
【００５１】
[第２実施形態]
引き続き、本発明の第２実施形態に係るパッケージ基板の構成について図１０を参照して説明する。
上述した第１実施形態においては、板状コンデンサ３０がコア基板２０の中央に形成された通孔２０ａ内に収容された。これに対して、第２実施形態では、コア基板２０の上側に板状コンデンサ３０が配設されている。
【００５２】
ここで、ＩＣチップ７０の電源用のパッド７２Ｐ１は、バンプ６６及び電源端子１７を介して、板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。ＩＣチップの電源用の他方のパッド７２Ｐ２は、バンプ６６を介して板状コンデンサ３０の他方の電極を構成する導電体層１６に接続されている。
【００５３】
一方、ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６−電源端子１７を介して、板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。同様に、ドータボード８０の他方の電源用のパッド８２Ｐ２は、バンプ６６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６を介して板状コンデンサ３０の他方の電極を構成する導電体層１６へ接続されている。
【００５４】
他方、ＩＣチップ７２の信号用パッド７２Ｓは、バンプ６６−ビルドアップ層９０Ａの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−バンプ６６を介して、ドータボード８０の信号用パッド８２Ｓへ接続されている。
【００５５】
この第２実施形態においては、ＩＣチップ７０の信号用パッド７２Ｓとコア基板２０に形成されたスルーホール２６とを、コア基板２０の上面に形成されたビルドアップ層９０Ａに形成されたビア２４６、１４６、４６を介して接続し、板状コンデンサ３０を信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。また、コア基板２０上面に板状コンデンサ３０を配設するため、コア基板に反りが発生し難い。
【００５６】
第２実施形態のパッケージ基板１１０では、ＩＣチップ７０の直下に板状コンデンサ３０を配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを最短にすることができる。
【００５７】
次に、本発明の第２実施形態の改変例に係るパッケージ基板について、図１１を参照して説明する。改変例のパッケージ基板１１０は、上述した第２実施形態とほぼ同様である。但し、この改変例のパッケージ基板では、導電性ピン８４が配設され、該導電性ピン８４を介してドータボードとの接続を取るように形成されている。
【００５８】
また、上述した第２実施形態では、板状コンデンサ３０が単板の金属板から構成されていたが、改変例では、板状コンデンサ１３０は、セラミック板１１８を３枚積層することで構成されている（図９参照）。
【００５９】
[第３実施形態]
引き続き、本発明の第３実施形態に係るパッケージ基板の構成について図１２を参照して説明する。
上述した第１実施形態においては、板状コンデンサ３０がコア基板２０の中央に形成された通孔２０ａ内に収容された。これに対して、第３実施形態では、コア基板２０の下側に板状コンデンサ３０が配設されている。
【００６０】
ここで、ＩＣチップ７０の電源用のパッド７２Ｐ１は、バンプ６６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６−電源端子１７を介して、板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。同様に、ＩＣチップの電源用の他方のパッド７２Ｐ２は、バンプ６６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６を介して板状コンデンサ３０の他方の電極を構成する導電体層１６に接続されている。
【００６１】
一方、ドータボード８０の電源用のパッド８２Ｐ１は、バンプ６６−電源端子１７を介して、板状コンデンサ３０の電極を構成する金属基板１２へ接続されている。同様に、ドータボード８０の電源用のパッド８２Ｐ２は、バンプ６６を介して板状コンデンサ３０の他方の電極を構成する導電体層１６へ接続されている。
【００６２】
他方、ＩＣチップ７２の信号用パッド７２Ｓは、バンプ６６−ビルドアップ層９０Ａの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−スルーホール２６−ビルドアップ層９０Ｂの層間樹脂絶縁層２４０、１４０、４０の導体回路２４８、１４８、４８及びバイアホール２４６、１４６、４６−バンプ６６を介して、ドータボード８０の信号用パッド８２Ｓへ接続されている。
【００６３】
この第３実施形態においては、コア基板２０に形成されたスルーホール２６とドータボード接続用バンプ６６とを、コア基板２０の下面に形成されたビルドアップ層９０Ｂに形成されたビア２４６、１４６、４６を介して接続し、板状コンデンサ３０を信号線が通過しないため、高誘電体によるインピーダンス不連続による反射、及び、高誘電体通過による伝搬遅延が発生しない。また、コア基板２０下面に板状コンデンサ３０を配設するため、コア基板に反りが発生し難くなる。
【００６４】
第３実施形態のパッケージ基板１１０では、ＩＣチップ７０の直下に板状コンデンサ３０を配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。即ち、ループインダクタンスを決定するループ長さを短縮することができる。
【００６５】
次に、本発明の第３実施形態の改変例に係るパッケージ基板について、図１３を参照して説明する。改変例のパッケージ基板１１０は、上述した第３実施形態とほぼ同様である。但し、この改変例のパッケージ基板では、導電性ピン８４が配設され、該導電性ピン８４を介してドータボードとの接続を取るように形成されている。
【００６６】
また、上述した第３実施形態では、板状コンデンサ３０が単板の金属板から構成されていたが、改変例では、板状コンデンサ１３０は、セラミック板１１８を３枚積層することで構成されている（図９参照）。なお、第１、第２、第３実施形態の改変例では、複数枚のセラミック板から成る板状コンデンサ１３０を示したが、単板式に構成することも、あるいは、導電体層と誘電体層とを積層した状態（ラミネート状態）で折り畳み、コンデンサを構成することも可能である。
【００６７】
[第４実施形態]
図１４（Ａ）に第４実施形態に係るパッケージ基板に内蔵される板状コンデンサを示す。第４実施形態では、板状コンデンサ３０は、金属基板１２の表面に誘電体層１４及び導電体層１６が配設されてなる。誘電体層１６は、銀又は銅ペーストを焼成して成り、この誘電体層１６の表面に、無電解銅めっき膜１８ｂと電解銅めっき膜１８ｂとが形成されている。
【００６８】
第４実施形態では、板状コンデンサ３０の表層（最外層の誘電体層１６）には、銅めっき膜１８ａ、１８ｂが配設されている。これによって、層間樹脂絶縁層のバイアホールも主に銅からなる金属によって形成されていることから、異種金属による膨張率差などに起因する剥離を防止することができ、信頼性が向上する。
【００６９】
[第５実施形態]
図１４（Ｂ）に第５実施形態に係るパッケージ基板に内蔵される板状コンデンサを示す。第５実施形態では、板状コンデンサ３０は、金属基板１２の表面に誘電体層１４及び導電体層１６が配設されてなる。誘電体層１６の表面には、Ｃｕ−Ｎｉ−Ｐの合金からなる無電解めっき膜により平均粗度３μｍの粗化層２１が形成されている。粗化層は、無電解めっき膜の代わりに、第二銅錯体と有機塩酸からなるエッチング液により、また、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い形成することもできる。
【００７０】
第５実施形態のパッケージ基板では、内蔵の板状コンデンサの表層（最外層の誘電体層）に粗化層２１が形成されている。これによって、層間樹脂絶縁層及び層間樹脂絶縁層に形成されるバイアホールとの密着性が向上し、剥離や断線といった電気接続に起因する障害を防止できる。
【００７１】
【発明の効果】
本発明の構成により、ＩＣチップへ大電力を供給することができ、ループインダクタンスを低減でき、かつ、コンデンサを内蔵することから、反りや基板の収縮などに起因する剥離が防止できる。また、コンデンサと層間樹脂絶縁層のバイアホールとが接続されているため、電気的接続性、信頼性が向上する。
更に、コンデンサの表層に銅を形成することで、銅から成るバイアホールとの接続信頼性が向上する。
一方、コンデンサの表層に、粗化層を形成することで、層間樹脂絶縁層及びバイアホールとの接続信頼性がより向上する。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図５】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図６】第１実施形態に係るパッケージ基板の断面図である。
【図７】第１実施形態に係るパッケージ基板の断面図である。
【図８】第１実施形態の改変例に係るパッケージ基板の断面図である。
【図９】図８に示すパッケージ基板の板状コンデンサの断面図である。
【図１０】本発明の第２実施形態に係るパッケージ基板の断面図である。
【図１１】本発明の第２実施形態の改変例に係るパッケージ基板の断面図である。
【図１２】本発明の第３実施形態に係るパッケージ基板の断面図である。
【図１３】本発明の第３実施形態の改変例に係るパッケージ基板の断面図である。
【図１４】図１４（Ａ）は、本発明の第４実施形態の板状コンデンサの断面図であり、図１４（Ｂ）は、第５実施形態の板状コンデンサの断面図である。
【図１５】図１５（Ａ）及び図１５（Ｂ）は、従来技術に係るパッケージ基板のループインダクタンスの説明図である。
【符号の説明】
１２ 金属基板
１４ 誘電体層
１６ 導電体層（電極）
２０ コア基板
２０ａ 通孔
３０ 板状コンデンサ
４０ 層間樹脂絶縁層
４０ａ 非貫通孔
４２ 無電解めっき膜
４４ 電解めっき
４６ バイアホール
４８ 導体回路
６０ ソルダーレジスト
６６ 半田バンプ
７０ ＩＣチップ
８０ ドータボード
８４ 導電性ピン
１４０ 層間樹脂絶縁層
１４６ バイアホール
Claims (9)
- コア基板の両面に樹脂絶縁層と導体回路とを積層してなるビルドアップ層を形成したパッケージ基板であって、
ＩＣチップ搭載部の下方であって、前記コア基板内に板状コンデンサを備え、 前記コア基板の両面のビルドアップ層を、前記コア基板に形成されたスルーホールを介して接続したことを特徴とするパッケージ基板。 - コア基板の両面に樹脂絶縁層と導体回路とを積層してなるビルドアップ層を形成したパッケージ基板であって、
ＩＣチップ搭載部の下方であって、前記コア基板内に板状コンデンサを備え、 前記コア基板の両面のビルドアップ層を、前記コア基板内の前記板状コンデンサの電極を介して接続したことを特徴とするパッケージ基板。 - コア基板の両面に樹脂絶縁層と導体回路とを積層してなるビルドアップ層を形成したパッケージ基板であって、
ＩＣチップ搭載部の下方であって、前記コア基板下面に板状コンデンサを備え、
前記コア基板に形成されたスルーホールとパッケージ基板の外部基板接続端子とを、コア基板の下面に形成されたビルドアップ層に形成されたビアを介して接続したことを特徴とするパッケージ基板。 - 前記板状コンデンサが、セラミック板に導電体層と誘電体層とを設けてなる請求項１〜３に記載のパッケージ基板。
- 前記板状コンデンサが、金属板に導電体層と誘電体層とを設けてなる請求項１〜３に記載のパッケージ基板。
- 前記板状コンデンサを電源用のコンデンサとしたことを特徴とする請求項１〜３のパッケージ基板。
- 前記誘電体層が、酸化チタン塩あるいはペロブスカイト系材料で形成されてなることを特徴とする請求項４又は５のパッケージ基板。
- 前記板状コンデンサの表層に銅が形成されていることを特徴とする請求項１〜７のパッケージ基板。
- 前記板状コンデンサの表層に粗化層が形成されていることを特徴とする請求項１〜７のパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000364381A JP4592177B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34225599 | 1999-12-01 | ||
| JP11-342255 | 1999-12-01 | ||
| JP2000364381A JP4592177B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223299A JP2001223299A (ja) | 2001-08-17 |
| JP4592177B2 true JP4592177B2 (ja) | 2010-12-01 |
Family
ID=26577202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000364381A Expired - Lifetime JP4592177B2 (ja) | 1999-12-01 | 2000-11-30 | パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4592177B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271476B2 (en) * | 2003-08-28 | 2007-09-18 | Kyocera Corporation | Wiring substrate for mounting semiconductor components |
| JP4772132B2 (ja) * | 2009-01-13 | 2011-09-14 | 京セラ株式会社 | コンデンサ素子内蔵多層配線基板 |
| JP6287149B2 (ja) | 2013-12-10 | 2018-03-07 | イビデン株式会社 | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 |
| CN113380638A (zh) * | 2021-05-21 | 2021-09-10 | 苏州通富超威半导体有限公司 | 封装体上通孔的设置方法及封装体的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136396A (ja) * | 1989-10-23 | 1991-06-11 | Matsushita Electric Ind Co Ltd | 電子回路部品とその製造方法及び電子回路装置 |
| JPH06338587A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Chem Co Ltd | メモリモジュールの製造方法 |
| JPH1167961A (ja) * | 1997-08-09 | 1999-03-09 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JPH11298104A (ja) * | 1998-04-16 | 1999-10-29 | Sumitomo Metal Electronics Devices Inc | 半導体搭載用回路基板 |
| JPH11307687A (ja) * | 1998-04-16 | 1999-11-05 | Ibiden Co Ltd | パッケージ基板 |
-
2000
- 2000-11-30 JP JP2000364381A patent/JP4592177B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136396A (ja) * | 1989-10-23 | 1991-06-11 | Matsushita Electric Ind Co Ltd | 電子回路部品とその製造方法及び電子回路装置 |
| JPH06338587A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Chem Co Ltd | メモリモジュールの製造方法 |
| JPH1167961A (ja) * | 1997-08-09 | 1999-03-09 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JPH11298104A (ja) * | 1998-04-16 | 1999-10-29 | Sumitomo Metal Electronics Devices Inc | 半導体搭載用回路基板 |
| JPH11307687A (ja) * | 1998-04-16 | 1999-11-05 | Ibiden Co Ltd | パッケージ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001223299A (ja) | 2001-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101049390B1 (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
| JP4427874B2 (ja) | 多層配線板の製造方法および多層配線板 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPWO2008053833A1 (ja) | 多層プリント配線板 | |
| WO2007086498A1 (ja) | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 | |
| WO2006046510A1 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP2011119628A (ja) | 電子部品内装型プリント基板及びその製造方法 | |
| JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
| KR100619348B1 (ko) | 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법 | |
| JP2012114457A (ja) | プリント配線板 | |
| JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| JP3888943B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP4060491B2 (ja) | パッケージ基板 | |
| JP2003332739A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP4771583B2 (ja) | パッケージ基板 | |
| JP2003007896A (ja) | 多層プリント配線板 | |
| JP4592177B2 (ja) | パッケージ基板 | |
| JP4315580B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4798840B2 (ja) | パッケージ基板 | |
| JP4386525B2 (ja) | プリント配線板 | |
| JP2001244636A (ja) | プリント配線板 | |
| JP2001217356A (ja) | 多層回路基板および半導体装置 | |
| JP2005123547A (ja) | インターポーザ、多層プリント配線板 | |
| JP4437361B2 (ja) | プリント配線板及びプリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4592177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |