JPH10333178A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10333178A JPH10333178A JP9137294A JP13729497A JPH10333178A JP H10333178 A JPH10333178 A JP H10333178A JP 9137294 A JP9137294 A JP 9137294A JP 13729497 A JP13729497 A JP 13729497A JP H10333178 A JPH10333178 A JP H10333178A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- opening
- substrate
- display device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
現し、かつ表示品位の優れた液晶表示装置を提供するこ
と。 【解決手段】 液晶表示装置が、第1の基板および第2
の基板と、該第1の基板および第2の基板に挟まれた液
晶層と、該第1の基板と該液晶層との間に設けられたス
イッチング素子と、該第1の基板と該液晶層との間に設
けられた層間絶縁膜と、該層間絶縁膜上に設けられた画
素電極と、該第2の基板と該液晶層との間に設けられた
対向電極と、該スイッチング素子に接続されたゲート信
号線およびソース信号線と、を備えている。さらに、該
層間絶縁膜は第1の開口部および第2の開口部を有して
いる。該画素電極は該第1の開口部を介して該スイッチ
ング素子と電気的に接続しており、さらに、該第2の開
口部は該スイッチング素子上に設けられている。
Description
装置に関し、特に画素電極ごとに設けられた薄膜トラン
ジスタのしきい値特性にばらつきが少ない液晶表示装置
に関する。
て薄膜トランジスタ(TFT)を用いた液晶表示装置の
構成を模式的に説明する。
素容量522、ゲート信号線524、ソース信号線52
6、補助容量配線525、および駆動回路580・59
0を有する。TFT523および絵素容量522はマト
リクス状に形成されている。また、絵素容量522は、
保持容量520と液晶容量530とから構成される。
1の方向(列方向)に沿って延び、一方、複数のソース
信号線526は、第1の方向とは直交する第2の方向
(行方向)にそれぞれ延びる。ゲート信号線524のそ
れぞれは、対応する列に位置するTFT523のゲート
電極524aに接続されている。また、ソース信号線5
26のそれぞれは、対応する行に位置するTFT523
のソース電極505に接続されている。
晶容量530に含まれる画素電極と、保持容量520の
一方の端子とに接続されている。保持容量520の他方
の端子は、補助容量配線525に接続され、さらに対向
基板上の対向基板15(図6)と接続される。
よって走査信号が与えられ、ソース信号線526には駆
動回路590によってビデオ信号が与えられる。TFT
523はゲート信号線524から入力される走査信号に
応じて、ソース信号線526からのビデオ信号を絵素容
量522に与える。
500の表示領域における構造を具体的に説明する。図
7は、1画素領域に対応する平面図であり、図8は、図
7中に示した線A−A'に沿った断面図である。
クス基板500a、対向基板500bおよびそれらの間
に位置する液晶層517を有する。
を説明する。アクティブマトリクス基板500aは、透
光性を有する絶縁性基板501を有する。絶縁性基板5
01上には、ゲート信号線524、ゲート電極524a
および補助容量配線525が形成されている。さらにそ
れらの配線を覆うように絶縁性基板501上にゲート絶
縁膜503が設けられている。
24aと重畳するように半導体層504が設けられ、さ
らに半導体層504上に、ソース電極505およびドレ
イン電極506となるn+−Si層がそれぞれ設けられて
いる。n+−Si層は互いに半導体層504上で分離して
いる。なお、TFT523は、ゲート電極524a、ソ
ース電極505およびドレイン電極506を含む部分で
ある。
極となるITO膜507aと金属層508aとが形成さ
れている。さらにITO膜507aと金属層508aと
は、絶縁膜503上でゲート信号線524(図6)と直
交する方向に沿って延びており、ソース信号線526を
構成する。ドレイン電極506上には、ドレイン引出し
電極となるITO膜507bと、金属層508bとが形
成されている。ITO膜507bは後述するコンタクト
ホール510の下まで延びており、引出し電極507を
形成している。
び引出し電極507を覆って、層間絶縁膜509が設け
られている。層間絶縁膜509上には、透明導電膜から
なる画素電極511が設けられている。さらに層間絶縁
膜509上および画素電極511上に配向膜516が形
成されている。
を貫くスルーホール510が設けられている。スルーホ
ール510を介して、画素電極511が引出し電極50
7に電気的に接続されている。このことによって、画素
電極511とTFT523のドレイン電極506とが電
気的に接続されている。
501上に設けられた補助容量配線525の位置に対応
する。補助容量配線525、絶縁膜503および引出し
電極507の重畳部分が、保持容量520を構成する。
縁性基板512上に、カラーフィルタ514および遮光
膜513が設けられている。カラーフィルタ514上お
よび遮光膜513上には、対向電極515が形成されて
いる。さらに、対向基板15上には、配向膜516が設
けられている。
号線524およびソース信号線526と、画素電極51
1との間には、層間絶縁膜509が設けられている。こ
のため、ゲート信号線524およびソース信号線526
に、画素電極511を重ね合わせることが可能である。
この様な構造は例えば特開昭58−172685号公報
に開示されており、この構造によって、開口率が向上す
る効果が知られている。またこの構造によってゲート信
号線・ソース信号線に起因する電界を画素電極511が
シールドすることができ、この結果、液晶の配向不良を
抑制できるといった効果も知られている。
号線・ソース信号線等に対して、画素電極を重畳させた
液晶表示装置を形成するためには、ゲート信号線・ソー
ス信号線等と画素電極との間に形成される寄生容量を低
減する必要がある。
表示装置において、シャドーイングと呼ばれる表示品位
問題に大きな影響を与える。シャドーイングはアクティ
ブマトリクス液晶表示装置の駆動方法を工夫することで
低減することができるが、本質的な改善のためには、寄
生容量自体を低減することが望ましい。
ル樹脂、ポリイミド、ベンゾシクロブテン、フッ素樹脂
等が使用される。これらの材料を用いれば低誘電率(比
誘電率が酸化シリコン膜以下)を有し、かつ2〜5μm
の膜厚の絶縁膜が得られるからである。しかしながら、
これらの有機絶縁膜は、不純物として金属イオンを数百
ppbオーダーで含有している。金属イオンの不純物
は、TFTのしきい値電圧にばらつきを生じさせ、液晶
表示装置の製造ばらつきを大きくするという問題点があ
った。
たものであり、その目的とするところは、TFTのしき
い値電圧ばらつきの安定化を実現し、かつ表示品位の優
れた液晶表示装置を提供することにある。
は、第1の基板および第2の基板と、該第1の基板およ
び第2の基板に挟まれた液晶層と、該第1の基板と該液
晶層との間に設けられたスイッチング素子と、該第1の
基板と該液晶層との間に設けられた層間絶縁膜と、該層
間絶縁膜上に設けられた画素電極と、該第2の基板と該
液晶層との間に設けられた対向電極と、該スイッチング
素子に接続されたゲート信号線およびソース信号線と、
を備えた液晶表示装置であって、該層間絶縁膜は第1の
開口部および第2の開口部を有し、該画素電極が該第1
の開口部を介して該スイッチング素子と電気的に接続し
ており、該第2の開口部が該スイッチング素子上に設け
られていて、そのことにより上記目的が達成される。
の遮光体と、前記第2の開口部を覆う第2の遮光体と、
をさらに備え、そのことによって該第1の開口部と該第
2の開口部とが遮光される。
は薄膜トランジスタである。
は、前記ゲート信号線と電気的に接続されたゲート電極
と、前記ソース信号線と電気的に接続されたソース電極
と、前記画素電極と電気的に接続されたドレイン電極
と、該ゲート電極に電圧が印加された場合に該ソース電
極と該ドレイン電極とを電気的に接続するチャネル領域
と、を含み、前記第2の開口部は該半導体領域上に設け
られている。
の遮光体と、前記第2の開口部を覆う第2の遮光体と、
をさらに備え、そのことによって該第1の開口部と該第
2の開口部とが遮光される。
記ゲート電極である。
記第2の基板と前記液晶層との間に形成されている。
体が前記第1の基板と前記薄膜トランジスタとの間に形
成されており、該薄膜トランジスタが絶縁膜を介して該
遮光体上に形成されている。
する有機絶縁膜から形成されている。
び前記ソース信号線は前記画素電極の周辺部分と前記層
間絶縁膜を介して重なり合う。
び第2の基板と、該第1の基板および第2の基板に挟ま
れた液晶層と、該第1の基板と該液晶層との間に設けら
れたスイッチング素子と、該第1の基板と該液晶層との
間に設けられた層間絶縁膜と、該層間絶縁膜上に設けら
れた画素電極と、該第2の基板と該液晶層との間に設け
られた対向電極と、該スイッチング素子に接続されたゲ
ート信号線およびソース信号線と、を備えており、該層
間絶縁膜は開口部を有し、該画素電極は該開口部を介し
て該スイッチング素子と電気的に接続しており、該開口
部は該スイッチング素子上に設けられていて、そのこと
により上記目的が達成される。
らに備え、そのことによって該開口部が遮光される。
は薄膜トランジスタである。
は、前記ゲート信号線と電気的に接続されたゲート電極
と、前記ソース信号線と電気的に接続されたソース電極
と、前記画素電極と電気的に接続されたドレイン電極
と、該ゲート電極に電圧が印加された場合に該ソース電
極と該ドレイン電極とを電気的に接続するチャネル領域
と、を含み、前記開口部は該チャネル領域上とドレイン
電極上とに設けられている。
らに備え、そのことによって該開口部が遮光される。
ート電極である。
の基板と前記液晶層との間に形成されたている。
記第1の基板と前記薄膜トランジスタとの間に形成され
ており、該薄膜トランジスタが絶縁膜を介して該遮光体
上に形成されている。
する有機絶縁膜から形成されている。
び前記ソース信号線は前記画素電極の周辺部分と前記層
間絶縁膜を介して重なり合う。
グ素子上で削除するため、スイッチング素子に対する層
間絶縁膜中の金属イオンの影響を除去できる。このた
め、スイッチング素子のしきい値電圧のばらつきの安定
化を実現することができる。
は、層間絶縁膜の傾斜面ができる。この結果、傾斜面が
液晶分子の配向に影響を与えて、傾斜面の近傍に液晶の
ドメインが発生する。これに対して、層間絶縁膜の傾斜
面を隠すように遮光体を形成することにより、表示品位
の優れた液晶表示装置を形成することができる。
ここで図1は実施形態1における液晶表示装置100の
1つの画素領域の平面構成を示す図であり、図2は実施
形態1における液晶表示装置の断面構成を示す図であ
る。
クス基板100aと、アクティブマトリクス基板100
aに対向して位置する対向基板100bとを有する。ア
クティブマトリクス基板100aと対向基板100bと
の間には、液晶層17が挟持されている。
縁性基板である第1の基板1を有する。第1の基板1は
可視光に対して透光性を有している。第1の基板1上に
は、ゲート電極24aと、ゲート信号線24と、補助容
量配線19と、が位置する。ゲート電極24aはゲート
信号線24に電気的に接続されている。補助容量配線1
9は、ゲート絶縁膜3を介して、後述する第1の開口部
10と重なり合う。また、補助容量配線19が第1の開
口部10の底面(基板1側の断面)のエッジ部分から、
幅方向の両側へそれぞれ約5μmづつはみ出すように、
補助容量配線19の幅が設定されている。ゲート電極2
4aと、ゲート信号線24と、補助容量配線19とを覆
って、第1の基板1上にゲート絶縁膜3が位置する。
と重畳するように半導体層4が設けられている。さらに
半導体層4上に、それぞれソース電極5およびドレイン
電極6となる、2つのn+−Si層が位置する。2つのn+
−Si層は、互いに半導体層4上で分離していて、このこ
とによって、半導体層4中にチャネル領域4aが形成さ
れている。チャネル領域4aは、ゲート電極24aに電
圧が印加された場合にソース電極5とドレイン電極6と
を電気的に接続する。なお、TFT23は、ゲート電極
24aと、半導体層4と、ソース電極5と、ドレイン電
極6と、を含む部分である。
層8aとが形成されている。ITO膜7aと金属層8a
とは、ソース電極5上でソース引出し電極として機能す
る。さらに、ITO膜7aと金属層8aとは、絶縁膜3
上でゲート信号線24とは直交する方向に沿って延び
て、ソース信号線26を構成する。
属層8bとが形成されている。ITO膜7bと金属層8
bとは、ドレイン電極6上でドレイン引出し電極として
機能する。また、ITO膜7bは第1の開口部10の下
まで延びており、このことによって、画素電極11とド
レイン電極6とを電気的に接続する引出し電極7を形成
する。
て、絶縁膜3上に層間絶縁膜9が位置する。また、層間
絶縁膜9上には、透明導電膜からなる画素電極11が位
置する。さらに層間絶縁膜9上および画素電極11上に
配向膜16が位置する。画素電極11の周辺部分は、ゲ
ート信号線24およびソース信号線26のそれぞれの周
辺部に、層間絶縁膜9を介して重畳している。
貫く第1の開口部10と、第2の開口部18とを有す
る。第1の開口部10は、第1の基板1上に設けられた
補助容量配線19の一部に対向する位置に設けられてい
る。また、第2の開口部18はTFT23上に設けられ
ている。
し電極7とを電気的に接続するスルーホールとして機能
する。このことによって、画素電極11とTFT素子2
3のドレイン電極6とが電気的に接続されている。引出
し電極7の末端7cは、ゲート絶縁膜3を介して補助容
量配線19と重畳する。このため、補助容量配線19
と、絶縁膜3と、引出し電極7との重畳部分が、保持容
量60を構成する。
TFT23とを、基板1および12の表面と平行な一つ
の平面に投影した図である。図1(b)に示すように、
第2の開口部18の断面の大きさは、TFT23のソー
ス電極5と、ドレイン電極6と、ソース電極5およびド
レイン電極6に挟まれた半導体層4におけるチャネル領
域4aとを含む領域よりも大きい。
ことによって、TFT23に対する層間絶縁膜9中の金
属イオンの影響を除去できる。TFT23上に、金属イ
オンを含んだ絶縁膜が存在しないからである。このため
TFT23のしきい値電圧のばらつきの安定化を実現す
ることができる。
2の基板12を有する。第2の基板12は可視光に対し
て透光性を有している。第2の基板12上に遮光体13
およびカラーフィルタ14が位置する。遮光体13は、
第2の開口部18に対向する。また、遮光体13が第2
の開口部18の底面(TFT23側の断面)を囲むエッ
ジ部分から底面内の何れの方向にも約7μmはみ出すよ
うに、遮光体13の大きさが設定されている。
は、透光性を有する導電膜からなる対向電極15が設け
られている。さらに、対向基板15上に、配向膜16が
形成されている。
ス基板100aおよび対向基板100bとの間に、液晶
層17が位置する。液晶層17は、アクティブマトリク
ス基板100aおよび対向基板100bにそれぞれ設け
られた配向層16と接する。
表面10aと、第2の開口部18の表面18aとは、傾
斜面となる。傾斜面は液晶分子の配向に影響を与える。
この影響を受けて、開口部10および18の周辺にドメ
インが発生する。
しないように、第1の開口部10の周辺を遮光する。こ
の場合、補助容量配線19が第1の開口部10の底面
(基板1側の断面)のエッジ部分から、幅方向の両側へ
それぞれ約5μmづつはみ出すように、補助容量配線1
9の幅が設定されていることが好ましい。同様に、遮光
体13は、光がドメインを透過しないように、第2の開
口部18の周辺を遮光する。この場合、遮光体13が第
2の開口部18の底面(TFT23側の断面)を囲むエ
ッジ部分から底面内の何れの方向にも約7μmはみ出す
ように、遮光体13の大きさが設定されていることが好
ましい。
実施形態における液晶表示装置100の作製方法を説明
する。
法では、透光性を有する絶縁性基板1上にゲート電極2
4a、ゲート信号線24、および補助容量配線19を形
成し、その上を覆ってゲート絶縁膜3を形成する。ここ
で、補助容量配線19の幅を設定して、補助容量配線1
9が第1の開口部10の底面(基板1側の断面)のエッ
ジ部分から、幅方向の両側へそれぞれ約5μmづつはみ
出すようにする。さらに、ゲート電極24aと重畳する
部分に半導体層4を形成する。半導体層4上にソース電
極5およびドレイン電極6となるn+−Si層を形成す
る。なお、ソース電極5およびドレイン電極6は、半導
体層4上で分離するようにパターニングし、このことに
よって、半導体層4中にチャネル領域4aを形成する。
膜をスパッタ法で堆積し、その後パターニングすること
でITO膜7aおよび7bを形成し、このことによっ
て、ソース信号線26の下層部分、ソース引出し電極の
下層部分およびドレイン引き出し電極の下層部分を形成
する。このとき、ITO膜7bは、ゲート絶縁膜3に覆
われた補助容量配線19と重畳するように形状をパター
ニングする。ドレイン引出し電極の下層部分から補助容
量配線19と重畳する位置まで形成されたITO膜7b
の部分を、引出し電極7とする。次に金属層をスパッタ
法で堆積し、その後パターニングすることで、金属層8
aおよび8bを形成し、このことによって、ソース信号
線26の上層部分、ソース引出し電極の上層部分および
ドレイン引き出し電極の上層部分を形成する。
信号線26を、金属層(上層部分)と透明導電膜である
ITO膜(下層部分)とからなる2層構造とした。この
構造によって、仮にソース信号線26を構成する金属層
の一部に膜の欠損があったとしても、ITO膜が電気的
な接続を維持する。このため、このような構造には、ソ
ース信号線26の断線を少なくすることができるという
利点がある。
よび引出し電極7を覆って、ゲート絶縁膜3上にアクリ
ル樹脂などの感光性樹脂を塗布する。次に、補助容量配
線19、およびTFT23の位置に対応する部分に遮光
部分を有するフォトマスクを介してこの感光性樹脂を露
光する。その後、感光性樹脂をアルカリ現像すること
で、露光しなかった部分を感光性樹脂から取り除く。さ
らに、感光性樹脂を熱硬化することで、第1の開口部1
0と、第2の開口部18とを有する層間絶縁膜9を形成
する。なお、第1の開口部10と、第2の開口部18と
は、層間絶縁膜9を貫通する。
により形成する。その後、ITO膜をパターニングする
ことで画素電極11を形成する。ここで、形成される画
素電極11の周辺部分が、ゲート信号配線24およびソ
ース信号配線26のそれぞれの周辺部と層間絶縁膜9を
介して重畳するように、ITO膜をパターニングする。
画素電極11は第1の開口部10を介して引き出し電極
7と電気的に接続される。このため、画素電極11はT
FT23のドレイン電極6に電気的に接続される。
イミド等の高分子膜を塗布する。その後、塗布された高
分子膜にラビング処理を行うことで、配向膜16を形成
する。
て説明する。
板12)上に遮光体13となる金属膜をスパッタ法によ
って形成する。その後、金属膜をパターニングすること
によって、遮光体13を形成する。ここで、最終的に形
成される遮光体13が、層間絶縁膜9の第2の開口部1
8を覆って位置するように、金属膜をパターニングす
る。さらに、この場合、遮光体13が第2の開口部18
の底面(TFT23側の断面)を囲むエッジ部分から底
面内の何れの方向にも約7μmはみ出すように、金属膜
をパターニングする。
ストを塗布する。その後、感光性カラーレジストを露光
し、現像することにより、赤、緑および青の各カラーフ
ィルタ14を形成する。1つの色に関するカラーフィル
タ14は、層間絶縁膜9上に設けられた1つの画素電極
11に対応する。
14上に、透光性を有する導電膜であるITO膜をスパ
ッタ法で付着し、このことによって対向電極15を形成
する。対向電極15上には、ポリイミド等の高分子膜を
塗布する。その後、塗布された高分子膜にラビング処理
を施すことで、配向膜16を形成する。
リクス基板100aと、対向基板100bとを、画素電
極11と対向電極15とが対向するように貼り合わせ
る。さらにその空隙に、液晶材料を注入することによっ
て液晶層17を形成する。このような工程によって、液
晶表示装置100を作製する。
脂をスピン塗布し、露光、現像、熱硬化のプロセスを経
て層間絶縁膜9を形成した。露光、現像により第1の開
口部10と、TFT23上の第2の開口部18とを有す
る層間絶縁膜9を形成する。
ことによって、TFT23に対する層間絶縁膜9中の金
属イオンの影響を除去できる。TFT23上に、金属イ
オンを含んだ絶縁膜が存在しないからである。このため
TFT23のしきい値電圧のばらつきの安定化を実現す
ることができる。
層間絶縁膜の傾斜面ができ、液晶のドメインが発生する
が、これを隠すように遮光体を形成することにより、表
示品位が優れた液晶表示装置を形成することができる。
液晶表示装置100では、補助容量配線19は、光がド
メインを透過しないように、第1の開口部10の周辺を
遮光する。この場合、補助容量配線19が第1の開口部
10の底面(基板1側の断面)のエッジ部分から、幅方
向の両側へそれぞれ約5μmづつはみ出すように、補助
容量配線19の幅が設定されていることが好ましい。同
様に、遮光体13は、光がドメインを透過しないよう
に、第2の開口部18の周辺を遮光する。この場合、遮
光体13が第2の開口部18の底面(TFT23側の断
面)を囲むエッジ部分から底面内の何れの方向にも約7
μmはみ出すように、遮光体13の大きさが設定されて
いることが好ましい。
エッチング法で除去した場合、エッチング時のエッチャ
ントでTFTがダメージを受ける。実施形態1で説明し
た感光性絶縁膜を層間絶縁膜9として用いるとエッチャ
ントを用いたエッチングを行う必要がないので、TFT
へのダメージが少ない。
として、半導体層4上にチャネル保護層が無いチャネル
エッチ型TFTを用いた。一方、図3に示すような、半
導体層4上にチャネル保護層4bを有するチャネル保護
型TFTを用いてもよい。また、さらにTFTを保護す
る目的でTFT上にシリコン窒化膜等を保護膜として形
成しても良い。
装置に本発明を適用したが、反射型の液晶表示装置にも
本発明を適用できることは言うまでもない。反射型の液
晶表示装置を形成するためには、例えば、画素電極11
に反射板の機能を与えればよい。このための1つの方法
は、画素電極11を形成するITO膜を光反射特性を有
する金属材料に置き換えることである。この場合、第1
の基板は透光性を有していなくてもよい。
て説明する。実施形態2で説明する液晶表示装置200
は、第2の開口部18が、TFT23のチャネル領域4
a上だけに設けられている点で、実施形態1の液晶表示
装置100と異なる。
ト電極24aの位置と、ソース電極5の位置と、ドレイ
ン電極6の位置と、金属層8aの位置と、金属層8bの
位置と、を第1の基板1の表面と平行な面内に投影した
図である。図4に示すように、層間絶縁膜9は、TFT
23の半導体層4におけるチャネル領域4a上に第2の
開口部18を有する。
は、第2の開口部18の幅よりも大きい。図4に示す平
面において、ゲート電極24aの一方のエッジから開口
部18の一方のエッジまでの距離dは約5μmである。
このような構成にすることで、ゲート電極24aが、実
施形態1で説明した遮光体13の機能をする。ゲート電
極24aが第2の開口部18を遮光できるので、対向基
板に、第2の開口部18のための遮光体を設ける必要が
ない。
領域4a上に設けることによって、TFT23に対する
層間絶縁膜9中の金属イオンの影響を除去できる。チャ
ネル領域4a上に、金属イオンを含んだ絶縁膜が存在し
ないからである。このためTFT23のしきい値電圧の
ばらつきの安定化を実現することができる。
は層間絶縁膜の傾斜面ができ、液晶のドメインが発生す
るが、これを隠すように遮光体を形成することにより、
表示品位が優れた液晶表示装置を形成することができ
る。ゲート電極24aは、光がドメインを透過しないよ
うに、第2の開口部の周辺を遮光する。この場合、基板
と平行な面上に投影した、ゲート電極24aの一方のエ
ッジから開口部18の一方のエッジまでの距離は、約5
μmであることが好ましい。このような構成にすること
によって、遮光領域を実施形態1に比べ縮小することが
できる。
て説明する。実施形態3で説明する液晶表示装置300
は、第2の開口部18の周辺部分を遮光するための遮光
体がアクティブマトリクス基板300a側に設けられて
いる点で、実施形態1の液晶表示装置100と異なる。
基板300aでは、第1の基板1上に複数の遮光体21
が位置する。複数の遮光体21を覆って、第1の基板1
上に絶縁膜20が位置する。絶縁膜20上に、ゲート電
極24aと、ゲート信号線24と、補助容量配線19と
が位置する。さらに、絶縁膜20上に、ゲート電極24
aと、ゲート信号線24と、補助容量配線19とを覆っ
て、ゲート絶縁膜3が位置する。その他の構造は、実施
形態1のアクティブマトリクス基板100aと同じであ
る。
3とを介して第2の開口部18を覆う。また、遮光体2
1が第2の開口部18の底面(TFT23側の断面)を
囲むエッジ部分から底面内の何れの方向にも約5μmは
み出すように、遮光体21の大きさが設定されている。
このように、アクティブマトリクス基板300aに設け
られた遮光体21が第2の開口部18を遮光できるの
で、対向基板300bに、第2の開口部18のための遮
光体を設ける必要がない。
の作製方法を説明する。絶縁性基板1(第1の基板)上
に遮光膜21となる金属膜をスパッタ法により形成し、
パターニングする。この場合、遮光体21が第2の開口
部18の底面(TFT23側の断面)を囲むエッジ部分
から底面内の何れの方向にも約5μmはみ出すように、
金属膜をパターニングする。さらに、透光性を有する絶
縁膜20として、酸化シリコン膜をCVD法により形成
する。この上にゲート電極24a、ゲート信号線24、
補助容量配線19となる金属膜を形成する。その後の作
製方法は実施形態1に示すアクティブマトリクス100
aの作製方法と同様である。
を対向基板に設ける場合には、アクティブマトリクス基
板と、対向基板とを貼り合わせることによって生じるず
れを遮光マージンに含めなければならない。実施形態3
で説明したように、アクティブマトリクス基板300a
上に、第2の開口部18を遮光するための遮光体21を
設けることにより、このようなズレを遮光マージンにい
れる必要がなくなる。このため層間絶縁膜9の傾斜面に
発生する液晶のドメインを遮光する領域を、実施形態1
に比べ縮小することができる。
表示装置400を説明する。液晶表示装置400は、以
下に説明する点において実施形態1の液晶表示装置10
0と異なる。
は、層間絶縁膜9に設けられた開口部18は、TFT2
3のチャネル領域4a上とドレイン電極6上とに位置す
る。この開口部18は、実施形態1または3で説明した
遮光体を利用して遮光され得る。また、画素電極11と
ドレイン電極6とは、開口部18を介して電気的に接続
されている。
置する。このため、Cs電極50とソース配線26とは
同層中に位置する。Cs電極50は、ゲート絶縁膜3を
介して、ゲート配線24nに隣接するゲート配線24m
と重畳する。さらにCs電極50は、開口部10を介し
て画素電極11と電気的に接続している。この構造によ
って、Cs電極50と、ゲート絶縁膜3と、ゲート配線
24mとの重畳部分は保持容量を形成している(「Cs O
n Gate」構造)。
容量配線19と引出し電極7とを設ける必要がない。こ
のような構造によって、TFT23のしきい値電圧のば
らつきが抑制されるだけでなく、液晶表示装置の開口率
もさらに向上する。補助容量配線19が画素領域の中央
部に形成されていないからである。
表示装置600を説明する。
では、層間絶縁膜9に設けられた開口部18は、TFT
23のチャネル領域4a上とドレイン電極6上とに位置
する。この開口部18は、実施形態1または3で説明し
た遮光体を利用して遮光され得る。また、画素電極11
とドレイン電極6とは、開口部18を介して電気的に接
続されている。このような構造によって、TFTのしき
い値電圧のばらつきを安定させ得る。
上に層間絶縁膜の開口部を設けることによって、TFT
に対する層間絶縁膜中の金属イオンの影響を除去でき
る。TFT上に、金属イオンを含んだ絶縁膜が存在しな
いからである。このためTFTのしきい値電圧のばらつ
きの安定化を実現することができる。
開口部を覆う位置に遮光体が形成されている。開口部の
周辺では液晶分子のドメインが形成されるが、光がドメ
インを透過しないように、遮光体が光を遮ることができ
る。この結果、表示品位が優れた液晶表示装置が得られ
る。
示装置100の1つの画素領域を示す平面図であり、
(b)は、(a)に示されるTFTの拡大平面図であ
る。
断面図である。
0を示す断面図である。
0に含まれるTFTの位置と第2の開口部の位置との関
係を示す平面図である。
0を示す断面図である。
である。
画素領域を示す平面図であり、(b)は、(a)に示さ
れるTFTの拡大平面図である。
0の1つの画素領域を示す平面図である。
00の1つの画素領域を示す平面図である。
Claims (20)
- 【請求項1】 第1の基板および第2の基板と、 該第1の基板および第2の基板に挟まれた液晶層と、 該第1の基板と該液晶層との間に設けられたスイッチン
グ素子と、 該第1の基板と該液晶層との間に設けられた層間絶縁膜
と、 該層間絶縁膜上に設けられた画素電極と、 該第2の基板と該液晶層との間に設けられた対向電極
と、 該スイッチング素子に接続されたゲート信号線およびソ
ース信号線と、を備えた液晶表示装置であって、 該層間絶縁膜は第1の開口部および第2の開口部を有
し、 該画素電極は該第1の開口部を介して該スイッチング素
子と電気的に接続しており、 該第2の開口部は該スイッチング素子上に設けられてい
る液晶表示装置。 - 【請求項2】 前記第1の開口部を覆う第1の遮光体
と、 前記第2の開口部を覆う第2の遮光体と、をさらに備
え、 そのことによって該第1の開口部と該第2の開口部とが
遮光される、請求項1に記載の液晶表示装置。 - 【請求項3】 前記スイッチング素子は薄膜トランジス
タである、請求項1に記載の液晶表示装置。 - 【請求項4】 前記薄膜トランジスタは、 前記ゲート信号線と電気的に接続されたゲート電極と、 前記ソース信号線と電気的に接続されたソース電極と、 前記画素電極と電気的に接続されたドレイン電極と、 該ゲート電極に電圧が印加された場合に該ソース電極と
該ドレイン電極とを電気的に接続するチャネル領域と、
を含み、 前記第2の開口部は該チャネル領域上に設けられてい
る、請求項3に記載の液晶表示装置。 - 【請求項5】 前記第1の開口部を覆う第1の遮光体
と、 前記第2の開口部を覆う第2の遮光体と、をさらに備
え、 そのことによって該第1の開口部と該第2の開口部とが
遮光される、請求項4に記載の液晶表示装置。 - 【請求項6】 前記第2の遮光体は前記ゲート電極であ
る、請求項5に記載の液晶表示装置。 - 【請求項7】 前記第2の遮光体が前記第2の基板と前
記液晶層との間に形成された、請求項5に記載の液晶表
示装置。 - 【請求項8】 前記第2の遮光体が前記第1の基板と前
記薄膜トランジスタとの間に形成されており、該薄膜ト
ランジスタが絶縁膜を介して該遮光体上に形成されてい
る、請求項5に記載の液晶表示装置。 - 【請求項9】 前記層間絶縁膜が感光性を有する有機絶
縁膜から形成された、請求項1から8のいずれかに記載
の液晶表示装置。 - 【請求項10】 前記ゲート信号線および前記ソース信
号線は前記画素電極の周辺部分と前記層間絶縁膜を介し
て重なり合う、請求項1から9のいずれかに記載の液晶
表示装置。 - 【請求項11】 第1の基板および第2の基板と、 該第1の基板および第2の基板に挟まれた液晶層と、 該第1の基板と該液晶層との間に設けられたスイッチン
グ素子と、 該第1の基板と該液晶層との間に設けられた層間絶縁膜
と、 該層間絶縁膜上に設けられた画素電極と、 該第2の基板と該液晶層との間に設けられた対向電極
と、 該スイッチング素子に接続されたゲート信号線およびソ
ース信号線と、を備えた液晶表示装置であって、 該層間絶縁膜は開口部を有し、 該画素電極は該開口部を介して該スイッチング素子と電
気的に接続しており、 該開口部は該スイッチング素子上に設けられている液晶
表示装置。 - 【請求項12】 前記開口部を覆う遮光体をさらに備
え、 そのことによって該開口部が遮光される、請求項11に
記載の液晶表示装置。 - 【請求項13】 前記スイッチング素子は薄膜トランジ
スタである、請求項11に記載の液晶表示装置。 - 【請求項14】 前記薄膜トランジスタは、 前記ゲート信号線と電気的に接続されたゲート電極と、 前記ソース信号線と電気的に接続されたソース電極と、 前記画素電極と電気的に接続されたドレイン電極と、 該ゲート電極に電圧が印加された場合に該ソース電極と
該ドレイン電極とを電気的に接続するチャネル領域と、
を含み、 前記開口部は該チャネル領域上とドレイン電極上とに設
けられている、請求項13に記載の液晶表示装置。 - 【請求項15】 前記開口部を覆う遮光体をさらに備
え、 そのことによって該開口部が遮光される、請求項14に
記載の液晶表示装置。 - 【請求項16】 前記遮光体は前記ゲート電極である、
請求項15に記載の液晶表示装置。 - 【請求項17】 前記遮光体が前記第2の基板と前記液
晶層との間に形成された、請求項15に記載の液晶表示
装置。 - 【請求項18】 前記遮光体が前記第1の基板と前記薄
膜トランジスタとの間に形成されており、該薄膜トラン
ジスタが絶縁膜を介して該遮光体上に形成されている、
請求項15に記載の液晶表示装置。 - 【請求項19】 前記層間絶縁膜が感光性を有する有機
絶縁膜から形成された、請求項11から18のいずれか
に記載の液晶表示装置。 - 【請求項20】 前記ゲート信号線および前記ソース信
号線は前記画素電極の周辺部分と前記層間絶縁膜を介し
て重なり合う、請求項11から19のいずれかに記載の
液晶表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13729497A JP3269787B2 (ja) | 1997-05-27 | 1997-05-27 | 液晶表示装置 |
US09/084,095 US6128060A (en) | 1997-05-27 | 1998-05-26 | Liquid crystal display device having openings formed in interlayer insulating layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13729497A JP3269787B2 (ja) | 1997-05-27 | 1997-05-27 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10333178A true JPH10333178A (ja) | 1998-12-18 |
JP3269787B2 JP3269787B2 (ja) | 2002-04-02 |
Family
ID=15195329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13729497A Expired - Fee Related JP3269787B2 (ja) | 1997-05-27 | 1997-05-27 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6128060A (ja) |
JP (1) | JP3269787B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008040123A (ja) * | 2006-08-07 | 2008-02-21 | Epson Imaging Devices Corp | 液晶表示装置 |
JP2011113081A (ja) * | 2009-11-23 | 2011-06-09 | Samsung Mobile Display Co Ltd | 中小型液晶表示装置及びその製造方法 |
WO2011104791A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
JP2012093707A (ja) * | 2010-10-22 | 2012-05-17 | Samsung Mobile Display Co Ltd | ディスプレイ装置及びその製造方法 |
KR101202033B1 (ko) | 2005-11-10 | 2012-11-16 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그 제조 방법 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3418653B2 (ja) * | 1995-09-28 | 2003-06-23 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
JPH11111991A (ja) | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
JP3599972B2 (ja) | 1997-09-30 | 2004-12-08 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
JPH11111994A (ja) | 1997-10-03 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
TWI250337B (en) * | 1998-02-09 | 2006-03-01 | Seiko Epson Corp | An electro-optical apparatus and electronic appliances |
KR100697413B1 (ko) * | 1998-07-30 | 2007-03-19 | 마츠시타 덴끼 산교 가부시키가이샤 | 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법 |
JP3216617B2 (ja) * | 1998-10-07 | 2001-10-09 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置及びその製造方法 |
US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
TW516244B (en) * | 1999-09-17 | 2003-01-01 | Semiconductor Energy Lab | EL display device and method for manufacturing the same |
JP3420135B2 (ja) * | 1999-10-26 | 2003-06-23 | 日本電気株式会社 | アクティブマトリクス基板の製造方法 |
KR100586243B1 (ko) * | 2000-02-02 | 2006-06-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
US6552361B1 (en) * | 2000-10-10 | 2003-04-22 | Industrial Technology Research Institute | Thin film transistor device |
GB0102756D0 (en) * | 2001-02-03 | 2001-03-21 | Koninkl Philips Electronics Nv | Method of improving the conductivity of transparent conductor lines |
TW200304227A (en) * | 2002-03-11 | 2003-09-16 | Sanyo Electric Co | Top gate type thin film transistor |
JP4392715B2 (ja) * | 2003-10-03 | 2010-01-06 | 奇美電子股▲ふん▼有限公司 | Ips液晶ディスプレイのアレイ構造及びその製造方法 |
KR101602635B1 (ko) * | 2009-11-30 | 2016-03-22 | 삼성디스플레이 주식회사 | 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법 |
GB2494522B (en) * | 2011-09-09 | 2014-04-30 | Lg Display Co Ltd | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same |
US8760595B2 (en) | 2011-09-09 | 2014-06-24 | Lg Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same |
CN102569190B (zh) * | 2012-02-10 | 2014-02-05 | 福建华映显示科技有限公司 | 画素结构及其制作方法 |
US9691799B2 (en) | 2014-02-24 | 2017-06-27 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
US10985196B2 (en) | 2014-02-24 | 2021-04-20 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
EP2911202B1 (en) | 2014-02-24 | 2019-02-20 | LG Display Co., Ltd. | Thin film transistor substrate and display using the same |
US9881986B2 (en) * | 2014-02-24 | 2018-01-30 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
US9721973B2 (en) | 2014-02-24 | 2017-08-01 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
US10325937B2 (en) | 2014-02-24 | 2019-06-18 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
US10186528B2 (en) | 2014-02-24 | 2019-01-22 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4470060A (en) * | 1981-01-09 | 1984-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display with vertical non-single crystal semiconductor field effect transistors |
US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
DE69332142T2 (de) * | 1992-12-25 | 2003-03-06 | Sony Corp | Substrat mit aktiver Matrix |
US5641974A (en) * | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
KR100192347B1 (ko) * | 1996-03-26 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 및 제조방법 |
-
1997
- 1997-05-27 JP JP13729497A patent/JP3269787B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-26 US US09/084,095 patent/US6128060A/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101202033B1 (ko) | 2005-11-10 | 2012-11-16 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그 제조 방법 |
JP2008040123A (ja) * | 2006-08-07 | 2008-02-21 | Epson Imaging Devices Corp | 液晶表示装置 |
JP2011113081A (ja) * | 2009-11-23 | 2011-06-09 | Samsung Mobile Display Co Ltd | 中小型液晶表示装置及びその製造方法 |
US9025096B2 (en) | 2009-11-23 | 2015-05-05 | Samsung Display Co., Ltd. | Liquid crystal display device and method of fabrication for the same |
WO2011104791A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
JP2012093707A (ja) * | 2010-10-22 | 2012-05-17 | Samsung Mobile Display Co Ltd | ディスプレイ装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3269787B2 (ja) | 2002-04-02 |
US6128060A (en) | 2000-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3269787B2 (ja) | 液晶表示装置 | |
US6771346B2 (en) | Liquid crystal display and manufacturing method thereof | |
JP4266793B2 (ja) | 液晶表示装置用アレイ基板 | |
US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
US6011608A (en) | Liquid crystal display panel wherein inorganic film is formed over an inorganic insulating film overlying wirings extending across seal area | |
KR100209277B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH08328040A (ja) | アクティブマトリックス液晶ディスプレイデバイス | |
JPH09325330A (ja) | アクティブマトリクス基板およびその製造方法 | |
JPH1124101A (ja) | アクティブ素子アレイ基板およびその製造方法 | |
JPH05313197A (ja) | アクティブマトリクス基板 | |
JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
KR20060079033A (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 | |
KR101758834B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
US6765641B1 (en) | Display device | |
JP4234820B2 (ja) | 液晶表示装置およびその製造方法 | |
JP4072015B2 (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 | |
KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
JP4722538B2 (ja) | 表示装置 | |
JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
JP2001092378A (ja) | アクティブマトリクス基板 | |
KR101366537B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
JP2845900B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |