KR100192347B1 - 액정표시장치의 구조 및 제조방법 - Google Patents
액정표시장치의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR100192347B1 KR100192347B1 KR1019960008389A KR19960008389A KR100192347B1 KR 100192347 B1 KR100192347 B1 KR 100192347B1 KR 1019960008389 A KR1019960008389 A KR 1019960008389A KR 19960008389 A KR19960008389 A KR 19960008389A KR 100192347 B1 KR100192347 B1 KR 100192347B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- insulating film
- layer
- conductive layer
- pixel electrode
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 28
- 238000000034 method Methods 0.000 title abstract description 27
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 description 66
- 229910021417 amorphous silicon Inorganic materials 0.000 description 17
- 239000007769 metal material Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치의 구조 및 제조방법에 관한 것으로, 마스크 공정수를 줄여 제작수율을 향상시키도록 한 것이다.
본 발명에 따른 액정표시장치는 기판 ; 상기 기판 위에 형성된 게이트 전극 ; 상기 게이트 절연막상에 형성된 진성반도체층 및 불순물 반도체층 ; 상기 불순물 반도체층상에 격리형성된 소오스/드레인 전극 ; 상기 소오스/드레인 전극상에 형성되고, 채널영역을 노출시키는 콘택홀을 갖는 절연막 ; 상기 절연막위에 형성되고, 상기 드레인 전극과 접속되는 화소전극을 포함하여 구성된다.
또한 본 발명에 따른 액정표시장치의 제조방법은 기판을 준비하는 단계 ; 상기 기판 상에 게이트 전극을 형성하고, 전면에 게이트 절연막을 증착하는 단계 ; 상기 게이트 절연막상에 진성 반도체층과 불순물 반도체층 및 도전층을 차례로 증착하고, 활성영역에만 남도록 상기 진성 반도체층과 불순물 반도체층 및 도전층을 패터닝하는 단계 ; 상기 도전층과 불순물 반도체층 및 진성 반도체층을 포함한 게이트 절연막의 노출된 표면위에 절연막을 형성하는 단계 ; 상기 진성반도체층의 채널 영역상부와 화소 전극 콘택부분의 도전층부분이 각각 노출되도록 상기 절연막을 선택적으로 제거하여 제1및 제2콘택홀을 동시에 형성하는 단계 ; 상기 화소전극 콘택용 제2콘택홀을 통해 상기 도전층과 접속되도록 화소 영역에 화소전극을 형성하는 단계 ; 상기 화소전극과 절연막을 마스크로 채널영역의 도전층과 불순물 반도체층을 선택적으로 제거하여 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어진다.
Description
제1도는 종래 액정표시장치의 구조단면도.
제2a∼2e도는 종래 액정표시장치의 레이아웃 및 공정단면도.
제3도는 본 발명에 따른 액정표시장치의 구조단면도.
제4a∼4d도는 본 발명에 따른 액정표시장치의 레이아웃 및 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 유리기vks 12 : 게이트 전극
13 : 게이트 절연막 14 : 비정질 실리콘층
15 : n+비정질 실리콘층 16 : 도전층
16a : 소오스전극 16b : 드레인 전극
17 : 절연막 18 : 제1콘택홀
19 : 제2콘택홀 20 : 화소전극
21 : 제3콘택홀
본 발명은 액정표시장치에 관한 것으로서, 특히 마스크 공정수를 줄여 제작수율을 높일 수 있도록 한 액정표시장치의 구조 및 제조방법에 관한 것이다.
일반적으로 액정표시장치의 제조에 있어서, 마스크 공정수가 많은 경우에는 그만큼 마스크 공정시간이 길어지므로써 제작수율이 떨어지고 단가가 올라간다.
따라서 최근에는 이러한 액정표시장치의 제조시에 마스크 공정수를 줄이기 위한 많은 기술들이 제안되었다.
종래의 액정표시장치를 설명하는 다음과 같다.
제1도는 종래 액정표시장치의 구조단면도이다.
상기 도면에 따르면, 종래 액정표시장치의 구조는 기판(1)과, 상기 기판(1)위에 형성된 게이트 전극(2)과, 상기 게이트 전극(2)을 포함한 기판(1)의 노출된 표면위에 형성된 게이트 절면막(3)과, 상기 게이트 절연막(3)상에 형성된 진성반도체층(4) 및 불순물 반도체층(5)과, 상기 불순물 반도체층(5)상에 채널길이만큼 격리형성된 소오스/드레인 전극 (6)(7)과, 상기 소오스/드레인 전극(6)(7)과 게이트 절연막(3)의 노출된 표면위에 형성된 보호막(8)과, 상기 보호막(8)위에 형성되고 상기 드레인 전극(7)과 접속되는 화소전극(10)을 포함하여 구성된다.
상기 구성으로 된 종래 액정표시장치의 제조방법을 설명하면 다음과 같다.
제2a ∼ 2e도는 종래 액정표시장치의 레이아웃도 및 공정단면도를 나타낸 것이다.
종래 액정표시장치의 제조방법은, 먼저 제2a도에 도시된 바와 같이, 유리기판(1) 상에 금속물질을 증착하고, 사진석판술(Photo Lithography) 및 식각공정으로 상기 금속물질을 선택적으로 제거하여 활성층 구동을 위한 게이트 전극(2)을 형성한다. 이 때 상기 유리기판(1)상에는 상기 게이트 전극(2)의 형성과 함께 도면에는 도시되지 않았지만 스토리지 커패시터 전극과 소오스 패드 및 게이트 패드를 동시에 형성한다.
이어서 제2b도에 도시된 바와 같이, 상기 게이트 전극(2)을 포함한 기판전면에 산화막 또는 질화막을 증착하여 게이트 절연막(3)을 형성한다.
그 다음 상기 게이트 절연막(3)위에 활성층 영역을 형성하기 위한 비정질 실리콘층(4)을 형성한다.
이어서 활성층과 후속 공정에 의해 형성하는 소오스 전극 및 드레인 전극과의 접촉 저항을 고려하여 n+비정질 실리콘층(5)을 상기 비정질 실리콘층(4)위에 형성한다.
그 다음 활성영역패턴 마스크를 이용한 노광 및 현상공정으로 상기 n+비정질 실리콘층(5) 및 비정질 실리콘층(4)을 선택적으로 제거한다.
이어서 제2c도에 도시된 바와 같이, 기판전면에 금속물질을 증착하고, 사진식각 기술로 상기 금속물질을 선택적으로 제거하여 소오스/드레인 전극(6)(7)을 형성한다.
그 다음 상기 소오스/드레인 전극(6)(7)을 마스크로 한 노광 및 현상공정으로 상기 채널 영역상의 n+비정질 실리콘층(5)을 선택적으로 제거한다.
이어서 제2d도에 도시된 바와 같이, 상기 소오스/드레인 전극(6)(7)을 포함한 기판전면에 보호막(8)을 증착하고, 드레인 전극(7)의 일부분이 노출되도록 상기 보호막(8)을 선택적으로 제거하여 콘택홀(9)을 형성한다.
이어서 제2e도에 도시된 바와 같이, 상기 콘택홀(9)을 통해 상기 드레인 전극(7)과 전기적으로 연결되도록 기판전면에 ITO를 증착하고, 이를 선택적으로 제거하여 화소전극(10)을 형성한다.
이렇게 5회의 마스크 공정을 수행하여 액정표시장치에서의 트랜지스터 부분의 제조를 완료한다.
한편 상기 5회의 마스크 공정(즉, 게이트 전극, 반도체층, 소오스/드레인 전극, 콘택홀, 화소전극) 이외에도, 도면에 도시되지 않았지만, 소오스 패드와 게이트 패드 부위의 노출시에 별도의 마스크 공정을 필요로 한다.
상기에서 설명한 바와 같이, 종래의 액정표시장치의 제조방법에 있어서는 5회이상의 마스크 공정을 거쳐 액정표시장치를 제조하기 때문에 그만큼 공정이 복잡하고, 공정시간이 늘어나므로 제작수율이 떨어지고, 제작 코스트가 증가하는 문제점이 있었다.
본 발명은 상기의 종래 문제점을 해결하기 위하여 안출한 것으로서, 본 발명은 마스크 공정수를 줄여 공정은 단순화시키고, 제작수율을 향상시키고자 한 액정표시장치의 구조 및 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 기판과, 상기 기판위에 형성된 게이트 전극과, 상기 게이트 절연막상에 형성된 진성반도체층 및 불순물 반도체층과, 상기 불순물 반도체층상에 격리 형성된 소오스/드레인 전극과, 상기 소오스/드레인 전극상에 형성되고 채널영역을 노출시키는 콘택홀을 갖는 절연막과, 상기 절연막위에 형성되고 상기 드레인 전극과 접속되는 화소전극으로 구성됨을 특징으로 한다.
또한, 본 발명은 기판을 준비하는 단계 ; 상기 기판상에 게이트 전극을 형성하고, 전면에 게이트 절연막을 증착하는 단계 ; 상기 게이트 절연막상에 진성 반도체층과 불순물 반도체층 및 도전층을 차례로 증착하고, 활성영역에만 남도록 상기 진성 반도체층과 불순물 반도체층 및 도전층을 패터닝하는 단계 ; 상기 도전층과 불순물 반도체층 및 진성 반도체층을 포함한 게이트 절연막의 노출된 표면위에 절연막을 형성하는 단계 ; 상기 진성반도체층의 채널영역상부와 화소전극 콘택부분의 도전층부분이 각각 노출되도록 상기 절연막을 선택적으로 제거하여 제1 및 제2콘택홀을 동시에 형성하는 단계 ; 상기 화소전극 콘택용 제2콘택홀을 통해 상기 도전층과 접속되도록 화소영역에 화소전극을 형성하는 단계 ; 상기 화소전극과 절연막을 마스크로 채널 영역의 도전층과 불순물 반도체층을 선택적으로 제거하여 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
본 발명을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제3도는 본 발명에 따른 액정표시장치의 구조단면도이다.
본 발명에 따른 액정표시장치의 구조는 기판(11)과, 상기 기판(11)의 소정부분위에 형성된 게이트 전극(12)과, 상기 게이트 전극(12)을 포함한 기판(11)의노출된 표면위에 형성된 게이트 절연막(13)과, 상기 게이트 절연막(13)상에 형성된 진성반도체층(14) 및 불순물 반도체층(15)과, 상기 불순물 반도체층(15)상에 채널길이만큼 격리 형성된 소오스/드레인 전극(16a)(16b)과, 상기 소오스/드레인 전극(16a)(16b)상에 형성되고 채널영역을 노출시키는 콘택홀(19)을 갖는 절연막(17)과, 상기 절연막(17)위에 형성되고 상기 드레인 전극(16b)과 접속되는 화소전극(20)을 포함하여 구성된다.
상기 구성으로 된 본 발명에 따른 액정표시장치의 제조방법은 첨부된 도면을 참조하여 상세히 설명한다.
제4a ∼ 4d도는 본 발명에 따른 액정표시장치의 레이아웃도 및 공정단면도이다.
먼저 제 4a도에 도시된 바와 같이, 유리기판(11)을 준비하고, 상기 유리기판(11)전면에 금속물질을 증착한다.
그 다음 사진석판술(Photo Lithography) 및 식각 공정으로 상기 금속물질층을 선택적으로 제거하여 게이트 전극(12)을 형성한다.
이 때 상기 유리기판(11)상에는 상기 게이트 전극(12) 형성과 함께, 도면에 도시되지는 않았지만, 스토리지 커패시터 전극과 게이트 패드 및 소오스 패드를 형성하는 경우가 일반적이다.
이어서, 제4b도에 도시된 바와 같이, 기판전면에 질화막 또는 산화막을 증착하여 게이트 절연막(13)을 형성한다.
그 다음 상기 게이트 절연막(13)상에 비정질 실리콘층(14)과 n+비정질 실리콘층(15)을 증착한다.
이 때 상기 n+비정질 실리콘층(15)은 활성층으로 사용되는 상기 비정질 반도체층(4)과, 후속 공정에 형성되는 소오스/드레인 전극과의 접촉저항을 고려한 오믹 콘택층으로 사용하기 위해 형성한다.
이어서 상기 n+비정질 실리콘층(15)위에 도전층을 증착한다.
그 다음 동일 패턴 마스크를 이용하여 데이타라인 및 소오스 드레인 전극용으로 사용하기 위해 상기 도전층(16)과 n+비정질 실리콘층(15) 및 비정질 실리콘층(14)을 일체로 패터닝함과 동시에 활성층으로 패터닝한다.
이어서 제4c도에 도시된 바와 같이, 기판전면에 질화막을 화학기상 증착법 또는 기타 다른 증착법 등으로 증착하여 절연막(17)을 형성한다.
그다음 상기 도전층(16)중 화소전극 콘택부분과 채널부분이 노출되도록 상기 절연막(17)을 선택적으로 제거하여 제 1, 2 콘택홀(18)(19)을 각각 형성한다.
즉, 상기 제1콘택홀(18)은 상기 도전층(16)중 후속공정에 의해 형성되는 드레인 전극부분에 형성하고, 상기 제2콘택홀(19)은 게이트 전극(12)상부의 도전층 부분에 형성한다.
또한 상기 제1, 2 콘택홀 (18)(19) 형성과 동시에, 도면에 도시되지 않았지만, 소오스 패드 부분과 게이트 패드 부분이 노출되도록 상기 절연막(17)을 선택적으로 제거한다.
그 다음 제4d도에 도시된 바와 같이, 상기 제1콘택홀(18)을 통해 상기 도전층(16)과 전기적으로 연결되도록 기판전면에 투명도전 물질을 증착하고, 사진석판술 및 식각공정에 의해 상기 투명도전물질층을 선택적으로 제거하여 화소전극(20)을 형성한다.
이어서 상기 화소전극(20)과 보호막(17)을 마스크로 채널영역의 상기 도전층(16)부분과 비정질 실리콘층(15)을 선택적으로 제거하여 소오스/드레인 전극(16a)(16b)을 형성한다.
상기에서 설명한 바와 같이, 본 발명에 따른 액정표시장치의 구조 및 제조방법에 있어서는 비정질 실리콘층과 n+비정질 실리콘층 및 도전층을 활성영역패턴 마스크를 이용하여 한번에 패터닝하고, 상기 도전층을 별도의마스크를 사용하지 않고 화소전극 및 보호막을 마스크로 사용하여 패터닝하므로 마스크 공정수가 종래에 비해 4회로 줄어들게 된다.
따라서 본 발명에 따른 액정표시장치의 구조 및 제조방법은 종래 기술에 비해 마스크 공정수가 줄어들므로 공정시간이 단축은 물론 공정이 단순화 되므로 제작수율이 향상된다.
Claims (2)
- 기판 ; 상기 기판위에 형성된 게이트 전극 ; 상기 게이트 절연막상에 형성된 진성반도체층 및 불순물 반도체층 ; 상기 불순물 반도체층상에 격리형성된 소오스/드레인 전극 ; 상기 소오스/드레인 전극상에 형성되고, 채널영역을 노출시키는 콘택홀을 갖는 절연막 ; 상기 절연막위에 형성되고, 상기 드레인 전극과 접속되는 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치의 구조.
- 기판을 준비하는 단계 ; 상기 기판상에 게이트 전극을 형성하고, 전면에 게이트 절연막을 증착하는 단계 ; 상기 게이트 절연막상에 진성 반도체층과 불순물 반도체층 및 도전층을 차례로 증착하고, 활성영역만 남도록 상기 진성 반도체층과 불순물 반도체층 및 도전층을 패터닝하는 단계 ; 상기 도전층과 불순물 반도체층 및 진성반도체층을 포함한 게이트 절연막의 노출된 표면위에 절연막을 형성하는 단계 ; 상기 진성반도체층의 채널영역상부와 화소전극 콘택부분의 도전층부분이 각각 노출되도록 상기 절연막을 선택적으로 제거하여 제1 및 제2콘택홀을 동시에 형성하는 단계 ; 상기 화소전극 콘택용 제2콘택홀을 통해 상기 도전층과 접속되도록 화소영역에 화소전극을 형성하는 단계 ; 상기 화소전극과 절연막을 마스크로 채널영역의 도전층과 불순물 반도체층을 선택적으로 제거하여 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960008389A KR100192347B1 (ko) | 1996-03-26 | 1996-03-26 | 액정표시장치의 구조 및 제조방법 |
| US08/760,143 US5751020A (en) | 1996-03-26 | 1996-12-03 | Structure of a liquid crystal display unit having exposed channel region |
| US09/018,057 US6091465A (en) | 1996-03-26 | 1998-02-03 | Method for fabricating liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960008389A KR100192347B1 (ko) | 1996-03-26 | 1996-03-26 | 액정표시장치의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970066689A KR970066689A (ko) | 1997-10-13 |
| KR100192347B1 true KR100192347B1 (ko) | 1999-06-15 |
Family
ID=19454004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960008389A KR100192347B1 (ko) | 1996-03-26 | 1996-03-26 | 액정표시장치의 구조 및 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5751020A (ko) |
| KR (1) | KR100192347B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459323B2 (en) | 2003-08-28 | 2008-12-02 | Samsung Electronics Co., Ltd. | Method of manufacturing a thin film transistor array panel |
| KR101771882B1 (ko) | 2017-06-08 | 2017-08-25 | 엘지디스플레이 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0145900B1 (ko) * | 1995-02-11 | 1998-09-15 | 김광호 | 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법 |
| KR100192347B1 (ko) * | 1996-03-26 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 및 제조방법 |
| US6025605A (en) * | 1996-07-26 | 2000-02-15 | Lg Electronics Inc. | Aligned semiconductor structure |
| US6746959B2 (en) * | 1996-07-26 | 2004-06-08 | Lg Philips Lcd Co., Ltd. | Liquid crystal display and method |
| KR100244449B1 (ko) * | 1997-02-11 | 2000-02-01 | 구본준 | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same) |
| JP3269787B2 (ja) * | 1997-05-27 | 2002-04-02 | シャープ株式会社 | 液晶表示装置 |
| KR100293809B1 (ko) | 1998-05-29 | 2001-10-26 | 박종섭 | 다중도메인을갖는아이피에스-브이에이모드액정표시장치 |
| US6678017B1 (en) * | 1998-06-08 | 2004-01-13 | Casio Computer Co., Ltd. | Display panel and method of fabricating the same |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP2000269504A (ja) * | 1999-03-16 | 2000-09-29 | Hitachi Ltd | 半導体装置、その製造方法及び液晶表示装置 |
| KR100342860B1 (ko) * | 1999-09-08 | 2002-07-02 | 구본준, 론 위라하디락사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
| US7071037B2 (en) * | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100674908B1 (ko) * | 2004-06-01 | 2007-01-26 | 삼성전자주식회사 | 필 팩터가 개선된 ｃｍｏｓ 이미지 소자 |
| KR101058458B1 (ko) * | 2004-09-22 | 2011-08-24 | 엘지디스플레이 주식회사 | 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법 |
| KR100818887B1 (ko) * | 2005-12-14 | 2008-04-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 제조 방법 |
| CN101364603A (zh) * | 2007-08-10 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列基板结构及其制造方法 |
| KR101602635B1 (ko) * | 2009-11-30 | 2016-03-22 | 삼성디스플레이 주식회사 | 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법 |
| JP5651961B2 (ja) * | 2010-02-03 | 2015-01-14 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法、ならびに電子機器 |
| CN105489618B (zh) * | 2016-01-22 | 2019-04-26 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US5470769A (en) * | 1990-03-27 | 1995-11-28 | Goldstar Co., Ltd. | Process for the preparation of a thin film transistor |
| KR100268007B1 (ko) * | 1992-12-22 | 2000-10-16 | 구본준 | 액정표시소자 제조방법 |
| US5475246A (en) * | 1993-12-20 | 1995-12-12 | General Electric Company | Repair line structure for thin film electronic devices |
| US5610737A (en) * | 1994-03-07 | 1997-03-11 | Kabushiki Kaisha Toshiba | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon |
| KR100192347B1 (ko) * | 1996-03-26 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 및 제조방법 |
| JPH1022508A (ja) * | 1996-07-04 | 1998-01-23 | Sharp Corp | 薄膜トランジスタの製造方法 |
-
1996
- 1996-03-26 KR KR1019960008389A patent/KR100192347B1/ko not_active IP Right Cessation
- 1996-12-03 US US08/760,143 patent/US5751020A/en not_active Expired - Lifetime
-
1998
- 1998-02-03 US US09/018,057 patent/US6091465A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459323B2 (en) | 2003-08-28 | 2008-12-02 | Samsung Electronics Co., Ltd. | Method of manufacturing a thin film transistor array panel |
| KR101771882B1 (ko) | 2017-06-08 | 2017-08-25 | 엘지디스플레이 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6091465A (en) | 2000-07-18 |
| KR970066689A (ko) | 1997-10-13 |
| US5751020A (en) | 1998-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192347B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| JP2771820B2 (ja) | アクティブマトリクスパネル及びその製造方法 | |
| KR100223158B1 (ko) | 액티브매트릭스기판 및 그 제조방법 | |
| USRE40028E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100205373B1 (ko) | 액정표시소자의 제조방법 | |
| US5963797A (en) | Method of manufacturing semiconductor devices | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| KR100192447B1 (ko) | 액정표시장치의 제조방법 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| KR0171980B1 (ko) | 액정 표시 소자의 제조방법 | |
| JPS58170065A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| KR19980075975A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100351871B1 (ko) | 박막트랜지스터제조방법 | |
| JPH0612780B2 (ja) | 薄膜トランジスタアレイの製造法 | |
| KR20050003496A (ko) | 구동회로 일체형 액정표시장치용 어레이기판 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH0691105B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10173197A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100915148B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100796747B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| JP2877363B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 18 |
|
| EXPY | Expiration of term |