CN102569190B - 画素结构及其制作方法 - Google Patents

Abstract

本发明提出一种画素结构的制作方法。在基板上形成薄膜晶体管并形成绝缘层，以覆盖基板以及薄膜晶体管。利用半调式光罩图案化绝缘层而形成凸起图案、与凸起图案连接的凹陷图案以及位于凹陷图案中的开口。凸起图案的厚度大于凹陷图案的厚度。开口贯穿凹陷图案而曝露出薄膜晶体管的汲极。形成透光导电层，以覆盖凸起图案、凹陷图案并填入开口。形成平坦层，以覆盖透光导电层。移除位于凸起图案上的部分平坦层、部份透光导电层以及开口中的部分平坦层，而使透光导电层形成画素电极图案。一种以上述方法所制作的画素结构亦被提出。

Description

画素结构及其制作方法

技术领域

本发明是有关于一种画素结构及其制作方法，且特别是关于一种使用半调式光罩制程的画素结构及其制作方法。

背景技术

现今社会多媒体技术相当发达，多半受惠于半导体元件与显示装置的进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器已逐渐成为市场的主流。一般而言，薄膜晶体管液晶显示器主要是由薄膜晶体管阵列基板、彩色滤光片基板与夹于此两基板之间的液晶层所构成。

公知的薄膜晶体管阵列基板包括多条扫描线、多条资料线以及多个画素结构。详细地说，各画素结构包括薄膜晶体管与画素电极。薄膜晶体管包括与扫描线电性连接的闸极、位于闸极上的通道层、位于通道层上的源极与汲极。源极与资料线电性连接。汲极与画素电极电性连接。

在公知技术中，制作画素结构时必须将沉积在基板上的膜层分别图案化以形成所需的元件。更进一步地说，公知的画素结构大致上由第一金属层、第一绝缘层、半导体层、第二金属层、第二绝缘层以及透明导电层依序地被图案化而形成。详言之，第一金属层被图案化后，形成扫描线与闸极。半导体层被图案化后，形成通道层。第二金属层被图案化后，形成资料线以及覆盖在通道层相对两侧的源极与汲极。第二金属层被图案化后，第二绝缘层被形成在资料线、源极和汲极上方。之后，第二绝缘层被图案化以形成开口。此开口贯穿第二绝缘层并曝露出薄膜晶体管的汲极。接着，透明导电层被形成在第二绝缘层上。最后，图案化透明导电层以形成画素电极图案，其中画素电极图案透过所述的开口与薄膜晶体管的汲极电性连接。

由于上述的多个膜层(即第一金属层、半导体层、第二金属层、第二绝缘层以及透明导电层)必须分别被图案化，所以公知画素结构的制作需使用多道光罩制程。然而，每一道光罩制程都需耗费时间与金钱，故在时间与成本的考量下，如何缩减光罩数量，实为目前研发人员亟欲解决的问题之一。

发明内容

本发明提供一种画素结构的制作方法，其具有减少光罩数量及降低制造成本的优点。

本发明提供一种画素结构，其制造成本低。

本发明提供一种画素结构的制作方法，包括下列步骤。提供基板，并在基板上形成薄膜晶体管。再在基板上形成绝缘层，以覆盖基板以及薄膜晶体管。接着，利用半调式光罩图案化绝缘层，以形成凸起图案、与凸起图案连接的凹陷图案以及位于凹陷图案中的开口。凸起图案的厚度大于凹陷图案的厚度。开口贯穿凹陷图案而曝露出薄膜晶体管的汲极。然后，在基板上形成透光导电层，以覆盖凸起图案、凹陷图案并填入开口。而后，形成平坦层，以覆盖透光导电层。最后，移除位于凸起图案上的部分平坦层、部份透光导电层以及开口中的部分平坦层，而使透光导电层形成一画素电极图案。

本发明提供一种画素结构，包括基板、薄膜晶体管、绝缘层以及画素电极图案。薄膜晶体管配置在基板上。绝缘层覆盖薄膜晶体管。绝缘层包括凸起图案以及与凸起图案连接的凹陷图案。凸起图案的厚度大于凹陷图案的厚度。凹陷图案具有开口。此开口曝露出薄膜晶体管的汲极。画素电极图案配置在绝缘层上且填入开口中，而与薄膜晶体管的汲极电性连接。

在本发明的一实施例中，前述的移除位于凸起图案上的部分平坦层以及部份透光导电层，而使透光导电层形成画素电极图案的方法包括下列步骤。移除位于凸起图案上的部分平坦层，以曝露出部分透光导电层。移除被平坦层曝露出的部分透光导电层，而形成画素电极图案。

在本发明的一实施例中，前述的移除位于凸起图案上的部分平坦层，以曝露出部分透光导电层的步骤包括：对平坦层进行灰化(Ashing)制程。

在本发明的一实施例中，前述的在基板上形成绝缘层以覆盖基板以及薄膜晶体管的步骤为在基板上形成绝缘层以全面性地覆盖基板以及薄膜晶体管。

在本发明的一实施例中，前述的绝缘层具有相对的第一表面与第二表面，绝缘层的第一表面与薄膜晶体管接触，而绝缘层的第二表面实质上为与基板平行的平面。

在本发明的一实施例中，前述的绝缘层的材质包括有机光阻。

在本发明的一实施例中，前述的在基板上形成透光导电层以覆盖凸起图案、凹陷图案并填入开口的步骤包括：在基板上形成透光导电层以全面性覆盖凸起图案、凹陷图案以及开口。

在本发明的一实施例中，前述的形成平坦层以覆盖透光导电层的步骤包括形成平坦层以全面性覆盖透光导电层。

在本发明的一实施例中，前述的平坦层具有相对的第一表面以及一第二表面，平坦层的第一表面与透光导电层接触，而平坦层的第二表面实质上为与基板平行的平面。

在本发明的一实施例中，前述的画素电极图案覆盖凹陷图案而未覆盖凸起图案。

在本发明的一实施例中，前述的画素电极图案在基板上的正投影与凹陷图案在基板上的正投影实质上重合。

在本发明的一实施例中，前述的凸起图案覆盖薄膜晶体管的通道层，而凹陷图案覆盖薄膜晶体管的汲极且未覆盖薄膜晶体管的通道层。

在本发明的一实施例中，前述的画素结构更包括彼此交错的资料线与扫描线，其中资料线与薄膜晶体管的源极电性连接，而扫描线与薄膜晶体管的闸极电性连接。

在本发明的一实施例中，前述的凸起图案覆盖薄膜晶体管的通道层、资料线以及扫描线。

基于上述，在本发明的画素结构制程中，利用半调式光罩图案化绝缘层，以形成具有高低落差的凸起图案与凹陷图案。利用所述的凸起图案与凹陷图案可定义出画素电极图案，进而使制作本发明的画素结构所需的光罩数量可减少。如此一来，本发明的画素结构的制作成本便可有效地降低。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至图12A为本发明的一实施例的画素结构的制作流程上视示意图。

图1B至图12B分别为对应图1A至图12A的剖线A-A’剖面示意图。

图中：100画素结构，110基板，120薄膜晶体管，121扫描线，121a闸极，122闸绝缘层，124通道层，126a汲极，126b源极，126c资料线，130绝缘层，130a、160a第一表面，130b、160b第二表面，132凸起图案，134凹陷图案，140a、140b、140c图样，150透光导电层，150’画素电极图案，160平坦层，W开口，H1、H1’、H2厚度，A-A’剖线。

具体实施方式

画素结构的制作流程

图1A至图12A为本发明的一实施例的画素结构的制作流程上视示意图。图1B至图12B分别为对应图1A至图12A沿剖线A-A’的剖面示意图。要说明的是，在图1A至图12A中，若膜层的边界实质上与其他膜层重叠时，上视图中仅标示位于最上层的膜层。因此，图1A至图12A省略了部分构件的标示，故请同时参照相对应的剖面示意图(即图1B至图12B)。以下将配合图1A至图12A以及1B至图12B详细说明本发明一实施例的画素结构的制作流程。

请先参照图1A与图1B，首先，在基板110上形成第一金属层(未绘示)。接着，图案化此第一金属层以形成闸极121a以及与闸极121a电性连接的扫描线121。在本实施例中，闸极121a可为扫描线121的一部份。然而，本发明不以此为限，在其他实施例中，闸极121a亦可为由扫描线121向外延伸的分支。在本实施例中，扫描线121与闸极121a一般是使用金属材料。然而，本发明不限于此，根据其他实施例，扫描线121与闸极121a也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆栈层。

请参照图2A与图2B，接着，形成闸绝缘层122于基板110上。在本实施例中，闸绝缘层122例如是全面性地覆盖基板110、闸极121a与扫描线121。在本实施例中，闸绝缘层122的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机材料或上述的组合。

请参照图3A与图3B，接着，在闸绝缘层122上形成半导体层(未绘示)。接着，图案化此半导体层以形成通道层124。通道层124与闸极121a重叠。通道层124的材料可为晶硅、非晶硅、多晶硅、氧化物等的材料。

请参照图4A与图4B，接着，形成第二金属层(未绘示)以覆盖通道层124及基板110。然后，图案化此第二金属层以形成源极126b、汲极126a以及与源极126b电性连接的资料线126c。至此，薄膜晶体管120便初步制作完成。需说明的是，上述的形成薄膜晶体管120的方法是以形成底闸极(bottom gate)薄膜晶体管的方法为示例。然而，本发明不限于此，在其他实施例中，薄膜晶体管120亦可为顶闸极(top gate)薄膜晶体管或其他形式的薄膜晶体管。形成顶闸极(top gate)薄膜晶体管或其他形式的薄膜晶体管的方法为此领域具有通常知识所熟知，于此便不再详述。

请同时参照图5A与图5B，接着，形成一绝缘层130以覆盖基板110以及薄膜晶体管120。在本实施例中，绝缘层130可是全面性地覆盖基板110以及薄膜晶体管120。详言之，绝缘层130具有相对的一第一表面130a与一第二表面130b，其中绝缘层130的第一表面130a与薄膜晶体管120接触，而绝缘层130的第二表面130b可为实质上与基板110平行的平面。在本实施例中，绝缘层130的材质可为有机光阻，且此有机光阻可为正型光阻。然而，本发明不限于此，在其他实施例中，有机光阻亦可为负型光阻。此外，绝缘层130的厚度H1例如是2微米至3微米。

请参照图6A与图6B，利用半调式光罩140图案化此绝缘层130。在本实施例中具体而言，此半调式光罩140例如具有三种不同透光程度的图样140a、图样140b与图样140c，其中图样140b的透光度例如是介于图样140a与图样140c之间。更进一步地说，图样140a例如是完全透光，图样140c例如是不透光，而图样140b的透光程度例如是图样140a与图样140c中间。

请参照图7A与图7B，利用于半调式光罩140对绝缘层130曝光后，进行显影工程以使绝缘层130形成凸起图案132、与凸起图案132连接的凹陷图案134以及位于凹陷图案134中的开口W，其中开口W贯穿凹陷图案134而曝露出薄膜晶体管120的汲极126a。更详细地说，在本实施例中，开口W可利用透光度最高的图样140a形成，凹陷图案134可利用透光度次高的图样140b形成，而凸起图案132可利用透光度最低的图样140c形成。在本实施例中，凸起图案132覆盖薄膜晶体管120的通道层124、资料线126b与扫描线121。凹陷图案134覆盖薄膜晶体管120的汲极126a且未覆盖薄膜晶体管120的通道层124。此外，凸起图案132的厚度H1大于凹陷图案134的厚度H1’。

请参照图8A与图8B，接着，在基板110上形成透光导电层150以覆盖凸起图案132、凹陷图案134并填入开口W中。在本实施例中，透光导电层150例如是全面性覆盖凸起图案132、凹陷图案134以及开口W。在本实施例中，透光导电层150的材质可为金属氧化物，例如铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆栈层。

请同时参照图9A与图9B，接着，在基板110上形成一平坦层160，以覆盖透光导电层150。在本实施例中，平坦层160全面性覆盖透光导电层150。本实施例的平坦层160的材料例如是无机光阻，亦即公知技术用于图案化第一金属层与第二金属层以分别形成闸极与源极、汲极的光阻但本发明不以此为限。此外，平坦层160例如是全面性覆盖透光导电层150。具体而言，平坦层160具有相对的第一表面160a以及一第二表面160b。平坦层160的第一表面160a与透光导电层150接触，而平坦层160的第二表面160b可为实质上为与基板110平行的一平面。在本实施例中，平坦层160的厚度H2可介于例如是1微米至2.2微米。

请同时参照图10A与图10B，接着，可进行上述无机光阻的去除步骤。在本实施例中，上述去除无机光阻的方法例如是对平坦层160进行一灰化(Ashing)制程。详言之，在本实施例中，可利用电浆蚀刻(Plasma Etching)中，离子轰击(ion- bombardment)的方法去移除平坦层160的上半部。移除平坦层160的上半部后，位于凸起图案132上的部分平坦层160被去除，而曝露出部分透光导电层150。另一方面，凹陷图案134上则仍残留部分平坦层160。

请参照图11A与图11B，接着，移除被平坦层160所曝露出的部分透光导电层150，而使透光导电层150形成画素电极图案150’。在本实施例中，可以蚀刻方式移除部分透光导电层150。上述的蚀刻方式不限于干蚀刻或是湿蚀刻。此外，由于此时凸起图案132上的部分透光导电层150被移除，故曝露出凸起图案132。

请参照图12A与图12B，接着，可移除残留在凹陷图案134与开口W中的部分的平坦层160，而曝露出画素电极图案150’。详言之，在本实施例中，可利用光阻剥膜(photo resist stripping)剂移除残留在凹陷图案134与开口W中的部分平坦层160。于此，本实施例的画素结构100便制作完成。

值得一提的是，在本实施例的画素结构100制程中，利用半调式光罩140图案化绝缘层130，以形成具有高低落差的凸起图案132与凹陷图案134。并利用凹陷图案134定义出画素电极图案150’，进而使制作本实施例的画素结构100所需的光罩数量减少。如此一来，本实施例的画素结构100的制作成本便可有效地降低。此外，上述的以具有高低落差的凸起图案132与凹陷图案134定义出画素电极图案150’的方法亦可应用于任何需要绝缘层与画素电极的结构中，例如触控面板、半穿透半反射面板、IPS面板或FFS面板的制程中。

请参照图12A及图12B，本实施例的画素结构100包括基板110、薄膜晶体管120、绝缘层130以及画素电极图案150’。薄膜晶体管120配置在基板110上。薄膜晶体管120包括闸极121a、闸绝缘层122、通道层124、源极126b以及汲极126a。

如图12A所示，本实施例的画素结构100可进一步包括资料线126c与扫描线121。资料线126c与薄膜晶体管120的源极126b电性连接。扫描线121与薄膜晶体管120的闸极121a电性连接。

本实施例的绝缘层130覆盖薄膜晶体管120。更进一步地说，绝缘层130包括凸起图案132与凹陷图案134。凹陷图案134与凸起图案132连接。凸起图案132具有曝露出薄膜晶体管120的汲极126a。更详细地说，凸起图案132覆盖薄膜晶体管120的通道层124、资料线126c与扫描线121。凹陷图案134覆盖薄膜晶体管120的汲极126a且未覆盖薄膜晶体管120的通道层124。另外，凸起图案132的厚度H1大于凹陷图案134的厚度H1’。

本实施例的画素电极图案150’配置在绝缘层130上并填入开口W中，以使画素电极图案150’与薄膜晶体管120的汲极126a电性连接。值得注意的是，画素电极图案150’覆盖凹陷图案134而未覆盖凸起图案132。此外，画素电极图案150’在基板110上的正投影与凹陷图案134在基板110上的正投影实质上重合。在本实施例的画素结构100的制程中，可利用具有高低落差的凸起图案132与凹陷图案134定义出画素电极图案150’，故制作本实施例的画素结构100所需的光罩数量可减少。换言之，本实施例的画素结构100具有低制作成本的优势。

综上所述，在本发明一实施例的画素结构制程中，利用半调式光罩图案化绝缘层，以形成具有高低落差的凸起图案与凹陷图案。利用所述的凸起图案与凹陷图案可定义出画素电极图案，进而使制作本发明一实施例的画素结构所需的光罩数量可减少。如此一来，本发明一实施例的画素结构的制作成本便可有效地降低。此外，以此方法制作的画素结构亦具有低制作成本的优势。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (16)

1.一种画素结构的制作方法，其特征在于，包括：

提供一基板；

在该基板上形成一薄膜晶体管；

在该基板上形成一绝缘层，以覆盖该基板以及该薄膜晶体管；

利用一半调式光罩图案化该绝缘层，以形成一凸起图案、与该凸起图案连接的一凹陷图案以及位于该凹陷图案中的一开口，其中该凸起图案的厚度大于该凹陷图案的厚度，该开口贯穿该凹陷图案而曝露出该薄膜晶体管的一汲极；

在该基板上形成一透光导电层，以覆盖该凸起图案、该凹陷图案并填入该开口；

形成一平坦层，以覆盖该透光导电层；以及

移除位于该凸起图案上的部分该平坦层、部分该透光导电层以及该开口中的部分平坦层，而使该透光导电层形成一画素电极图案。

2.根据权利要求1所述的画素结构的制作方法，其特征在于，移除位于该凸起图案上的部分该平坦层以及部分该透光导电层，而使该透光导电层形成该画素电极图案的步骤包括：

移除位于该凸起图案上的部分该平坦层，以曝露出部分透光导电层；以及

移除被该平坦层曝露出的该部分透光导电层，而形成该画素电极图案。

3.根据权利要求2所述的画素结构的制作方法，其特征在于，移除位于该凸起图案上的部分该平坦层，以曝露出部分透光导电层的步骤包括：对该平坦层进行一灰化制程。

4.根据权利要求1所述的画素结构的制作方法，其特征在于：在该基板上形成该绝缘层以覆盖该基板以及该薄膜晶体管的步骤包括：

在该基板上形成该绝缘层以全面性地覆盖该基板以及该薄膜晶体管。

5.根据权利要求1所述的画素结构的制作方法，其特征在于：该绝缘层具有相对的一第一表面与一第二表面，该绝缘层的该第一表面与该薄膜晶体管接触，而该绝缘层的该第二表面实质上为与该基板平行的一平面。

6.根据权利要求1所述的画素结构的制作方法，其特征在于，该绝缘层的材质包括：一有机光阻。

7.根据权利要求1所述的画素结构的制作方法，其特征在于：该凸起图案覆盖该薄膜晶体管的一通道层，而该凹陷图案覆盖该薄膜晶体管的一汲极且未覆盖该薄膜晶体管的该通道层。

8.根据权利要求1所述的画素结构的制作方法，其特征在于：在该基板上形成该透光导电层以覆盖该凸起图案、该凹陷图案并填入该开口的步骤包括：

在该基板上形成该透光导电层以全面性覆盖该凸起图案、该凹陷图案以及该开口。

9.根据权利要求1所述的画素结构的制作方法，其特征在于：形成该平坦层以覆盖该透光导电层的步骤包括：

形成该平坦层以全面性覆盖该透光导电层。

10.根据权利要求9所述的画素结构的制作方法，其特征在于：该平坦层具有相对的第一表面以及一第二表面，该平坦层的该第一表面与该透光导电层接触，而该平坦层的该第二表面实质上为与该基板平行的一平面。

11.一种画素结构，其特征在于，包括：

一基板；

一薄膜晶体管，配置在该基板上；

一绝缘层，覆盖该薄膜晶体管，该绝缘层包括：

一凸起图案；以及

一凹陷图案，与该凸起图案连接，其中该凸起图案的厚度大于该凹陷图案的厚度，且该凹陷图案具有一开口，该开口曝露出该薄膜晶体管的一汲极；以及

一画素电极图案，配置在该绝缘层上且填入该开口中，而与该薄膜晶体管的该汲极电性连接。

12.根据权利要求11所述的画素结构，其特征在于：该画素电极图案覆盖该凹陷图案而未覆盖该凸起图案。

13.根据权利要求11所述的画素结构，其特征在于：该画素电极图案在该基板上的正投影与该凹陷图案在该基板上的正投影实质上重合。

14.根据权利要求11所述的画素结构，其特征在于：该凸起图案覆盖该薄膜晶体管的一通道层，而该凹陷图案覆盖该薄膜晶体管的一汲极且未覆盖该薄膜晶体管的该通道层。

15.根据权利要求11所述的画素结构，其特征在于，更包括：彼此交错的一资料线与一扫描线，其中该资料线与该薄膜晶体管的一源极电性连接，而该扫描线与该薄膜晶体管的一闸极电性连接。

16.根据权利要求15所述的画素结构，其特征在于：该凸起图案覆盖该薄膜晶体管的一通道层、该资料线以及该扫描线。

Images