JP2002277889A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JP2002277889A
JP2002277889A JP2001073880A JP2001073880A JP2002277889A JP 2002277889 A JP2002277889 A JP 2002277889A JP 2001073880 A JP2001073880 A JP 2001073880A JP 2001073880 A JP2001073880 A JP 2001073880A JP 2002277889 A JP2002277889 A JP 2002277889A
Authority
JP
Japan
Prior art keywords
common electrode
data line
liquid crystal
substrate
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001073880A
Other languages
English (en)
Other versions
JP4831716B2 (ja
Inventor
Koichi Matsumoto
公一 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001073880A priority Critical patent/JP4831716B2/ja
Priority to US10/096,905 priority patent/US20020131003A1/en
Priority to TW091105020A priority patent/TW548501B/zh
Priority to KR10-2002-0014224A priority patent/KR100494638B1/ko
Publication of JP2002277889A publication Critical patent/JP2002277889A/ja
Priority to US10/800,738 priority patent/US7259820B2/en
Application granted granted Critical
Publication of JP4831716B2 publication Critical patent/JP4831716B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ＴＦＴ基板に設けられたデータ線での信号遅
延を解消する一方で、単位画素での開口率を向上し、か
つ表示欠陥を防止する。 【解決手段】 ＴＦＴ（薄膜トランジスタ）、ＴＦＴの
ゲートにつながれた走査線、ＴＦＴのソース・ドレイン
の一方につながれたデータ線１０６、ＴＦＴのソース・
ドレインの他方につながれた画素電極１１２、共通電極
１１１、及び共通電極配線１０３を備えるＴＦＴ基板
と、単位画素をマトリクス状に区画するブラックマトリ
クスを備える対向基板とを対向配置し、両基板間に液晶
を封入してなるアクティブマトリクス型液晶表示装置に
おいて、ＴＦＴ基板の共通電極１１１はデータ線の上層
に延在される共通電極部分１１１ｂを備え、この共通電
極部分にはデータ線の幅方向の中央領域に対向する領域
を開口したスリット１１５を有し、対向基板には当該ス
リットを覆う第１の導電膜を有し、この第１の導電膜は
共通電極の電位に保持される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶表示装置に関し、特にＩＰＳ（インプレーンス
イッチングモード）型の液晶表示装置に関するものであ
る。
【０００２】
【従来の技術】従来、アクティブマトリクス型液晶表示
装置では、ＴＦＴ（薄膜トランジスタ）を搭載している
ＴＦＴ基板に形成するデータ線からの漏れ電界が、液晶
に影響を与えて表示画像を劣化させる要因になってい
る。例えば、ＩＰＳ方式のアクティブマトリクス型液晶
表示装置は、図１５及び図１６にそれぞれ平面レイアウ
ト図とそのＰＰ線断面図に示すように、ＴＦＴ基板１０
０は、第１の透明基板１０１の内面上にゲート電極とし
て機能する走査線１０２及び共通電極配線１０３につな
がる共通電極１１１を有し、その上に層間絶縁膜１０４
ａを介してデータ線１０６及び画素電極１１２を有し、
その上にパッシベーション膜１０４ｂ及び配向膜１１６
が形成されている。なお、前記走査線１０２の一部の上
層には半導体アイランド１０５が形成され、前記データ
線１０６と一体のドレイン電極１０７及び前記画素電極
１１２と一体のソース電極１０８が形成され、ＴＦＴが
形成される。また、前記第１の透明基板１０１の外面上
には偏光板１１９を有している。一方、対向基板２００
は、第２の透明基板２０１の内面上にブラックマトリク
ス２０２を有し、このブラックマトリクス２０２の開口
された領域にカラー用の色層２０３を有し、その上に平
坦化膜２０４が形成され、さらに配向膜２０５が形成さ
れている。また、前記第２の透明基板２０１の外面上に
は導電層２０７、偏光板２０８を有している。そして、
ＴＦＴ基板１００と対向基板２００の各内面を微細間隔
で対向配置するとともに、画素領域を図外のスペーサで
封止して密封する際の間隙を形成し、この間隙内に液晶
３００を充填したものである。
【０００３】このアクティブマトリクス型液晶表示装置
では、平行に配置されているデータ線１０６と画素電極
１１２との間には電界（電気力線）が発生するが、この
電界の一部がデータ線１０６を挟んだ両側の単位画素の
液晶３００中に漏れ込み、これが漏れ電界となって表示
画像を劣化させている。そのため、この液晶表示装置で
は、データ線１０６の両脇に沿った位置にも共通電極１
１１の一部を配設しておき、この共通電極１１１の一部
において図１６に矢印で示すようにデータ線１０６から
の漏れ電界を終端することで液晶３００中への電界の漏
れ込みを防止している。しかしながら、この漏れ防止効
果、すなわち、シールド効果を高めるためには当該共通
電極１１１の一部の線幅を大きくする必要があり、ま
た、走査線１０２と同一層で形成される共通電極１１１
はＣｒ等のような低抵抗材料、すなわち金属等のような
通常は光を透過しない不透明な材料で形成されているた
め、このデータ線１０６の両側に配置された共通電極１
１１の当該一部によって液晶表示装置の単位画素におけ
る表示面積の割合、すなわち開口率が低下してしまうと
いう問題がある。
【０００４】そのため、特開平１１−１１９２３７号公
報に記載の技術のように、データ線の上層に共通電極を
配設してデータ線からの漏れ電界のシールドを図った構
成が提案されている。図１７及び図１８はこのようにデ
ータ線の上層に共通電極を配設した構成例の平面レイア
ウト図とＱＱ線断面図であり、図１５，１６と等価な部
分に同一符号を付してある。この液晶表示装置は、第１
の透明基板１０１上の第１の層間絶縁膜１０４上にデー
タ線１０６と同層に第１の画素電極１０９を形成すると
ともに、その上の第２の層間絶縁膜１１０上に共通電極
１１１と第２の画素電極１１２が形成されており、それ
ぞれ共通電極用コンタクトホール１１３、画素電極用コ
ンタクトホール１１４を介して下層の共通電極配線１０
３と第１の画素電極１０９に電気接続されたものであ
る。そして、これら共通電極１１１と第２の画素電極１
１２がＩＴＯ（Indium Tin Oxide) 等の透明材料膜で形
成されるとともに、共通電極１１１の一部１１１ｂがデ
ータ線１０６の直上においてデータ線１０６の全面を覆
うように、当該データ線１０６よりも幅寸法が大きいパ
ターンとして形成されている。したがって、この液晶表
示装置では、図１８に矢印線で示すように、データ線１
０６からの漏れ電界を上層の共通電極の一部１１１ｂに
よって終端させ、単位画素の液晶３００への漏れ込みを
防止し、表示画像の劣化を防止することが可能である。
【０００５】しかしながら、この液晶表示装置では、共
通電極の一部１１１ｂがデータ線１０６の全面を覆った
構成であるため、データ線１０６と共通電極の一部１１
１ｂとの間の静電容量が増大し、データ線１０６におけ
る信号遅延が懸念される。このようなデータ線１０６に
おける静電容量の増大を抑制するためには、両者間に形
成されている第２の層間絶縁膜１１０を厚く形成すれば
よいが、これでは第２の層間絶縁膜を成膜するための製
造タクトが長くなり、ひいてはＴＦＴ基板の製造コスト
が高くなる。また、第２の層間絶縁膜を厚く形成した場
合にコンタクトホールを形成するには製造プロセスが複
雑となり、ひいては歩留りを低下させ、結果的にＴＦＴ
基板の製造コストが高くなる。また、当該第２の層間絶
縁膜１１０を挟んでデータ線１０６と共通電極の一部１
１１ｂとが対向する面積が大きくされているため、ある
確率で第２の層間絶縁膜１１０に生じるピンホール等の
欠陥によりデータ線１０６と共通電極の一部１１１ｂと
の間で電気的な短絡（層間ショート）が生じ、液晶表示
装置における表示に際しての線欠陥が発生する確率が高
くなる。なお、前記公報には、共通電極の一部をデータ
線の単位画素側の縁部を覆うように形成する形態も記載
されているが、このようにデータ線の一方のみに共通電
極の一部を形成したのでは、電界はデータ線の反対側の
単位画素に漏れ込むおそれが生じるとともに、前述した
ような開口率が低下するという問題を解消することは困
難である。
【０００６】前述の第２の層間絶縁膜１１０を無機膜で
形成する場合には、無機膜の誘電率が高いため、１〜１
０μｍ程度の厚さに形成する必要がある。一方、同層間
絶縁膜を有機膜で形成する場合には、有機膜の誘電率が
低いため、０．５〜５μｍ程度の厚さで済むが、有機膜
からのイオン及び有機膜の密度が低いことによる液晶中
イオンがＴＦＴのバックチャネルへ吸着することを防止
するために有機膜に限られた材料を用いなければならな
いという制約が生じる。また、同層間絶縁膜を無機膜と
有機膜の積層膜で形成する場合には、無機膜と有機膜と
の膜厚バランスにより各膜厚が決定されるが、端子及び
電極との接続用コンタクトを開口する際に、無機膜と有
機膜のそれぞれに開口処理工程が必要であり、工数増加
及びコスト高を生じることになる。
【０００７】本発明の目的は、データ線の信号遅延を解
消する一方で開口率を向上し、かつ表示欠陥を防止した
アクティブマトリクス型液晶表示装置を提供するもので
ある。
【０００８】
【課題を解決するための手段】本発明のＩＰＳ方式のア
クティブマトリクス型液晶表示装置は、ＴＦＴ基板に設
けられている共通電極は、絶縁膜を介してデータ線の上
層に延在される共通電極部分を備え、前記共通電極部分
には前記データ線の幅方向の中央領域に対向する領域を
開口したスリットを有し、対向基板には前記スリットを
覆う第１の導電膜を有し、前記第１の導電膜は前記共通
電極の電位に保持されていることを特徴とするものであ
る。この場合、前記データ線の上層に延在される前記共
通電極部分は、前記データ線の両側縁を覆うように前記
データ線の幅寸法よりも大きい幅寸法を有する。また、
前記スリットは、前記共通電極部分の幅方向の中央領域
に前記データ線の幅寸法よりも小さい開口幅を有する。
さらに、前記対向基板の前記第１の導電膜は、前記スリ
ットの開口幅よりも大きい幅寸法を有する。
【０００９】また、本発明のアクティブマトリクス型液
晶表示装置は、次の形態とすることが好ましい。前記Ｔ
ＦＴ基板と前記対向基板は、それぞれ前記共通電極配線
と前記第１の導電膜とを基板接続用コンタクトホールを
対して相互に電気的に接続する導電体を有する。この場
合、前記ＴＦＴ基板の前記基板接続用コンタクトホール
は、前記共通電極配線と前記導電体との接合面に低抵抗
な第２の導電膜が介在される。
【００１０】また、前記共通電極と前記画素電極は前記
第２の導電膜と同一層である。あるいは、前記画素電極
及び前記共通電極は絶縁膜を介して互いに異なる層で形
成される。
【００１１】また、前記対向基板の前記第１の導電膜
は、前記ブラックマトリクスである。あるいは、前記対
向基板の第１の導電膜は、前記ブラックマトリクスと同
一パターンに形成されて当該ブラックマトリクスの上層
に形成された導電膜からなる。さらに、前記第１の導電
膜、前記第２の導電膜、または前記透明導電膜はＩＴＯ
膜で形成される。
【００１２】本発明によれば、データ線の電界のうち、
隣接する単位画素に向けられる電界は、データ線の両側
縁を覆う共通電極部分によって終端され、両側の単位画
素の液晶中に電界が漏れ込むことが防止される。また、
データ線の上方に向けられた電界は、直上の共通電極部
分によって終端され、スリットを通った電界は対向基板
の第１の導電膜によって終端され、液晶に漏れ込むこと
が防止される。このように、データ線を覆うように設け
られた共通電極部分によりデータ線の電界が終端される
ので、液晶における表示画像の劣化を防止することが可
能になる。
【００１３】また、本発明によれば、データ線を覆うよ
うに設けられた共通電極部分にはデータ線の線幅の中央
領域に対向してスリットが開口されているため、このス
リットによりデータ線と共通電極との対向面積が縮小さ
れ、データ線と共通電極との間の静電容量を低減するこ
とが可能になり、データ線での信号遅延が改善される。
また、データ線と共通電極との対向面積が縮小され、両
者間の層間絶縁膜での層間ショートの発生確率を格段に
低減し、表示における線欠陥を未然に防止することが可
能になる。
【００１４】さらに、本発明によれば、対向基板の第１
の導電膜をブラックマトリクスで構成した場合でも、当
該第１の導電膜の幅寸法をデータ線の幅寸法よりも縮小
することが可能であり、単位画素における開口率を向上
することが可能になる。
【００１５】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図３は本発明にかかるＩＰＳ方式の
アクティブマトリクス型液晶表示装置の全体図であり、
矩形をしたマトリクス基板１を備えている。前記マトリ
クス基板１は、後述するようにＴＦＴ基板と対向基板と
の間に液晶を封入した構成であり、その周辺部１２を除
く中央の領域が画素領域１１として構成されている。前
記画素領域１１には、後述するようにマトリクス配置さ
れた多数のＴＦＴ（薄膜トランジスタ）と単位画素を構
成するための各種の電極や層膜が形成されている。ま
た、併せて図４に一部の拡大図を示すように、前記マト
リクス基板１には、一側辺に沿ってデータ線端子部２が
配列されており、このデータ線端子部２に印加されるデ
ータ線電位は後述するデータ線１０６に供給され、当該
データ線から各ＴＦＴのドレインに供給される。また、
前記マトリクス基板１の両端辺に沿って走査線端子部３
が配列されており、この走査線端子部３に印加される走
査線電位は後述する走査線１０２に供給され、当該走査
線から各ＴＦＴのゲートに供給される。また、前記マト
リクス基板１の周辺に沿って後述する共通電極配線に接
続される共通電極配線端子部４が延設されており、この
共通電極配線端子部４に印加される共通電圧は後述する
共通電極に供給される。
【００１６】図１及び図２は本発明の第１の実施形態に
かかる前記マトリクス基板１の画素領域１１に形成され
る単位画素におけるＴＦＴ基板１００の平面レイアウト
図と、そのＡＡ線に沿う断面図である。なお、以降の説
明におけるＸ方向、Ｙ方向は図１を基準とするものであ
る。また、図２の断面図には前記周辺部１２の一部の構
造を併せて記載している。前述したように、マトリクス
基板１は、ＴＦＴ基板１００と対向基板２００とが所要
の間隙で対向配置されており、前記画素領域１１の周囲
において図外の封止部材により前記間隙内を封止し、そ
の上で前記間隙内に液晶３００が充填されている。ま
た、周辺部１２には、前記ＴＦＴ基板１００と対向基板
２００とを電気的に接続するための電極構造が形成され
るとともに、図３に示したデータ線端子部２、走査線端
子部３、及び共通電極配線端子部４が形成されている。
なお、図２にはこれらの端子部２，３，４は図示されて
いない。
【００１７】前記ＴＦＴ基板１００は、図５（ａ）を参
照すると、透明ガラス等からなる第１の透明基板１０１
の内面上に、第１の金属膜、例えばＣｒ、Ａｌ又はＭ
ｏ、もしくはこれらの積層膜により走査線１０２及び共
通電極配線１０３がそれぞれＹ方向に所要の間隔をおい
てＸ方向に延長されている。その上にＳｉＯ2 やＳｉＮ
ｘ等からなる第１の層間絶縁膜１０４が形成され、さら
にこの第１の層間絶縁膜１０４上には、後述するように
ａ−Ｓｉ膜（アモルファスシリコン膜）及びｎ+−Ｓｉ
膜が積層され、かつ単位画素のそれぞれに対応して所定
のパターンに形成された半導体アイランド１０５が形成
されている。また、前記第１の層間絶縁膜１０４上に
は、第２の金属膜、例えばＣｒ、Ａｌ又はＭｏ、もしく
はこれらの積層膜によりＸ方向に所要の間隔をおいてＹ
方向に延長されたデータ線１０６が形成されている。ま
た、この第２のＣｒ膜の他の一部は前記半導体アイラン
ド１０５上においてＹ方向に微小間隔おいて対向するよ
うに形成されており、それぞれドレイン電極１０７、ソ
ース電極１０８として形成されている。これにより、前
記走査線１０２をゲートとするＴＦＴが形成される。前
記ドレイン電極１０７は前記データ線１０６に接続され
ている。また、各単位画素の領域において、前記第２の
Ｃｒ膜のさらに他の一部がＹ方向及びＸ方向に延長され
て平面パターンが「エ」字状をした第１の画素電極１０
９が形成され、前記ソース電極１０８に接続されてい
る。
【００１８】さらに、前記第２の金属膜で形成されたデ
ータ線１０６、ドレイン電極１０７、ソース電極１０
８、第１の画素電極１０９上には、第２の層間絶縁膜１
１０が形成され、その表面が平坦化されている。そし
て、前記第２の層間絶縁膜１１０上には、図５（ｂ）に
示す、所要のパターンにＩＴＯ膜が形成されており、こ
のＩＴＯ膜の位置不によりＹ方向及びＸ方向にそれぞれ
延長された格子状をした共通電極１１１が形成されてい
る。前記共通電極１１１は、各単位画素の領域では、前
記共通電極１１１のＸ方向に延長されたＸ方向延長部分
１１１ｃからＹ方向に突出された複数本、ここでは２本
の枝状共通電極部１１１ａを有している。また、前記Ｉ
ＴＯ膜の他の一部により、前記枝状共通電極部１１１ａ
のＸ方向の間においてＹ方向に延長される３本の枝状画
素電極部１１２ａを有する平面パターンが「ヨ」字状を
した第２の画素電極１１２を有している。また、前記共
通電極１１１はデータ線１０６上においては第２の層間
絶縁膜１１０を挟んでデータ線１０６を覆うように形成
される。そして、前記共通電極１１１は、前記第２の層
間絶縁膜１１０及び第１の層間絶縁膜１０４を通して開
口された共通電極用コンタクトホール１１３を介して前
記共通電極配線１０３に電気接続されている。また、前
記第２の画素電極１１２は前記第２の層間絶縁膜１１０
に開口された画素電極用コンタクトホール１１４を介し
て前記第１の画素電極１０９、あるいはソース電極１０
８に電気接続されている。
【００１９】ここで、前記共通電極１１１のうち、Ｙ方
向に延長されているＹ方向延長部分１１１ｂは、前記デ
ータ線１０６よりもＸ方向に太い幅寸法に形成されて前
記データ線１０６の上方を覆うように前記データ線１０
６上に沿って延長されている。また、その一方で、前記
Ｙ方向延長部分１１１ｂはＸ方向の中央領域がＹ方向に
沿って除去されたスリット１１５が開口されている。な
お、このスリット１１５は前記共通電極１１１のうち、
Ｘ方向に延長されているＸ方向延長部分１１１ｃと交差
する箇所には設けられておらず、Ｘ方向の連続性が保た
れている。ここで、例えば、データ線１０６の線幅を１
０μｍとしたとき、前記共通電極１１１のＹ方向延長部
分１１１ｂの線幅を１８μｍとし、その中央に５μｍ幅
のスリット１１５を開口する。これにより、前記Ｙ方向
延長部分１１１ｂはデータ線１０６の幅方向両側に４μ
ｍの幅に広がった状態でデータ線１０６の両側縁の上方
を対称に覆う一方で、データ線１０６の中央領域はスリ
ット１１５により開口されることになる。なお、前記Ｙ
方向延長部分１１１ｂは、データ線１０６の幅方向両側
に少なくとも１．５μｍ以上広がった状態で形成される
ことが好ましい。ただし、前記各線幅の寸法は、第２の
層間絶縁膜１１０の膜厚によって多少変更される。
【００２０】その上で、前記共通電極１１１及び第２の
画素電極１１２を覆うように配向膜１１６が形成され、
表面が配向処理されている。また、周辺部１２において
は、前記第２の層間絶縁膜１１０及び第１の層間絶縁膜
１０４に基板接続用コンタクトホール１１７が開口さ
れ、前記した対向基板２００との間で電気的に接続を行
う導電材料１１８が形成されている。さらに、前記第１
の透明基板１０１の外面上には偏光板１１９が貼り付け
られている。
【００２１】一方、前記対向基板２００は、第２の透明
基板２０１の内面上にＣｒ膜等の光を透過しない不透明
な材料で形成され、前記単位画素の表示領域以外の領域
を遮光するためのカーボンブラック等からなるブラック
マトリクス２０２が形成される。前記ブラックマトリク
ス２０２は周辺部１２及び画素領域１１にわたって連続
したパターン形状に形成されており、その上でブラック
マトリクス２０２の一部２０２ａは、前記ＴＦＴ基板１
００のデータ線１０６に対向する領域に設けられてお
り、後述するようにＴＦＴ基板１００と対向基板２００
とを一体化したときに、少なくとも前記共通電極１１１
のＹ方向延長部分１１１ｂに開口されているスリット１
１５の上方領域を覆うように形成される。すなわち、前
述のように前記スリット１１５は５μｍの幅に形成され
ているので、ブラックマトリクス２０２の対応する部分
２０２ａは、少なくとも５μｍ以上の幅寸法に形成され
る。この実施形態では、前記Ｙ方向延長部分１１１ｂの
線幅と同じ１８μｍの幅寸法に形成している。なお、こ
の幅寸法はＴＦＴ基板１００と対向基板２００との間の
寸法によって適正な寸法に設定される。
【００２２】また、各単位画素の領域では、前記ブラッ
クマトリクス２０２の開口された領域に、例えば、ＲＧ
Ｂ等のカラー用の色層２０３が形成される。そして、全
面を覆う平坦化膜２０４が形成され、さらにこの平坦化
膜２０４の上に配向膜２０５が形成され、表面が配向処
理されている。さらに、周辺部１２においては、前記ブ
ラックマトリクス２０２の他の一部２０２ｂ上の平坦化
膜２０４がエッチングされて基板接続用コンタクトホー
ル２０６が開口されている。また、前記第２の透明基板
２０１の外面上には導電層２０７が形成され、さらにそ
の上に偏光板２０８が貼り付けられている。
【００２３】以上の構成のＴＦＴ基板１００と対向基板
２００は、それぞれの内面を所要の間隔で対向配置され
るとともに、画素領域１１の周囲に設けられた封止手段
としての図外のスペーサにより両基板間に密封間隙を形
成し、この密封間隙内に液晶３００が充填される。ま
た、周辺部１２では、前記対向基板２００に設けられた
基板接続用コンタクトホール２０６と、前記ＴＦＴ基板
１００に設けられた基板接続用コンタクトホール１１７
との間に、前記導電材料としての銀ペースト１１８が介
在され、この銀ペースト１１８によって前記ＴＦＴ基板
１００の共通電極配線１０３と前記対向基板１００のブ
ラックマトリクス２０２が相互に電気的に接続されてい
る。
【００２４】このように構成されるマトリクス基板１に
おいて、ＴＦＴのオン，オフ動作に伴い単位画素におけ
る液晶の配向方向を水平面内で回転させるＩＰＳモード
での表示動作を行うことはこれまでと同様であり、この
点についての説明は省略する。この表示動作において、
データ線１０６の近傍での電界状態について図６を参照
すると、データ線１０６により発生する電界（電気力
線：同図に矢印線で示す）のうち、データ線のＸ方向の
両側方に向けられた電界は、データ線１０６をＸ方向に
挟む両側の単位画素の領域の液晶に向けて洩れ出して行
くが、データ線１０６の両側縁を覆うように共通電極の
Ｙ方向延長部分１１１ｂが張り出しているので、電界は
当該Ｙ方向延長部分１１１ｂによって終端され、両側の
単位画素の液晶３００中に電界が漏れ込むことは防止さ
れる。また、データ線１０６の上方に向けられた電界
は、一部は直上の共通電極のＹ方向延長部分１１１ｂに
よって終端されるが、他の一部はスリット１１５を通し
て対向基板２００側にまで漏れ出して行く。しかし、ス
リット１１５の上方には対向基板２００のブラックマト
リクスの一部２０２ｂがスリット１１５を覆うように設
けられており、しかもブラックマトリクス２０２は基板
接続用コンタクトホール１１７，２０６及び銀ペースト
１１８によってＴＦＴ基板１００の共通電極１１１と同
じ電位に保持されているため、スリット１１５を通過し
た電界はブラックマトリクスの一部２０２ｂによって終
端され、液晶３００に漏れ込むことは防止される。この
ように、データ線１０６を覆うように設けられた共通電
極のＹ方向延長部分１１１ｂによりデータ線１０６の電
界が終端され、各単位画素の液晶３００中への漏れ込み
が防止されるので、液晶における表示画像の劣化を防止
することが可能になる。
【００２５】一方、共通電極のＹ方向延長部分１１１ｂ
はデータ線１０６の全面を覆っているが、当該Ｙ方向延
長部分１１１ｂにはデータ線１０６の線幅方向の中央領
域に対向してスリット１１５が開口されているため、こ
のスリット１１５によりデータ線１０６とＹ方向延長部
分１１１ｂ、すなわち、共通電極１１１との対向面積が
縮小され、第２の層間絶縁膜１１０の膜厚を厚くしなく
ともデータ線１０６と共通電極１１１との間の静電容量
を低減することが可能になり、データ線１０６での信号
遅延が改善される。また、データ線１０６と共通電極１
１１との対向面積が縮小されることで、第２の層間絶縁
膜１１０の膜厚を薄くした場合でも、当該第２の層間絶
縁膜１１０に生じるピンホールによる層間ショートの発
生確率を格段に低減することが可能になり、液晶表示装
置での表示における線欠陥を未然に防止することが可能
になる。
【００２６】また、データ線１０６上の共通電極のＹ方
向延長部分１１１ｂはデータ線１０６の両側縁から若干
幅方向に突出されているが、当該Ｙ方向延長部分１１１
ｂを含めて共通電極１１１は透明なＩＴＯ膜で形成され
ていること、その上に対向配置されるブラックマトリク
ス２０２は不透明なＣｒ膜で形成されているものの、そ
の幅寸法はＹ方向延長部分１１１ｂのスリット１１５を
覆う程度の幅寸法に形成されていることから、単位画素
における表示の開口率を向上することが可能になる。
【００２７】ここで、前記ＴＦＴ基板の製造工程を図７
〜図９を参照して説明する。なお、これらの図は、図１
のＢＢ線、ＣＣ線、ＤＤ線と、図２に示した周辺部１２
の基板接続用コンタクトホール１１７と、図４に示した
データ線端子部２及び走査線端子部３の各断面構造を工
程順に示す図である。先ず、図７（ａ）のように、第１
の透明基板１０１の内面上に第１のＣｒ膜１３１をスパ
ッタ法により形成する。そして、図７（ｂ）のように、
図外のフォトレジストを用いたフォトリソグラフィ技術
により前記第１のＣｒ膜１３１をパターン形成し、ゲー
ト電極としての走査線１０２と、共通電極配線１０３を
形成する。次いで、図７（ｃ）のように、全面にＣＶＤ
法等によりＳｉＯ2 膜１３２を形成し、さらにその上に
ＳｉＮｘ膜１３３、ａ−Ｓｉ層１３４、ｎ+ −Ｓｉ層１
３５を順次プラズマＣＶＤ法により形成する。これによ
り、前記ＳｉＯ2 膜１３２とＳｉＮｘ膜１３３とで前記
第１の層間絶縁膜１０４が形成され、前記ａ−Ｓｉ層１
３４とｎ+ −Ｓｉ層１３５とで半導体層が形成される。
そして、図７（ｄ）のように、前記半導体層をフォトリ
ソグラフィ技術でパターン形成し、前記半導体アイラン
ド１０５を形成する。
【００２８】次いで、図８（ａ）のように、全面に第２
のＣｒ膜１３６をスパッタ法により形成する。そして、
図８（ｂ）のように、前記第２のＣｒ膜１３６をフォト
リソグラフィ技術によりパターン形成し、データ線１０
６と、これにつながるドレイン電極１０７と、第１の画
素電極１０９と、これにつながるソース電極１０８を形
成する。さらに、前記ドレイン電極１０７とソース電極
１０８との間のｎ+ −Ｓｉ層１３５を選択エッチングす
ることにより、前記ａ−Ｓｉ層１３４をチャネル層と
し、ｎ+ −Ｓｉ層１３５をオーミック層とするＴＦＴが
形成される。しかる上で、図８（ｃ）のように、全面に
ＳｉＮｘ膜１３７をプラズマＣＶＤ法により形成し、さ
らにその上にアクリル系の樹脂（有機膜）１３８をスピ
ンコートして表面が平坦な第２の層間絶縁膜１１０を形
成する。
【００２９】次いで、図９（ａ）のように、前記第２の
層間絶縁膜１１０を構成するアクリル系樹脂１３８とＳ
ｉＮｘ膜１３７を順次エッチングし、単位画素の領域に
おいては、第１の画素電極１０９上に画素電極用コンタ
クトホール１１４を、共通電極配線１０３上に共通電極
用コンタクトホール１１３を開口する。また、周辺部１
２においては共通電極線１０３上に基板接続用コンタク
トホール１１７を開口する。さらに、周辺部１２のデー
タ線端子部２と走査線端子部３においては、それぞれデ
ータ線用コンタクトホール１２０と走査線用コンタクト
ホール１２１を開口する。次いで、図９（ｂ）のよう
に、全面にＩＴＯ膜１３９をスパッタ法により形成した
後、図９（ｃ）のように、これをフォトリソグラフィ技
術によりパターン形成し、共通電極１１１と第２の画素
電極１１２を形成する。なお、この際に前記共通電極１
１１の一部のＹ方向延長部分１１１ｂがデータ線１０６
の上方を覆うような格子状にパターン形成され、かつそ
のＹ方向延長部分１１１ｂではデータ線１０６の幅方向
の中央領域を開口するスリット１１５が形成されること
は前述の通りである。また、前記基板接続用コンタクト
ホール１１７を除く他のコンタクトホール１１３，１１
４，１２０，１２１においてはＩＴＯ膜１３９が残さ
れ、特にデータ線用コンタクトホール１２０と走査線用
コンタクトホール１２１ではそれぞれ導電性の電極１２
２，１２３として形成されることになる。なお、基板接
続用コンタクトホール１１７では、ホール内底に共通電
極配線１０３が露出された構成となる。しかる後、図２
に示したように、周辺部１２を除く画素領域１１領域に
おいて前記ＩＴＯ膜１３９を覆うように配向膜１１６を
形成し、表面を配向処理することにより前記ＴＦＴ基板
１００が形成される。
【００３０】なお、前記対向基板２００は、ブラックマ
トリクス２０２を前述したようなパターン形状に形成す
る他は、従来の製造方法をそのまま利用することが可能
であるので、ここでは説明は省略する。ただし、周辺部
１２においては、ブラックマトリクス２０２の一部２０
２ｂ上の層間絶縁膜２０４に基板接続用コンタクトホー
ル２０６を開口する工程は必要である。そして、形成し
たＴＦＴ基板１００と対向基板２００とを対向して一体
化する前に、前記ＴＦＴ基板１００の基板接続用コンタ
クトホール１１７内に盛り上がるように銀ペースト１１
８を充填しておき、ＴＦＴ基板１００に対向基板２００
を一体化したときに、当該銀ペースト１１８の上部が対
向基板２００の基板接続用コンタクトホール２０６内に
充填され、銀ペースト１１８によって共通電極配線１０
３とブラックマトリクス２０２とを電気的に接続する構
成が形成される。
【００３１】なお、共通電極１１１のＹ方向延長部分１
１１ｂは単位画素の領域の液晶３００内への電界の漏れ
込みを防止するものであるため、単位画素の側縁に沿っ
た領域に設けられれば十分であり、当該Ｙ方向延長部分
は必ずしも複数の単位画素の領域にわたってＹ方向に連
続形成される必要はない。したがって、共通電極１１
１、特にＹ方向延長部分１１１ｂは、図１０に示すよう
に、Ｘ方向に連続されるがＹ方向には単位画素毎に分離
された構成としてもよい。
【００３２】図１１は本発明の第２の実施形態を示す図
であり、この第２の実施形態の単位画素の平面レイアウ
ト図は、図１に示した第１の実施形態の平面レイアウト
図と同じであるので図示は省略し、図１のＡＡ線に相当
する箇所の断面構造を示している。また、第１の実施形
態と等価な部分には同一符号を付してある。第２の実施
形態では、ＴＦＴ基板１００に形成した基板接続用コン
タクトホール１１７の内面に、共通電極１１１及び第２
の画素電極１１２を形成するために成膜したＩＴＯ膜１
３９の一部を残し、当該コンタクトホール１１７内に露
出されている第１のＣｒ膜１３１からなる共通電極配線
１０３の表面を当該ＩＴＯ膜１３９の一部１３９ａで覆
うようにしたものである。このような構造は、図９
（ｃ）の製造工程において、ＩＴＯ膜１３９をパターン
形成する際に、当該ＩＴＯ膜１３９の一部１３９ａを基
板接続用コンタクトホール１１７内に残すようにパター
ン形成すればよい。そして、このＩＴＯ膜の一部１３９
ａの表面上に対向基板２００のブラックマトリクス２０
２との電気接続を行うための導電材としての銀ペースト
１１８を接合したものである。このように、基板接続用
コンタクトホール１１７内に表面が酸化し難いＩＴＯ膜
１３９ａを形成することで、第１の実施形態のように銀
ペースト１１８をＣｒ膜に直接接合する場合にＣｒ膜の
表面酸化膜によって銀ペーストの接合性が低下されると
いう問題が解消され、銀ペースト１１８とＩＴＯ膜１３
９ａとの接合性を改善し、ブラックマトリクス２０２に
供給する共通電極電位の電圧降下を抑制し、電界の漏れ
防止効果を高めることが可能になる。
【００３３】また、第２の実施形態では、対向基板に形
成するブラックマトリクスのうち、ＴＦＴ基板のデータ
線及び共通電極の上方に配置される部分の幅寸法を第１
の実施形態よりも狭くした例を示している。前述したよ
うに、ブラックマトリクス２０２の一部２０２ａは共通
電極のＹ方向延長部分１１１ｂのスリット１１５を覆う
程度の幅寸法に形成すればよいため、ここではブラック
マトリクスの一部２０２ａの幅寸法をデータ線１０６の
幅寸法にほぼ等しい寸法にまで縮小している。このよう
にすることで、単位画素の領域におけるブラックマトリ
クスの一部２０２ａの幅寸法を低減し、開口率を向上す
る上で有利になる。
【００３４】図１２は本発明の第３の実施形態を示す図
であり、第２の実施形態と同様な断面構造を示してい
る。第３の実施形態では、データ線１０６の上方を覆う
導電膜として、前記各実施形態のブラックマトリクス２
０２に代えて、透明でかつ低抵抗なＩＴＯ膜２０９で構
成したものである。すなわち、ブラックマトリクス２０
２を覆う平坦化膜２０４の表面に低抵抗な導電膜として
ＩＴＯ膜２０９を形成し、このＩＴＯ膜２０９の表面を
単位画素領域において配向膜２０５で覆った構成とした
ものである。前記ＩＴＯ膜２０９は、ブラックマトリク
ス２０２をパターン形成する際に用いるフォトマスクを
そのまま利用してフォトリソグラフィ技術によりパター
ン形成しており、ＩＴＯ膜２０９のパターンはブラック
マトリクス２０２と同一となっている。したがって、Ｔ
ＦＴ基板１００のデータ線１０６及び共通電極のＹ方向
延長部分１１１ｂのスリット１１５を覆う領域にＩＴＯ
膜２０９の一部２０９ａが形成されることになる。ま
た、周辺部１２においては、ＴＦＴ基板１００との電気
接続を行うために前記ＩＴＯ膜２０９の他の一部２０９
ｂが形成され、このＩＴＯ膜２０９ｂに銀ペースト１１
８が接続されており、銀ペースト１１８との接合性が改
善されている。したがって、この例では対向基板２００
には基板接続用コンタクトホールは形成されない。な
お、ＴＦＴ基板１００は第１の実施形態の構成のものが
用いられている。
【００３５】通常、ブラックマトリクス２０２は、遮光
性を高めるためにカーボンブラックで構成することが多
く、このカーボンブラックは銀ペースト等の金属との接
合性が低く、接合抵抗が大きい。この第３の実施形態で
は、ブラックマトリクスよりも低抵抗なＩＴＯ膜２０９
を、データ線１０６及び共通電極のスリット１１５を覆
う領域に形成し、かつ周辺部に設けた一部２０９ｂにお
いて基板接続用の銀ペースト１１８によって共通電極１
１１と同じ電位となるように電気接続を行っているの
で、ＩＴＯ膜２０９における共通電位の電圧降下は少な
く、単位画素におけるデータ線１０６の電界の漏れ防止
効果を高めることが可能になる。また、ブラックマトリ
クス２０２の上層にＩＴＯ膜２０９を同一パターンに形
成しても、ＩＴＯ膜２０９は透明であるため、単位画素
の開口率を低下させることもない。これにより、データ
線１０６の上方のブラックマトリクス２０２の幅寸法を
さらに縮小することが可能になり、開口率を向上する上
でも有利になる。なお、前記ＩＴＯ膜に代えて、他の低
抵抗な導電膜で構成することも可能である。また、この
場合、開口率の面からは当該導電膜が透明であることが
好ましいが、特に透明に限ることはない。
【００３６】図１３は本発明の第４の実施形態を示す図
であり、第２の実施形態のＴＦＴ基板１００と、第３の
実施形態の対向基板２００とを用いてマトリクス基板を
構成したものである。すなわち、ＴＦＴ基板１００で
は、基板接続用コンタクトホール１１７に、共通配線１
１１と第２の画素電極１１２を形成するためのＩＴＯ膜
１３９の一部１３９ａを残し、銀ペースト１１８との接
合性を改善している。また、対向基板２００では、ブラ
ックマトリクス２０２とは独立したＩＴＯ膜２０９の一
部２０９ａでデータ線１０６及びＹ方向延長部１１１ｂ
上を覆い、かつ周辺部１２においては当該ＩＴＯ膜の他
の一部２０９ｂに銀ペースト１１８を接合してＩＴＯ膜
２０９を共通電極１１１の電位に保持したものである。
したがって、第４の実施形態では、ＴＦＴ基板１００に
おける基板接続用コンタクトホール１１７での銀ペース
ト１１８と共通電極配線１０３との接続抵抗を低減する
とともに、対向基板２００に設けたＩＴＯ膜２０９に対
する銀ペーストの接続抵抗を低減し、かつＩＴＯ膜の低
抵抗によりＩＴＯ膜を共通電極の電位に保ち、共通電極
のＹ方向延長部分１１１ｂのスリット１１５を通過した
データ線１０６の電界の漏れ防止、及び開口率の向上を
図る上で有利である。
【００３７】図１４は本発明の第５の実施形態を示す図
である。この第５の実施形態では、ＴＦＴ基板１００に
おいては前記ＩＴＯ膜２３９で枝状共通電極部１１１ａ
を含む共通電極１１１のみを形成し、形成された共通電
極１１１上にＳｉＯ2 やＳｉＮｘ等の第３の層間絶縁膜
１２４を形成し、その上に第２のＩＴＯ膜で第２の画素
電極１１２を形成し、さらに、第２の画素電極１１２上
に配向膜１１６を形成している。また、周辺部１２の基
板接続用コンタクトホール１１７内に前記ＩＴＯ膜１３
９の一部１３９ａを残していることは第２及び第４の実
施形態と同じである。一方、対向基板２００は、第３及
び第４の実施形態の対向基板と同じ構成である。したが
って、第５の実施形態では、液晶を駆動する共通電極１
１１と第２の画素電極１１２が第３の層間絶縁膜１２４
を介して異なる層上に形成されているため、共通電極１
１１と第２の画素電極１１２のショートによる画素不点
灯などの表示不良が発生しにくくなる。また、画素設計
上でも同一工程で形成しないため、様々なレイアウトを
とることが可能になるため、さらなる表示品位改善を行
うことができる。また、第４の実施形態と同様に、ＴＦ
Ｔ基板１００における基板接続用コンタクトホール１１
７での銀ペースト１１８と共通電極配線１０３との接続
抵抗を低減するとともに、対向基板２００に設けたＩＴ
Ｏ膜２０９に対する銀ペースト１１８の接続抵抗を低減
し、かつ当該ＩＴＯ膜２０９の低抵抗によりＩＴＯ膜２
０９を共通電極の電位に保ち、データ線１０６の電界の
漏れ防止、及び開口率の向上を図る上で有利になる。
【００３８】ここで、前記各実施形態では、ＴＦＴ基板
１００の共通電極配線１０３と対向基板２００のブラッ
クマトリクス２０２或いはＩＴＯ膜（導電膜）２０９を
電気接続する基板接続用コンタクトホール１１７（２０
６）内の導電材として銀ペーストを用いているが、他の
導電性材料からなるペースト、或いはロー材を用いても
よい。
【００３９】
【発明の効果】以上説明したように本発明のアクティブ
マトリクス型液晶表示装置は、ＴＦＴ基板に設けられて
いる共通電極は、データ線の上層に延在される共通電極
部分を備え、当該共通電極部分にはデータ線の幅方向の
中央領域に対向する領域を開口したスリットを有し、対
向基板には前記スリットを覆う第１の導電膜を有し、当
該第１の導電膜は共通電極の電位に保持されているの
で、表示品質を向上するとともに、データ線の信号遅延
を解消し、かつ表示欠陥を防止し、さらに開口率を向上
することが可能になる。すなわち、本発明によれば、デ
ータ線の電界のうち、隣接する単位画素に向けられる電
界は、データ線の両側縁を覆う共通電極部分によって終
端され、両側の単位画素の液晶中に電界が漏れ込むこと
が防止される。また、データ線の上方に向けられた電界
は、直上の共通電極部分によって終端され、スリットを
通った電界は対向基板の第１の導電膜によって終端さ
れ、液晶に漏れ込むことが防止される。このように、デ
ータ線を覆うように設けられた共通電極部分によりデー
タ線の電界が終端されるので、液晶における表示画像の
劣化を防止することが可能になる。
【００４０】また、本発明によれば、データ線を覆うよ
うに設けられた共通電極部分にはデータ線の線幅の中央
領域に対向してスリットが開口されているため、このス
リットによりデータ線と共通電極との対向面積が縮小さ
れ、データ線と共通電極との間の静電容量を低減するこ
とが可能になり、データ線での信号遅延が改善される。
また、データ線と共通電極との対向面積が縮小され、両
者間の層間絶縁膜での層間ショートの発生確率を格段に
低減し、表示における線欠陥を未然に防止することが可
能になる。
【００４１】さらに、本発明によれば、対向基板の第１
の導電膜をブラックマトリクスで構成した場合でも、当
該第１の導電膜の幅寸法をデータ線の幅寸法よりも縮小
することが可能であり、単位画素における開口率を向上
することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の単位画素におけるＴ
ＦＴ基板の平面レイアウト図である。
【図２】図１のＡＡ線に沿う断面図である。
【図３】本発明にかかるアクティブマトリクス型液晶表
示装置の全体構成図である。
【図４】図３の一部の拡大図である。
【図５】ＴＦＴ基板の各層のパターンを示す図である。
【図６】データ線の上方領域における電界の状態を示す
模式的な断面図である。
【図７】第１の実施形態のＴＦＴ基板の製造方法を説明
するための工程断面図のその１である。
【図８】第１の実施形態のＴＦＴ基板の製造方法を説明
するための工程断面図のその２である。
【図９】第１の実施形態のＴＦＴ基板の製造方法を説明
するための工程断面図のその３である。
【図１０】第１の実施形態の変形例を示すＴＦＴ基板の
平面レイアウト図である。
【図１１】本発明の第２の実施形態の断面図であり、図
１のＡＡ線に相当する箇所の断面図である。
【図１２】本発明の第３の実施形態の断面図であり、図
１のＡＡ線に相当する箇所の断面図である。
【図１３】本発明の第４の実施形態の断面図であり、図
１のＡＡ線に相当する箇所の断面図である。
【図１４】本発明の第５の実施形態の断面図であり、図
１のＡＡ線に相当する箇所の断面図である。
【図１５】従来のアクティブマトリクス型液晶表示装置
の平面レイアウト図である。
【図１６】図１５のＰＰ線に沿う断面図である。
【図１７】従来の改善されたアクティブマトリクス型液
晶表示装置の平面レイアウト図である。
【図１８】図１７のＱＱ線に沿う断面図である。
【符号の説明】
１ マトリクス基板 ２ データ線端子部 ３ 走査線端子部 １１ 画素領域 １２ 周辺領域 １００ ＴＦＴ基板 １０１ 第１の透明基板 １０２ 走査線 １０３ 共通電極配線 １０６ データ線 １０９ 第１の画素電極 １１１ 共通電極 １１１ｂ Ｙ方向延長部分 １１２ 第２の画素電極 １１５ スリット １１７ 基板接続用コンタクトホール １１８ 銀ペースト ２００ 対向基板 ２０１ 第２の透明基板 ２０２ ブラックマトリクス ２０６ 基板接続用コンタクトホール ２０９ ＩＴＯ膜 ３００ 液晶
フロントページの続き Ｆターム(参考） 2H092 GA14 JA26 JA34 JA37 JA41 JA46 JA47 JB22 JB32 JB33 JB35 JB52 JB53 JB56 JB69 KB05 KB14 MA05 MA07 MA10 MA13 MA18 NA07 NA16 NA23 NA25 PA03 PA09 5F033 GG04 HH38 JJ01 JJ38 KK08 KK17 KK20 MM22 PP15 RR06 RR21 SS15 SS21 VV03 VV15 XX23 XX24 XX27 5F110 AA27 BB01 CC07 DD02 EE03 EE04 EE37 EE44 FF02 FF03 FF09 FF29 FF30 GG02 GG15 GG45 HK03 HK04 HK09 HK21 HK33 HK35 HL07 HL23 HM19 NN03 NN24 NN27 NN35 NN36 NN72 NN73

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ＴＦＴ（薄膜トランジスタ）、前記ＴＦ
    Ｔのゲートにつながれた走査線、前記ＴＦＴのソース・
    ドレインの一方につながれたデータ線、前記ＴＦＴのソ
    ース・ドレインの他方につながれた画素電極、前記画素
    電極に近接配置される共通電極、及び前記共通電極につ
    ながれた共通電極配線を備えるＴＦＴ基板と、単位画素
    をマトリクス状に区画するブラックマトリクスを備える
    対向基板とを対向配置し、両基板間に液晶を封入してな
    るアクティブマトリクス型液晶表示装置において、前記
    ＴＦＴ基板の前記共通電極は、絶縁膜を介して前記デー
    タ線の上層に延在される共通電極部分を備え、前記共通
    電極部分には前記データ線の幅方向の中央領域に対向す
    る領域を開口したスリットを有し、前記対向基板には前
    記スリットを覆う第１の導電膜を有し、前記第１の導電
    膜は前記共通電極の電位に保持されていることを特徴と
    するアクティブマトリクス型液晶表示装置。
  2. 【請求項２】 前記データ線の上層に延在される前記共
    通電極部分は、前記データ線の両側縁を覆うように前記
    データ線の幅寸法よりも大きい幅寸法を有していること
    を特徴とする請求項１に記載のアクティブマトリクス型
    液晶表示装置。
  3. 【請求項３】 前記スリットは、前記共通電極部分の幅
    方向の中央領域に前記データ線の幅寸法よりも小さい開
    口幅を有していることを特徴とする請求項１又は２に記
    載のアクティブマトリクス型液晶表示装置。
  4. 【請求項４】 前記対向基板の前記第１の導電膜は、前
    記スリットの開口幅よりも大きい幅寸法を有しているこ
    とを特徴とする請求項３に記載のアクティブマトリクス
    型液晶表示装置。
  5. 【請求項５】 前記ＴＦＴ基板と前記対向基板とにおい
    て、それぞれ前記共通電極配線と前記第１の導電膜とを
    基板接続用コンタクトホールを介して相互に電気的に接
    続する導電体を有することを特徴とする請求項１ないし
    ４のいずれかに記載のアクティブマトリクス型液晶表示
    装置。
  6. 【請求項６】 前記ＴＦＴ基板の前記基板接続用コンタ
    クトホールは、前記共通電極配線と前記導電体との接合
    面に低抵抗な第２の導電膜が介在されていることを特徴
    とする請求項５に記載のアクティブマトリクス型液晶表
    示装置。
  7. 【請求項７】 前記第２の導電膜は前記共通電極と前記
    画素電極と同一層であることを特徴とする請求項６に記
    載のアクティブマトリクス型液晶表示装置。
  8. 【請求項８】 前記画素電極及び前記共通電極は絶縁膜
    を介して互いに異なる層で形成されることを特徴とする
    請求項１ないし７のいずれかに記載のアクティブマトリ
    クス型液晶表示装置。
  9. 【請求項９】 前記対向基板の前記第１の導電膜は、前
    記ブラックマトリクスであることを特徴とする請求項１
    ないし８のいずれかに記載のアクティブマトリクス型液
    晶表示装置。
  10. 【請求項１０】 前記対向基板の第１の導電膜は、前記
    ブラックマトリクスと同一パターンに形成されて当該ブ
    ラックマトリクスの上層に形成された導電膜からなるこ
    とを特徴とする請求項１ないし８のいずれかに記載のア
    クティブマトリクス型液晶表示装置。
  11. 【請求項１１】 前記第１の導電膜、前記第２の導電
    膜、または前記透明導電膜はＩＴＯ膜であることを特徴
    とする請求項１ないし１０のいずれかに記載のアクティ
    ブマトリクス型液晶表示装置。
JP2001073880A 2001-03-15 2001-03-15 アクティブマトリクス型液晶表示装置 Expired - Fee Related JP4831716B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001073880A JP4831716B2 (ja) 2001-03-15 2001-03-15 アクティブマトリクス型液晶表示装置
US10/096,905 US20020131003A1 (en) 2001-03-15 2002-03-14 Active matrix type liquid crystal display device and method of manufacturing the same
TW091105020A TW548501B (en) 2001-03-15 2002-03-15 Active matrix type liquid crystal display device and method of manufacturing the same
KR10-2002-0014224A KR100494638B1 (ko) 2001-03-15 2002-03-15 능동매트릭스형 액정표시장치 및 그 제조방법
US10/800,738 US7259820B2 (en) 2001-03-15 2004-03-16 Active matrix type liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001073880A JP4831716B2 (ja) 2001-03-15 2001-03-15 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JP2002277889A true JP2002277889A (ja) 2002-09-25
JP4831716B2 JP4831716B2 (ja) 2011-12-07

Family

ID=18931246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001073880A Expired - Fee Related JP4831716B2 (ja) 2001-03-15 2001-03-15 アクティブマトリクス型液晶表示装置

Country Status (4)

Country Link
US (2) US20020131003A1 (ja)
JP (1) JP4831716B2 (ja)
KR (1) KR100494638B1 (ja)
TW (1) TW548501B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602759B1 (ko) * 2003-03-19 2006-07-20 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정 표시 장치 및 그 제조 방법
US7405427B2 (en) * 2004-12-24 2008-07-29 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
CN100417992C (zh) * 2004-03-10 2008-09-10 Nec液晶技术株式会社 液晶显示设备
JP2009003043A (ja) * 2007-06-20 2009-01-08 Epson Imaging Devices Corp 液晶表示装置
JP2009109656A (ja) * 2007-10-29 2009-05-21 Nec Lcd Technologies Ltd 液晶表示装置
JP2009109657A (ja) * 2007-10-29 2009-05-21 Nec Lcd Technologies Ltd 液晶表示装置
JP2009122678A (ja) * 2007-11-14 2009-06-04 Hydis Technology Co Ltd 横電界モード液晶表示装置
JP2010107945A (ja) * 2008-09-30 2010-05-13 Epson Imaging Devices Corp 液晶装置、電子機器
JP2010107943A (ja) * 2008-09-30 2010-05-13 Epson Imaging Devices Corp 液晶装置、電子機器
JP2011013655A (ja) * 2008-09-30 2011-01-20 Sony Corp 液晶装置、電子機器、液晶装置の製造方法
JP2011081386A (ja) * 2009-10-12 2011-04-21 Samsung Electronics Co Ltd 表示基板、それの製造方法、及びそれを有する表示装置
JP2012212083A (ja) * 2011-03-31 2012-11-01 Japan Display Central Co Ltd 液晶表示装置
JP2013037126A (ja) * 2011-08-05 2013-02-21 Japan Display Central Co Ltd 液晶表示装置
JP2013164611A (ja) * 2007-11-14 2013-08-22 Hydis Technology Co Ltd 横電界モード液晶表示装置
WO2013146567A1 (ja) * 2012-03-30 2013-10-03 シャープ株式会社 液晶表示パネル
JP2014149908A (ja) * 2014-03-03 2014-08-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015127816A (ja) * 2015-01-27 2015-07-09 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、表示モジュール又は電子機器
US9536903B2 (en) 2006-09-29 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Display device

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4047586B2 (ja) * 2002-01-10 2008-02-13 Ｎｅｃ液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置
US20030210364A1 (en) * 2002-05-13 2003-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Reflective liquid crystal display substrate with integrated reflection enhancing and alignment layers
KR100870665B1 (ko) * 2002-08-21 2008-11-26 엘지디스플레이 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
KR100862871B1 (ko) * 2002-10-15 2008-10-09 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치
US7359022B2 (en) * 2002-11-22 2008-04-15 Lg.Philips Lcd Co., Ltd. Wire structure of display device
KR100945347B1 (ko) * 2002-12-11 2010-03-08 엘지디스플레이 주식회사 횡전계모드 액정표시소자
KR100928921B1 (ko) * 2002-12-11 2009-11-30 엘지디스플레이 주식회사 횡전계모드 액정표시소자
KR100498632B1 (ko) 2002-12-31 2005-07-01 엘지.필립스 엘시디 주식회사 액정 표시패널 및 그 제조방법
KR20050024166A (ko) * 2003-09-05 2005-03-10 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치
KR20050026300A (ko) * 2003-09-09 2005-03-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
JP4326307B2 (ja) * 2003-11-19 2009-09-02 株式会社 日立ディスプレイズ 液晶表示装置
JP4522145B2 (ja) * 2004-05-25 2010-08-11 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
CN100368913C (zh) * 2005-01-31 2008-02-13 广辉电子股份有限公司 具有高孔径比的薄膜二极管液晶显示器
US7443477B2 (en) * 2005-09-06 2008-10-28 Hannstar Display Corporation In-plane switching liquid crystal display
US7746330B2 (en) * 2005-12-22 2010-06-29 Au Optronics Corporation Circuit and method for improving image quality of a liquid crystal display
US7576815B2 (en) * 2006-07-10 2009-08-18 Intel Corporation Method and apparatus of liquid-crystal-on-silicon assembly
TW200825520A (en) * 2006-12-15 2008-06-16 Innolux Display Corp Liquid crystal panel
KR100911422B1 (ko) * 2006-12-29 2009-08-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101275957B1 (ko) * 2007-03-05 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
CN101290408B (zh) * 2007-04-17 2010-04-14 北京京东方光电科技有限公司 一种薄膜晶体管显示器
CN101382679B (zh) * 2007-09-07 2012-02-08 群康科技(深圳)有限公司 液晶显示面板
US7924385B2 (en) 2007-11-26 2011-04-12 Au Optronics Corporation Wide viewing angle liquid crystal display comprising at least one floating electrode in locations directly facing a corresponding one or more pixel electrodes thereby inducing an electric field in the liquid crystal layer
WO2009133595A1 (ja) * 2008-04-28 2009-11-05 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル並びにアクティブマトリクス基板の製造方法
KR20100005883A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
KR101018558B1 (ko) * 2008-10-21 2011-03-03 하이디스 테크놀로지 주식회사 횡전계모드의 액정표시장치
US20120075565A1 (en) * 2009-05-12 2012-03-29 Sharp Kabushiki Kaisha Liquid crystal display device
CN102023408B (zh) * 2009-09-11 2013-04-03 北京京东方光电科技有限公司 液晶显示器的彩膜基板及其制造方法
CN102243405B (zh) * 2010-05-13 2015-09-02 上海天马微电子有限公司 液晶显示面板及其制造方法
JP5653686B2 (ja) * 2010-08-24 2015-01-14 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置
JP5645203B2 (ja) 2010-11-25 2014-12-24 三菱電機株式会社 液晶表示パネル及び液晶表示装置
CN102650776B (zh) 2011-08-02 2014-09-03 北京京东方光电科技有限公司 一种液晶显示面板及液晶显示器
KR101878878B1 (ko) * 2011-09-06 2018-08-20 엘지디스플레이 주식회사 디스플레이 장치
JP5974415B2 (ja) * 2011-10-05 2016-08-23 株式会社ジャパンディスプレイ 液晶表示装置
CN102436094B (zh) * 2011-12-19 2014-08-20 深圳市华星光电技术有限公司 液晶显示装置及其制作方法
CN103185991B (zh) * 2011-12-29 2015-07-22 上海天马微电子有限公司 一种用于液晶显示器的连接装置
JP5886056B2 (ja) * 2012-01-17 2016-03-16 株式会社ジャパンディスプレイ 液晶表示装置
US20150138475A1 (en) * 2012-05-16 2015-05-21 Sharp Kabushiki Kaisha Array substrate and liquid crystal display panel provided with same
CN102692762B (zh) * 2012-05-24 2014-06-25 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN102830564B (zh) * 2012-09-07 2014-12-24 京东方科技集团股份有限公司 显示面板以及显示装置
CN103278971A (zh) * 2012-10-10 2013-09-04 上海天马微电子有限公司 薄膜晶体管阵列基板及其制造方法
KR20140053653A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN102998856B (zh) * 2012-11-19 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103676374B (zh) 2013-12-06 2015-12-30 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
KR102140815B1 (ko) * 2013-12-09 2020-08-04 삼성디스플레이 주식회사 액정 표시 장치
CN103744243B (zh) * 2013-12-31 2016-09-28 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板及其制造方法
JP6334179B2 (ja) * 2014-01-23 2018-05-30 株式会社ジャパンディスプレイ 表示装置
JP2015143933A (ja) * 2014-01-31 2015-08-06 株式会社ジャパンディスプレイ 静電容量型センサ付き表示装置及びその駆動方法
JP6358510B2 (ja) * 2014-05-02 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置、及びそれを用いた表示装置
CN104007589A (zh) * 2014-06-12 2014-08-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
JP2016029475A (ja) * 2014-07-22 2016-03-03 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
TWI571673B (zh) * 2014-10-01 2017-02-21 友達光電股份有限公司 曲面顯示面板
CN104460137B (zh) * 2014-12-29 2018-04-17 厦门天马微电子有限公司 显示面板及显示装置
CN104538412A (zh) * 2015-01-26 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104834139A (zh) 2015-05-25 2015-08-12 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN104965617B (zh) 2015-06-30 2018-11-02 上海天马微电子有限公司 触控显示面板
CN104898335B (zh) * 2015-07-09 2018-10-19 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN105487281B (zh) * 2016-01-22 2019-05-14 京东方科技集团股份有限公司 显示基板及制作方法、显示面板及驱动装置、显示装置
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
CN206020892U (zh) * 2016-08-31 2017-03-15 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN106200101A (zh) * 2016-09-06 2016-12-07 昆山龙腾光电有限公司 彩色滤光片基板及制作方法与液晶显示面板
TWI584034B (zh) * 2016-09-14 2017-05-21 友達光電股份有限公司 顯示面板
WO2018082003A1 (en) * 2016-11-04 2018-05-11 Boe Technology Group Co., Ltd. Display substrate, liquid crystal display panel and fabricating method thereof, and liquid crystal display apparatus
CN106526992A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种coa基板及液晶面板
CN106990618B (zh) 2017-06-05 2019-11-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN107065329A (zh) 2017-06-05 2017-08-18 京东方科技集团股份有限公司 显示基板以及制备方法、显示装置
CN107529627A (zh) * 2017-08-14 2018-01-02 南京中电熊猫液晶显示科技有限公司 一种液晶显示装置
CN107529626A (zh) * 2017-08-14 2018-01-02 南京中电熊猫液晶显示科技有限公司 一种液晶显示装置
US20200019026A1 (en) * 2018-07-10 2020-01-16 Sharp Kabushiki Kaisha Liquid crystal display panel
US20200124924A1 (en) * 2018-10-23 2020-04-23 HKC Corporation Limited Array substrate, display panel and display device
CN111308801A (zh) * 2020-03-09 2020-06-19 Tcl华星光电技术有限公司 液晶显示面板
CN115343882A (zh) * 2022-10-18 2022-11-15 广州华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997010530A1 (fr) * 1995-09-14 1997-03-20 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides et a matrice active
JPH09269504A (ja) * 1996-03-29 1997-10-14 Hosiden Corp 液晶表示素子
JPH1048670A (ja) * 1996-08-07 1998-02-20 Hitachi Ltd アクティブマトリクス基板とその製法および液晶表示装置
JPH10186407A (ja) * 1996-10-29 1998-07-14 Nec Corp 広視野角液晶表示装置
JPH10268335A (ja) * 1997-03-27 1998-10-09 Semiconductor Energy Lab Co Ltd コンタクト構造
JP2000056324A (ja) * 1998-08-12 2000-02-25 Nec Corp アクティブマトリクス型液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07261181A (ja) * 1994-03-17 1995-10-13 Hitachi Ltd 液晶表示装置の製造方法
JP3027541B2 (ja) * 1995-09-27 2000-04-04 シャープ株式会社 液晶表示装置
TW396289B (en) 1996-10-29 2000-07-01 Nippon Electric Co Liquid crystal display device
JP3883244B2 (ja) * 1997-01-23 2007-02-21 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
JP3674953B2 (ja) 1997-04-11 2005-07-27 株式会社日立製作所 液晶表示装置
JP4130490B2 (ja) 1997-10-16 2008-08-06 三菱電機株式会社 液晶表示装置
JP3050191B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 液晶表示装置
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
JP3006586B2 (ja) * 1998-06-01 2000-02-07 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP2000028993A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 液晶表示装置
KR100303349B1 (ko) * 1998-10-29 2002-06-20 박종섭 고개구율 및 고투과율 액정 표시 장치
KR20000027768A (ko) * 1998-10-29 2000-05-15 김영환 고개구율 및 고투과율 액정 표시 장치
KR20010106187A (ko) 2000-04-20 2001-11-29 김승철 가맹점 홍보 시스템 및 그 운영방법
US6757031B2 (en) * 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997010530A1 (fr) * 1995-09-14 1997-03-20 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides et a matrice active
JPH09269504A (ja) * 1996-03-29 1997-10-14 Hosiden Corp 液晶表示素子
JPH1048670A (ja) * 1996-08-07 1998-02-20 Hitachi Ltd アクティブマトリクス基板とその製法および液晶表示装置
JPH10186407A (ja) * 1996-10-29 1998-07-14 Nec Corp 広視野角液晶表示装置
JPH10268335A (ja) * 1997-03-27 1998-10-09 Semiconductor Energy Lab Co Ltd コンタクト構造
JP2000056324A (ja) * 1998-08-12 2000-02-25 Nec Corp アクティブマトリクス型液晶表示装置

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557899B2 (en) 2003-03-19 2009-07-07 Nec Lcd Technologies, Ltd Liquid crystal display device and method of fabricating the same
US7142274B2 (en) 2003-03-19 2006-11-28 Nec Lcd Technologies, Ltd. Liquid crystal display device and method of fabricating the same
US7355670B2 (en) 2003-03-19 2008-04-08 Nec Lcd Technologies, Ltd. Liquid crystal display device and method of fabricating the same
KR100602759B1 (ko) * 2003-03-19 2006-07-20 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정 표시 장치 및 그 제조 방법
CN100417992C (zh) * 2004-03-10 2008-09-10 Nec液晶技术株式会社 液晶显示设备
US7405427B2 (en) * 2004-12-24 2008-07-29 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
US8129723B2 (en) 2004-12-24 2012-03-06 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
US9536903B2 (en) 2006-09-29 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US9842861B2 (en) 2006-09-29 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US10297618B2 (en) 2006-09-29 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US10930683B2 (en) 2006-09-29 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US11967598B2 (en) 2006-09-29 2024-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009003043A (ja) * 2007-06-20 2009-01-08 Epson Imaging Devices Corp 液晶表示装置
JP2009109656A (ja) * 2007-10-29 2009-05-21 Nec Lcd Technologies Ltd 液晶表示装置
JP2009109657A (ja) * 2007-10-29 2009-05-21 Nec Lcd Technologies Ltd 液晶表示装置
JP2013164611A (ja) * 2007-11-14 2013-08-22 Hydis Technology Co Ltd 横電界モード液晶表示装置
US9285612B2 (en) 2007-11-14 2016-03-15 Hydis Technologies Co., Ltd. In-plane switching mode liquid crystal display device
JP2013164612A (ja) * 2007-11-14 2013-08-22 Hydis Technology Co Ltd 横電界モード液晶表示装置
US8687154B2 (en) 2007-11-14 2014-04-01 Hydis Technologies Co., Ltd. In-plane switching mode liquid crystal display device
JP2009122678A (ja) * 2007-11-14 2009-06-04 Hydis Technology Co Ltd 横電界モード液晶表示装置
JP2011013655A (ja) * 2008-09-30 2011-01-20 Sony Corp 液晶装置、電子機器、液晶装置の製造方法
JP2010107943A (ja) * 2008-09-30 2010-05-13 Epson Imaging Devices Corp 液晶装置、電子機器
JP2010107945A (ja) * 2008-09-30 2010-05-13 Epson Imaging Devices Corp 液晶装置、電子機器
CN102043298A (zh) * 2009-10-12 2011-05-04 三星电子株式会社 显示基板及其制造方法和具有显示基板的显示装置
JP2011081386A (ja) * 2009-10-12 2011-04-21 Samsung Electronics Co Ltd 表示基板、それの製造方法、及びそれを有する表示装置
JP2012212083A (ja) * 2011-03-31 2012-11-01 Japan Display Central Co Ltd 液晶表示装置
US9244322B2 (en) 2011-08-05 2016-01-26 Japan Display Inc. Liquid crystal display device
JP2013037126A (ja) * 2011-08-05 2013-02-21 Japan Display Central Co Ltd 液晶表示装置
JPWO2013146567A1 (ja) * 2012-03-30 2015-12-14 シャープ株式会社 液晶表示パネル
WO2013146567A1 (ja) * 2012-03-30 2013-10-03 シャープ株式会社 液晶表示パネル
JP2014149908A (ja) * 2014-03-03 2014-08-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015127816A (ja) * 2015-01-27 2015-07-09 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、表示モジュール又は電子機器

Also Published As

Publication number Publication date
US20040174484A1 (en) 2004-09-09
US20020131003A1 (en) 2002-09-19
TW548501B (en) 2003-08-21
KR100494638B1 (ko) 2005-06-13
JP4831716B2 (ja) 2011-12-07
US7259820B2 (en) 2007-08-21
KR20020073447A (ko) 2002-09-26

Similar Documents

Publication Publication Date Title
JP4831716B2 (ja) アクティブマトリクス型液晶表示装置
US6078366A (en) Array substrate comprising semiconductor contact layers having same outline as signal lines
JP3269787B2 (ja) 液晶表示装置
US7319239B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device
US20050041167A1 (en) Liquid crystal display and manufacturing method thereof
WO2011030583A1 (ja) 液晶表示装置及びその製造方法
US6208390B1 (en) Electrode substrate resistant to wire breakage for an active matrix display device
JPH08122768A (ja) 表示装置
KR20000048089A (ko) 액정 표시 장치
JP2000162647A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002091342A (ja) マトリクスアレイ基板
KR20090077117A (ko) 표시 기판 및 이의 제조 방법
JP4370806B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JPH1010581A (ja) 表示装置
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP4381691B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR100303440B1 (ko) 평면구동방식의액정표시장치
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
JP3294509B2 (ja) 液晶表示装置
JPH11218782A (ja) アクティブマトリックス型液晶表示装置
JP2001142097A (ja) 液晶表示装置とその製造方法
JPH09274202A (ja) 薄膜トランジスタアレイ基板
JP2690404B2 (ja) アクティブマトリクス基板
JP3377003B2 (ja) アクティブ素子アレイ基板の製造方法
JP3247084B2 (ja) アクティブ素子アレイ基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110602

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110916

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees