JP4072015B2 - 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 - Google Patents
液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 Download PDFInfo
- Publication number
- JP4072015B2 JP4072015B2 JP2002217568A JP2002217568A JP4072015B2 JP 4072015 B2 JP4072015 B2 JP 4072015B2 JP 2002217568 A JP2002217568 A JP 2002217568A JP 2002217568 A JP2002217568 A JP 2002217568A JP 4072015 B2 JP4072015 B2 JP 4072015B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- layer
- forming
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置に関し、特に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）等のスイッチング素子を用いたアクティブマトリクス型の液晶表示装置に用いられる液晶表示装置用基板及びその製造方法に関する。また本発明は、スイッチング素子が形成されたアレイ基板上に絶縁性有機樹脂材料からなる保護絶縁層（絶縁樹脂層）が形成された液晶表示装置に用いられる液晶表示装置用基板及びその製造方法に関する。さらに本発明は、画素電極が光反射材料で形成された反射型液晶表示装置、又はアレイ基板上に樹脂カラーフィルタ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ；ＣＦ）が形成されたＣＦ−ｏｎ−ＴＦＴ構造の液晶表示装置に用いられる液晶表示装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】
ＴＦＴをスイッチング素子として用いたアクティブマトリクス型の液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）は、例えば特開平６−２０２１５３号公報に開示されている。当該公報には、以下に概説するように、チャネル保護膜が形成された逆スタガ型のＴＦＴを備えた透過型ＬＣＤが開示されている。
【０００３】
ＴＦＴが形成されたアレイ基板（以下、ＴＦＴ基板ともいう）のほぼ全面に無機絶縁材料からなるパッシベーション膜が形成されている。パッシベーション膜上には、透明電極材料で形成された画素電極が形成されている。画素電極は、パッシベーション膜を開口したコンタクトホールを介してＴＦＴのソース電極に接続されている。
【０００４】
ドレインバスラインに接続される外部接続端子（以下、ドレイン端子と略称する）は、ＴＦＴのソース／ドレイン電極及びドレインバスラインと共通の層をなすｎ+ａ−Ｓｉ層及び金属層で形成された下部電極を有している。下部電極上には、パッシベーション膜に開口されたコンタクトホールを介して、画素電極と同一材料の酸化導電膜からなる上部電極が積層されている。上部電極にドレインバスライン駆動回路の接続端子が接続されて各ドレインバスラインに所定の階調電圧が印加されるようになっている。
【０００５】
また、ゲートバスラインに接続される外部接続端子（以下、ゲート端子と略称する）は、ゲート電極及びゲートバスラインと共通の層をなす金属層で形成された下部電極を有している。下部電極上には、ゲート絶縁膜と共通の層をなす絶縁膜及びパッシベーション膜に開口されたコンタクトホールを介して、画素電極と同一材料の酸化導電膜からなる上部電極が積層されている。上部電極にゲートバスライン駆動回路の接続端子が接続されて各ゲートバスラインに所定のゲートパルスが順次印加されるようになっている。ゲート端子及びドレイン端子は、上部電極により下部電極の酸化を防止して長期信頼性を向上し、また接続不良を防止している。
【０００６】
次に、チャネル保護膜が形成された逆スタガ型のＴＦＴを備えた透過型ＬＣＤの製造方法について概説する。ガラス基板等の透明絶縁性基板上に複数のゲートバスライン及びゲート端子下部電極を形成する。次に、基板全面に絶縁膜（以下、成膜部位によりゲート絶縁膜ともいう）を形成する。続いて、絶縁膜上にａ−Ｓｉ層を形成し、次いでチャネル保護膜を形成する。次いで、ｎ+ａ−Ｓｉ層を成膜した後、金属層を成膜する。次に、チャネル保護膜をエッチングストッパとして用いて金属層、ｎ+ａ−Ｓｉ層及びａ−Ｓｉ層を一括エッチングする。これにより、ＴＦＴ部のゲート絶縁膜上にａ−Ｓｉ層の動作半導体層を形成するとともに、チャネル保護膜の両側にソース電極及びドレイン電極を形成してＴＦＴが完成する。また、ソース電極及びドレイン電極の形成と同時に、ドレインバスライン及びドレインバスラインに接続されるドレイン端子下部電極が形成される。
【０００７】
次いで、無機絶縁性材料であるシリコン窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ2膜）、又はこれらの複合膜からなる厚さ４００ｎｍのパッシベーション膜を基板全面に成膜する。次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、ソース電極、ドレイン端子下部電極、及びゲート端子下部電極上にそれぞれ開口部を持つレジストパターンを形成する。このレジストパターンをマスクとしてパッシベーション膜、あるいはパッシベーション膜と絶縁膜とをエッチングし、コンタクトホールをそれぞれ開口する。
【０００８】
次いで、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ（インジウム・ティン・オキサイド）等からなる透明導電膜を基板全面に成膜する。次いで、透明導電膜を所定の形状にパターニングし、コンタクトホールを介してソース電極に接続される画素電極を形成する。また同時に、他のコンタクトホールを介してドレイン端子下部電極に接続されるドレイン端子上部電極を形成し、さらに他のコンタクトホールを介してゲート端子下部電極に接続されるゲート端子上部電極を形成する。
【０００９】
このように上記公報の記載によれば、ゲート端子及びドレイン端子を形成する場合、ゲート端子下部電極及びドレイン端子下部電極を形成し、ゲート端子下部電極及びドレイン端子下部電極上部を覆うパッシベーション膜を成膜し、パッシベーション膜をエッチングしてコンタクトホールを開口し、コンタクトホールを介してゲート端子下部電極に接続される透明導電膜からなるゲート端子上部電極と、ドレイン端子下部電極に接続される透明導電膜からなるドレイン端子上部電極とを画素電極と同時に形成するようにしている。
【００１０】
また、特開２０００−２３１１２３号公報には、スイッチング素子が形成されたアレイ基板上に、絶縁性有機樹脂材料からなるオーバーコート層（以下、ＯＣ層という）が形成された液晶表示装置が開示されている。パッシベーション膜はＳｉＮ膜等の無機絶縁膜からなり、一般に膜厚３００〜４００ｎｍで形成されている。それに対してＯＣ層は、パッシベーション膜に比較して極めて厚い膜厚１０００〜３０００ｎｍで形成されている点に特徴を有する。またＯＣ層は、形成材料である樹脂の誘電率が比較的小さい（約３あるいはそれ以下）という特徴を有する。この２つの特徴により、ＯＣ層が形成された液晶表示装置は、ＴＦＴ特性を劣化させる寄生容量を低減できるという利点を有している。また、ＯＣ層が形成された液晶表示装置は、感光性材料からなるＯＣ層をエッチングマスクとして用いてコンタクトホールを開口しているため、製造工程を簡略化できるという利点を有している。
【００１１】
図１８は、ＯＣ層が形成された従来の反射型液晶表示装置のＴＦＴ基板の構成を示している。図１８（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１８（ｂ）は図１８（ａ）のＸ−Ｘ線で切断した断面を示している。図１８（ａ）、（ｂ）に示すように、ガラス基板１０６上には、ゲートバスラインと同一の形成材料からなるゲート端子下部電極１３０が形成されている。ゲート端子下部電極１３０は一般に積層構造を有し、下層には比較的低抵抗のＡｌ系金属層１３０ａが形成され、上層には高融点金属層１３０ｂが形成されることが多い。ゲート端子下部電極１３０上には、絶縁膜１３２が形成されている。絶縁膜１３２上には保護膜１３４が形成されている。保護膜１３４上にはＯＣ層１３６が形成されている。ＯＣ層１３６の表面は、例えば凹凸状又は皺状に形成されている。
【００１２】
ゲート端子下部電極１３０上のＯＣ層１３６、保護膜１３４及び絶縁膜１３２は開口され、電極繋ぎ換え領域１３８が形成されている。ＯＣ層１３６上には、画素電極（反射電極）と同一の形成材料からなるゲート端子上部電極１４０が形成されている。ゲート端子上部電極１４０は、例えばＩＴＯ層１４０ａ、銀（Ａｇ）合金層１４０ｂ、及びＩＴＯ層１４０ａの積層構造を有している。またゲート端子上部電極１４０は、電極繋ぎ換え領域１３８でゲート端子下部電極１３０に接続されている。
【００１３】
図１９は、従来のＣＦ−ｏｎ−ＴＦＴ構造の透過型液晶表示装置のＴＦＴ基板の構成を示している。図１９（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１９（ｂ）は図１９（ａ）のＺ−Ｚ線で切断した断面を示している。図１９（ａ）、（ｂ）に示すように、ガラス基板１０６上には、ゲートバスラインと同一の形成材料からなるゲート端子下部電極１３０が形成されている。ゲート端子下部電極１３０上には、絶縁膜１３２が形成されている。絶縁膜１３２上には保護膜１３４が形成されている。保護膜１３４上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか１色の樹脂ＣＦ層１４４が形成されている。
【００１４】
ゲート端子下部電極１３０上の樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２は開口され、電極繋ぎ換え領域１３８が形成されている。樹脂ＣＦ層１４４上には、画素電極と同一の形成材料（例えばＩＴＯ）からなるゲート端子上部電極１４０が形成されている。ゲート端子上部電極１４０は、電極繋ぎ換え領域１３８でゲート端子下部電極１３０に接続されている。
【００１５】
【発明が解決しようとする課題】
ＯＣ層１３６や樹脂ＣＦ層１４４等の樹脂層は、上層に形成されるＩＴＯ等の電極材との密着性がパッシベーション膜に比較して劣っている。このため、ＯＣ層１３６上又は樹脂ＣＦ層１４４上に直接形成されたゲート端子上部電極１４０が剥がれてしまい、導通不良や隣接端子間の短絡等が発生してしまうという問題が生じる。また、ゲート端子上部電極１４０をパターニングする際に、隣接端子間の短絡の要因になる電極材の残渣や、抵抗の上昇の要因になる配線幅の細り等のエッチング不良が生じ易いという問題が生じる。
【００１６】
液晶表示装置は、ＴＦＴアレイ工程、ＣＦ工程、パネル化工程及びユニット工程を経て製造される。ユニット工程では、ドライバＩＣがゲート端子及びドレイン端子に例えばＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装される。このとき、実装する際のドライバＩＣの位置ずれ等により接続不良が生じた液晶表示装置は、ＴＡＢ端子を剥離した後に再度貼り付けるリペアが行われる。このため、ＴＡＢ端子を剥離した際に、上部電極がＯＣ層１３６又は樹脂ＣＦ層１４４毎剥がれてしまうという問題が生じる。
【００１７】
図２０及び図２１は、上記の問題を解決するＴＦＴ基板の構成を示している。図２０は、ＯＣ層が形成された反射型液晶表示装置のＴＦＴ基板の構成を示している。図２０（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図２０（ｂ）は図２０（ａ）のＹ−Ｙ線で切断した断面を示している。図２０（ａ）、（ｂ）に示すように、隣接するゲート端子間のＯＣ層１３６、保護膜１３４及び絶縁膜１３２は、電極繋ぎ換え領域１３８側のゲート端子下部電極１３０端面にほぼ一致する端面を有している。また、ＯＣ層１３６、保護膜１３４及び絶縁膜１３２の端面であって隣接ゲート端子間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起１４２が基板端部側（図２０（ａ）では左側）に突出して形成されている。突起１４２は、ゲート端子上部電極１４０をパターニングする際のエッチング残渣により、隣接ゲート端子間が短絡するのを防止するために設けられている。
【００１８】
図２１は、ＣＦ−ｏｎ−ＴＦＴ構造の透過型液晶表示装置のＴＦＴ基板の構成を示している。図２１（ａ）はＴＦＴ基板の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図２１（ｂ）は図２１（ａ）のＷ−Ｗ線で切断した断面を示している。図２１（ａ）、（ｂ）に示すように、隣接するゲート端子間の樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２は、電極繋ぎ換え領域１３８側のゲート端子上部電極１４０端面より表示領域側（図２１（ａ）、（ｂ）では右側）に端面を有している。すなわち、樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２の端面より基板端部側（図２１（ａ）、（ｂ）では左側）の隣接するゲート端子間では、ガラス基板１０６表面が露出している。また、ＯＣ層１３６、保護膜１３４及び絶縁膜１３２の端面であって隣接ゲート端子間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起１４２が基板端部側に突出して形成されている。突起１４２は、ゲート端子上部電極１４０をパターニングする際のエッチング残渣により、隣接ゲート端子間が短絡するのを防止するために設けられている。
【００１９】
図２０（ａ）、（ｂ）及び図２１（ａ）、（ｂ）に示すＴＦＴ基板では、ＯＣ層１３６を開口してゲート端子上部電極１４０をガラス基板１０６上に直接接触させて形成することにより、ゲート端子上部電極１４０の剥離を防止している。ところが上記の構成では、ゲート端子下部電極１３０の電極繋ぎ換え領域１３８側端面の基板面に対する急峻な形状により、当該端面上の段差部でゲート端子上部電極１４０に段切れが生じ、ゲート端子の抵抗が高くなってしまうという問題が生じる。また、ゲート端子下部電極１３０の電極繋ぎ換え領域１３８側の端面では、下層のＡｌ系金属層１３０ａと、ＩＴＯ等からなるゲート端子上部電極１４０とが接触しているため腐食等が起こり易く、断線をひき起こすおそれがあるという問題が生じる。このように、電極繋ぎ換え領域１３８では、ゲート端子上部電極１４０の段切れや、ゲート端子上部電極１４０とゲート端子下部電極１３０との間の電気的接続を十分考慮する必要がある。
【００２０】
本発明の目的は、製造工程を簡略化でき、かつ高い信頼性を有する液晶表示装置用基板及びその製造方法及びそれを用いた液晶表示装置を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的は、基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、前記バスライン上に形成された絶縁樹脂層と、前記基板上にマトリクス状に配列された画素領域毎の前記絶縁樹脂層上に形成された画素電極と、前記画素電極及び前記バスラインに接続された薄膜トランジスタと、前記バスラインに電気的に接続された第１の端子電極と、前記第１の端子電極の外周部上に前記絶縁樹脂層と異なる形成材料で形成された構造物と、前記画素電極と同一の形成材料で前記第１の端子電極上及び前記構造物上に形成された第２の端子電極と、前記第１及び第２の端子電極を接続する電極繋ぎ換え領域とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子とを有することを特徴とする液晶表示装置用基板によって達成される。
【００２２】
【発明の実施の形態】
〔第１の実施の形態〕
本発明の第１の実施の形態による液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置について図１乃至図７を用いて説明する。図１は、本実施の形態による反射型液晶表示装置の概略構成を示している。図１に示すように、液晶表示装置は、光反射性材料からなる画素電極やＴＦＴ等が画素領域毎に形成されたＴＦＴ基板２と、共通電極等が形成された対向基板４とを対向させて貼り合わせ、その間に液晶を封止した構造を有している。
【００２３】
ＴＦＴ基板２には、複数のゲートバスライン１２を駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスライン１４を駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが設けられている。両駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスライン１２あるいはドレインバスライン１４に出力するようになっている。
【００２４】
対向基板４は、Ｒ、Ｇ、Ｂのいずれか１色が画素領域毎に形成された樹脂ＣＦ層を有している。両基板２、４の対向面には、液晶分子を所定方向に配向させる配向膜が形成されている。対向基板４の対向面と反対側の面には、偏光板８７が貼り付けられている。
【００２５】
図２は、ＴＦＴ基板２上に形成された素子の等価回路を模式的に示している。図３はＴＦＴ基板２上の１画素の構成を示し、図４は図３のＡ−Ａ線で切断したＴＦＴ基板２の断面を示している。図２乃至図４に示すように、ＴＦＴ基板２のガラス基板６上には、図２又は図３の左右方向に延びるゲートバスライン１２が互いに並列して複数形成されている。ゲートバスライン１２は、比較的低抵抗の例えばＡｌ系金属層１２ａと、例えば高融点金属層１２ｂとがこの順に積層された構造を有している。ゲートバスライン１２上の全面には絶縁膜（ゲート絶縁膜）３２が形成されている。ゲートバスライン１２に絶縁膜３２を介して交差して、図２及び図３の上下方向に延びるドレインバスライン１４が互いに並列して複数形成されている。ゲートバスライン１２とドレインバスライン１４の交差位置近傍には、ＴＦＴ２０が形成されている。
【００２６】
ＴＦＴ２０は、絶縁膜３２上に、ａ−Ｓｉ層からなる動作半導体層５０を有している。動作半導体層５０上にはチャネル保護膜２３が形成されている。チャネル保護膜２３上には、隣接するドレインバスライン１４から引き出されたドレイン電極２１及びその下層のオーミックコンタクト層となるｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１とが、所定の間隙を介して互いに対向して形成されている。このような構成において、チャネル保護膜２３直下のゲートバスライン１２が当該ＴＦＴ２０のゲート電極として機能するようになっている。
【００２７】
ＴＦＴ基板２上にマトリクス状に配列された各画素領域には、画素電極１６が形成されている。各画素領域のほぼ中央を横切って、ゲートバスライン１２に並列して図２及び図３の左右方向に延びる蓄積容量バスライン１８が形成されている。蓄積容量バスライン１８は、ゲートバスライン１２と同一の形成材料で形成されている。蓄積容量バスライン１８上には、絶縁膜３２を介して蓄積容量電極（中間電極）２５が画素領域毎に形成されている。蓄積容量電極２５は、ドレインバスライン１４と同一の形成材料で形成されている。ドレインバスライン１４、ドレイン電極２１、ソース電極２２及び蓄積容量電極２５上には、保護膜３４が形成されている。保護膜３４上には、ＯＣ層３６が形成されている。ＯＣ層３６の表面は、例えば凹凸状又は皺状に形成されている。
【００２８】
ＯＣ層３６上には、画素電極（反射電極）１６が画素領域毎に形成されている。画素電極１６は光反射材料で形成され、例えばＩＴＯ層１６ａ、Ａｇ合金層１６ｂ、及びＩＴＯ層１６ａの積層構造を有している。画素電極１６の表面は、ＯＣ層３６表面の形状に倣い、凹凸状又は皺状に形成されている。表示画面側から入射する光を画素電極１６の凹凸状又は皺状表面で乱反射させることにより、良好な表示特性が得られるようになっている。画素電極１６は、ソース電極２２上のＯＣ層３６及び保護膜３４が開口されたコンタクトホール２４を介して、ソース電極２２に電気的に接続されている。また画素電極１６は、蓄積容量電極２５上のＯＣ層３６及び保護膜３４が開口されたコンタクトホール２６を介して、蓄積容量電極２５に電気的に接続されている。これらのＴＦＴ２０や各バスライン１２、１４、１８等はフォトリソグラフィ工程で形成され、「成膜→レジスト塗布→露光→現像→エッチング→レジスト剥離」という一連の半導体プロセスを繰り返して形成される。
【００２９】
図５（ａ）は本実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図５（ｂ）は図５（ａ）のＢ−Ｂ線で切断した断面を示している。図５（ａ）、（ｂ）に示すように、ＴＦＴ基板２の額縁領域には、複数のゲート端子８（図５（ａ）では２つ示している）が形成されている。複数のゲート端子８は、表示領域（図示していないが図５（ａ）、（ｂ）では右方）に形成された複数のゲートバスライン１２にそれぞれ電気的に接続されている。ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子下部電極３０の外周部上に形成された構造物３９と、構造物３９の内側に形成された電極繋ぎ換え領域３８と、ゲート端子上部電極４０（第２の端子電極）とを有している。
【００３０】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料であるＡｌ系金属層１２ａと高融点金属層１２ｂとが積層されて形成されている。ゲート端子下部電極３０上には、図４に示す絶縁膜３２と同一層である絶縁膜３２、３２’が形成されている。電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８近傍より基板端部側に形成された絶縁膜３２’は表面がエッチングされ、表示領域側の絶縁膜３２よりも膜厚が薄くなっている。絶縁膜３２’上には、ゲート端子上部電極４０が形成されている。構造物３９は、ゲート端子下部電極３０のゲート端子上部電極４０側の外周部及び端面を覆うように絶縁膜３２’で形成されている。構造物３９は、複数のゲート端子８に跨がって形成されている。またゲート端子上部電極４０は、画素電極１６と同一の形成材料であるＩＴＯ層１６ａ、Ａｇ合金層１６ｂ、及びＩＴＯ層１６ａの３層が積層されて形成されている。ゲート端子上部電極４０は、ゲート端子下部電極３０上の絶縁膜３２’が開口された電極繋ぎ換え領域３８を介してゲート端子下部電極３０に接続されている。すなわち、ゲート端子上部電極４０は、基板端部側から構造物３９の絶縁膜３２’に乗り上げてゲート端子下部電極３０に接続されている。これにより、ゲート端子上部電極４０のＩＴＯ層１６ａとゲート端子下部電極３０のＡｌ系金属層１２ａとは直接接続されないようになっている。
【００３１】
構造物３９より表示領域側の絶縁膜３２上には、保護膜３４とＯＣ層３６とがこの順に積層されている。ＯＣ層３６と保護膜３４の電極繋ぎ換え領域３８側の端面近傍には、絶縁膜３２と保護膜３４との間に、ＴＦＴ２０の動作半導体層５０と同一層のａ−Ｓｉ層５０’と、チャネル保護膜２３と同一層の構造物形成用保護膜５２とがこの順に積層されて形成されている。
【００３２】
なお、図示は省略しているが、ドレイン端子はゲート端子８と同様の構造を有している。すなわち、ドレイン端子下部電極はゲート端子下部電極３０と同一層で形成され、ドレイン端子上部電極はゲート端子上部電極４０と同一層で形成されている。ドレインバスライン１４とドレイン端子下部電極とは、例えば絶縁膜３２を開口して形成された別の繋ぎ換え領域を介してそれぞれ電気的に接続されている。
【００３３】
本実施の形態によれば、ゲート端子下部電極３０上の外周部には構造物３９として絶縁膜３２’が形成されているので、ゲート端子上部電極４０のＩＴＯ層１６ａと、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００３４】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなく絶縁膜３２’上に密着良好に形成されている。このため、ＯＣ層３６に新規な樹脂を用いることなく、ゲート端子上部電極４０の剥離を防止できる。
さらに、本実施の形態では、ゲート端子下部電極３０の外周部の端面を覆うように絶縁膜３２’が形成されているため、ゲート端子上部電極４０に段切れが生じ難い。
【００３５】
次に、本実施の形態による液晶表示装置用基板の製造方法について、既に示した図３及び図４を参照しつつ図６及び図７を用いて説明する。図６（ａ）〜（ｅ）及び図７（ａ）〜（ｄ）は、ＴＦＴ基板の製造工程を示す工程断面図であり、図５（ｂ）に対応する断面を示している。まず、図６（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚１３０ｎｍのＡｌ合金と、例えば膜厚７０ｎｍの窒化モリブデン（ＭｏＮ）と、例えば膜厚１５ｎｍのＭｏとをこの順にスパッタリングにより全面に成膜する。これにより、Ａｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２１５ｎｍの金属層を形成する。Ａｌ合金としては、ネオジム（Ｎｄ）、ケイ素（Ｓｉ）、銅（Ｃｕ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００３６】
次いで、金属層上の全面にレジストを塗布する。次に、フォトマスクあるいはレチクル（以下、マスクという）を用いて露光して現像し、所定形状のレジストパターンを形成する。次に、燐酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図６（ａ）では図示せず）が形成される。
【００３７】
次いで、図６（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚３０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により基板全面に成膜する。さらに、チャネル保護膜２３を形成するための例えば膜厚１２０ｎｍのＳｉＮ膜２３’をプラズマＣＶＤ法により基板全面に成膜する。
【００３８】
次に、スピンコート等によりＳｉＮ膜２３’上の全面にレジストを塗布する。次に、ゲート端子及びドレイン端子が形成される額縁領域を遮光するマスクを用い、またゲートバスライン１２をマスクとして、ガラス基板６の裏面側（図６（ｂ）では下方）から背面露光を行う。続いて、ガラス基板６の表面側（図６（ｂ）では上方）から別のマスクを用いて露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ゲートバスライン１２上のチャネル保護膜２３形成領域上に自己整合的にレジストパターン（図示せず）が形成されるとともに、ゲート端子下部電極３０及びドレイン端子下部電極の外周部上にレジストパターン（図示せず）が形成される。
【００３９】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図６（ｃ）に示すように、ゲート端子下部電極３０及びドレイン端子下部電極の外周部上に構造物形成用保護膜５２が形成されるとともに、ＴＦＴ２０毎にチャネル保護膜２３（図６（ｃ）では図示せず）が形成される。
【００４０】
次に、図６（ｄ）に示すように、希フッ酸を用いてａ−Ｓｉ層５０'表面を洗浄（自然酸化膜の除去）した後、速やかに、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。次いで、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層５３ａ、Ａｌ層５３ｂ及びＴｉ層５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。金属層５３としては、上記のＴｉ／Ａｌ／Ｔｉ等の複合膜以外にも、例えば、クロム（Ｃｒ）、Ｍｏ、Ｔａ、Ｔｉ若しくはＡｌ等の単体、又はそれらの複合膜を用いることができる。
【００４１】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、図６（ｅ）に示すように、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを行う。これにより、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、蓄積容量電極２５、及び動作半導体層５０（いずれも図６（ｅ）では図示せず）を形成する。このエッチング処理において、構造物形成用保護膜５２及びチャネル保護膜２３はエッチングストッパとして機能し、その下層のａ−Ｓｉ層５０’はエッチングされずに残存する。なお、構造物形成用保護膜５２及びチャネル保護膜２３は、このエッチングにより膜厚が薄くなる。
【００４２】
次に、図７（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００４３】
次に、図７（ｂ）に示すように、感光性を有する絶縁性有機樹脂を保護膜３４上の全面に塗布してＯＣ層３６を形成する。次に、ハーフ露光や２回露光等を用いて、凹凸状又は皺状のＯＣ層３６表面を形成するとともに、ＯＣ層３６をパターニングする。パターニングされたＯＣ層３６は、電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側が除去されており、保護膜３４表面が露出している。またＯＣ層３６は、コンタクトホール２４、２６形成領域上が開口されている。
【００４４】
続いて、図７（ｃ）に示すように、パターニングされたＯＣ層３６をマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングにより、ゲート端子上部電極４０の形成領域のうち、電極繋ぎ換え領域３８では、保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面が露出する。しかし、電極繋ぎ換え領域３８の外側の外周部には、保護膜３４と絶縁膜３２との間に構造物形成用保護膜５２及びａ−Ｓｉ層５０’が形成されているため、電極繋ぎ換え領域３８でのエッチングが終了した時点では絶縁膜３２’が残存している。すなわち、電極繋ぎ換え領域３８でのエッチング終点が検出されたときにエッチングを終了すれば、表面がエッチングされて膜厚が薄くなった絶縁膜３２’が構造物３９として残存する。
【００４５】
本例では、パターニングされたＯＣ層３６をエッチングマスクとして用いて保護膜３４がパターニングされているが、保護膜３４をパターニングした後にＯＣ層３６を形成してもよい。
【００４６】
なお、コンタクトホール２４、２６からそれぞれ露出しているソース電極２２及び蓄積容量電極２５表面のＴｉ（あるいはＭｏ）層５３ａはフッ素系ガスに対する耐性が低いため、一部、主に中央部側からＡｌ層５３ｂが剥き出しになるおそれがある。しかし、コンタクトホール２４、２６の周辺部にはＴｉ（あるいはＭｏ）層５３ａが残存するため、その後の画素電極１０との接続の信頼性は低下しない。
【００４７】
続いて、図７（ｄ）に示すように、透明酸化物導電材料である例えば膜厚５０ｎｍのＩＴＯ層１６ａ、例えば膜厚１００ｎｍのＡｇ合金層１６ｂ、及び例えば膜厚５０ｎｍのＩＴＯ層１６ａをスパッタリング等の薄膜形成方法により基板全面にこの順に成膜する。次に、所定形状のレジストパターンを形成し、当該レジストパターンをマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０に電極繋ぎ換え領域３８で接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【００４８】
以上説明したように、本実施の形態では製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【００４９】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による液晶表示装置用基板及びその製造方法について図８乃至図１３を用いて説明する。図８は、本実施の形態による透過型液晶表示装置のＴＦＴ基板２上の１画素の構成を示し、図９は図８のＣ−Ｃ線で切断したＴＦＴ基板２の断面を示している。図８及び図９に示すように、本実施の形態によるＴＦＴ基板２のＴＦＴ２０は、チャネル保護膜を有していないチャネルエッチ型である。また、本実施の形態によるＴＦＴ基板２は、顔料分散型の樹脂ＣＦ層４４が形成され、樹脂ＣＦ層４４上に絶縁性有機樹脂材料からなるＯＣ層３６が形成されたＣＦ−ｏｎ−ＴＦＴ構造である。
【００５０】
ＴＦＴ２０は、絶縁膜３２上に動作半導体層５０を有している。動作半導体層５０上には、ドレイン電極２１及びその下層のｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１とが、所定の間隙を介して互いに対向して形成されている。動作半導体層５０のチャネル領域表面は、両電極２１、２２間の分離絶縁を確実にするために一部エッチングされている。
【００５１】
ＴＦＴ２０上及び蓄積容量電極２５上を含む各画素領域には、樹脂ＣＦ層４４Ｒ（赤）、４４Ｇ（緑）、４４Ｂ（青）のいずれかが形成されている。樹脂ＣＦ層４４Ｒ、４４Ｇ、４４ＢによりＴＦＴ２０の遮光が可能なため、特別な遮光パターンを有さない構造であっても良好な表示特性が得られるようになっている。また、対向基板４に遮光膜を形成する必要がないため、対向基板４の製造工程を簡略化できるだけでなく、ＴＦＴ基板２と対向基板４との間の高い貼り合わせ精度が要求されない。したがって、配線層と画素電極１６端部とを重ねて形成せずに、高開口率で高精細の液晶表示装置を量産できるようになっている。
【００５２】
樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ上にはＯＣ層３６が形成されている。各画素のＯＣ層３６上には、ＩＴＯ等の透明酸化電極材料からなる画素電極１６が形成されている。画素電極１６は、ソース電極２２上のＯＣ層３６、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ及び保護膜３４が開口されたコンタクトホール２４を介して、ソース電極２２に電気的に接続されている。また画素電極１６は、蓄積容量電極２５上のＯＣ層３６、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ及び保護膜３４が開口されたコンタクトホール２６を介して、蓄積容量電極２５に電気的に接続されている。
【００５３】
図１０（ａ）は本実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１０（ｂ）は図１０（ａ）のＤ−Ｄ線で切断した断面を示している。図１０（ａ）、（ｂ）に示すように、ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子下部電極３０の外周部上に形成された構造物３９と、構造物３９の内側に形成された電極繋ぎ換え領域３８と、ゲート端子上部電極４０（第２の端子電極）とを有している。
【００５４】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料であるＡｌ系金属層１２ａと高融点金属層１２ｂとが積層されて形成されている。ゲート端子下部電極３０上には、図９に示す絶縁膜３２と同一層である絶縁膜３２、３２’が形成されている。電極繋ぎ換え領域３８近傍に形成された絶縁膜３２’は表面がエッチングされ、表示領域側の絶縁膜３２よりも膜厚が薄くなっている。絶縁膜３２’上には、ゲート端子上部電極４０が形成されている。構造物３９は、ゲート端子下部電極３０のゲート端子上部電極４０側の外周部及び端面を覆うように絶縁膜３２’で形成されている。構造物３９は、複数のゲート端子８に跨がって形成されている。またゲート端子上部電極４０は、画素電極１６と同一の形成材料であるＩＴＯ層で形成されている。ゲート端子上部電極４０は、ゲート端子下部電極３０上の絶縁膜３２’が開口された電極繋ぎ換え領域３８を介してゲート端子下部電極３０に接続されている。すなわち、ゲート端子上部電極４０は、基板端部側から構造物３９の絶縁膜３２’に乗り上げてゲート端子下部電極３０に接続されている。これにより、ゲート端子上部電極４０のＩＴＯ層とゲート端子下部電極３０のＡｌ系金属層１２ａとは直接接続されないようになっている。
【００５５】
構造物３９より表示領域側の絶縁膜３２上には、保護膜３４と樹脂ＣＦ層４４（４４Ｒ）とＯＣ層３６とがこの順に積層されている。保護膜３４と樹脂ＣＦ層４４とＯＣ層３６の電極繋ぎ換え領域３８側の端面近傍には、絶縁膜３２と保護膜３４との間に、ＴＦＴ２０の動作半導体層５０と同一層の構造物形成用半導体膜５４が形成されている。
【００５６】
隣接するゲート端子８間の絶縁膜３２’は、電極繋ぎ換え領域３８側のゲート端子下部電極３０端面より基板端部側（図１０（ａ）、（ｂ）では左側）に端面を有している。すなわち、隣接するゲート端子８間の絶縁膜３２’端面より基板端部側（図１０（ａ）、（ｂ）では左側）では、ガラス基板６表面が露出している。また、絶縁膜３２’の端面であって隣接ゲート端子８間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起４２が基板端部側に突出して形成されている。突起４２は、ゲート端子上部電極４０をパターニングする際のエッチング残渣により、隣接ゲート端子８間が短絡するのを防止するために設けられている。
【００５７】
本実施の形態によれば、第１の実施の形態と同様に、電極繋ぎ換え領域３８の外周部のゲート端子下部電極３０上には構造物３９として絶縁膜３２’が形成されているので、ゲート端子上部電極４０のＩＴＯ層と、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００５８】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなく絶縁膜３２’又はガラス基板６上に密着良好に形成されている。このため、樹脂ＣＦ層４４やＯＣ層３６に新規な樹脂を用いることなく、ゲート端子上部電極４０の剥離を防止できる。
さらに、本実施の形態では、ゲート端子下部電極３０の外周部の端面を覆うように絶縁膜３２’が形成されているため、ゲート端子上部電極４０に段切れが生じ難い。
【００５９】
次に、本実施の形態による液晶表示装置用基板の製造方法について、既に示した図８及び図９を参照しつつ図１１及び図１２を用いて説明する。図１１（ａ）〜（ｅ）及び図１２（ａ）〜（ｄ）は、ＴＦＴ基板の製造工程を示す工程断面図であり、図１０（ｂ）に対応する断面を示している。まず、図１１（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚１３０ｎｍのＡｌ合金と、例えば膜厚７０ｎｍのＭｏＮと、例えば膜厚１５ｎｍのＭｏとをこの順にスパッタリングにより全面に成膜する。これにより、Ａｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２１５ｎｍの金属層を形成する。Ａｌ合金としては、Ｎｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００６０】
次いで、金属層上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、燐酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図１１（ａ）では図示せず）が形成される。
【００６１】
次いで、図１１（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚１５０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により全面に成膜する。さらに、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。
【００６２】
次に、スピンコート等によりｎ+ａ−Ｓｉ層５１上の全面にレジストを塗布する。続いて、マスクを用いて順方向（図１１（ｂ）では上方）から露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ＴＦＴ２０の動作半導体層５０を形成する領域にレジストパターン（図示せず）が形成されるとともに、ゲート端子下部電極３０及びドレイン端子下部電極（図示せず）の外周部上にレジストパターン（図示せず）が形成される。
【００６３】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図１１（ｃ）に示すように、ゲート端子下部電極３０及びドレイン端子下部電極（図示せず）の外周部上に、ａ−Ｓｉ層５０’からなる構造物形成用半導体膜５４とその上層のｎ+ａ−Ｓｉ層５１とが形成されるとともに、ＴＦＴ２０のチャネル領域となる領域、及びドレイン電極２１とソース電極２２とが形成される領域にｎ+ａ−Ｓｉ層５１及び動作半導体層５０が島状に形成される。
【００６４】
次に、図１１（ｄ）に示すように、希フッ酸を用いてｎ+ａ−Ｓｉ層５１表面を洗浄した後、速やかに、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層５３ａ、Ａｌ層５３ｂ及びＴｉ層５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。金属層５３としては、上記のＴｉ／Ａｌ／Ｔｉ等の複合膜以外にも、例えばＣｒ、Ｍｏ、Ｔａ、Ｔｉ若しくはＡｌ等の単体、又はそれらの複合膜を用いることができる。
【００６５】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、図１１（ｅ）に示すように、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを金属層５３に対して行う。これにより、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、蓄積容量電極２５、及び動作半導体層５０（いずれも図１１（ｅ）では図示せず）を形成する。続いて、ドレイン電極２１とソース電極２２との間に残存するｎ+ａ−Ｓｉ層５１に対して塩素系ガスを用いたドライエッチングを行う。このエッチングでは、ドレイン電極２１及びその下層のｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１との間を確実に分離させるため、動作半導体層５０表面までエッチング（チャネルエッチング）される。また、このエッチングでは構造物形成用半導体膜５４の表面も同様にエッチングされるため、構造物形成用半導体膜５４の膜厚が薄くなる。
【００６６】
次に、図１２（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００６７】
次に、各画素領域毎に樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのいずれかを形成する。樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂは、例えば図８の上下方向に隣接する画素が同一色になるようにストライプ状に形成される。まず、図１２（ｂ）に示すように、保護膜３４上の全面に、例えば赤色の顔料を分散させたアクリル系ネガ型感光性樹脂をスピンコータやスリットコータ等を用いて例えば膜厚１７０ｎｍに塗布する。次いで、大型マスクを用いた近接露光（プロキシミティ露光）により、図８の上下方向に隣接する複数列の画素領域にストライプ状にネガ型感光性樹脂が残るように露光する。次いで、ＫＯＨなどのアルカリ現像液を用いて現像して赤色樹脂ＣＦ層４４Ｒが形成される。これにより、赤色画素領域に対して赤色の分光特性が付与されるとともに、赤色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能を付加することができる。
【００６８】
同様に、青色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒに隣接する画素領域にストライプ状の青色樹脂ＣＦ層４４Ｂを形成する。これにより、青色画素領域に対して青色の分光特性が付与されるとともに、青色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００６９】
さらに、緑色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒ及び青色樹脂ＣＦ層４４Ｂに隣接する画素領域にストライプ状の緑色樹脂ＣＦ層４４Ｇを形成する。これにより、緑色画素領域に対して緑色の分光特性が付与されるとともに、緑色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００７０】
次に、ＴＦＴ２０のソース電極２２上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２４を開口する。同様に、蓄積容量電極２５上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２６を開口する。
【００７１】
次に、ＯＣ樹脂を樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ上の全面にスピンコータやスリットコータ等を用いて塗布し、１４０℃以下の温度で加熱処理してＯＣ層３６を形成する。ＯＣ樹脂としては、例えばネガ型の感光性を有するアクリル系樹脂が用いられる。次いで、大型マスクを用いて近接露光し、ＫＯＨなどのアルカリ現像液を用いて現像してＯＣ層３６をパターニングする。パターニングされたＯＣ層３６は電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側が除去されており、保護膜３４表面が露出している。またＯＣ層３６には、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのコンタクトホール２４、２６に位置合わせされたコンタクトホール２４、２６が形成される。
【００７２】
続いて、図１２（ｃ）に示すように、パターニングされたＯＣ層３６をマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングにより、ゲート端子上部電極４０の形成領域のうち、電極繋ぎ換え領域３８では、保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面が露出する。しかし、電極繋ぎ換え領域３８の外側の外周部には、保護膜３４と絶縁膜３２との間に構造物形成用半導体膜５４が形成されているため、電極繋ぎ換え領域３８でのエッチングが終了した時点では絶縁膜３２’が残存している。すなわち、電極繋ぎ換え領域３８でのエッチング終点が検出されたときにエッチングを終了すれば、表面がエッチングされて膜厚が薄くなった絶縁膜３２’が構造物３９として残存する。
【００７３】
なお、コンタクトホール２４、２６からそれぞれ露出しているソース電極２２及び蓄積容量電極２５表面のＴｉ（あるいはＭｏ）層５３ａはフッ素系ガスに対する耐性が低いため、一部、主に中央部側からＡｌ層５３ｂが剥き出しになるおそれがある。しかし、コンタクトホール２４、２６の周辺部にはＴｉ（あるいはＭｏ）層５３ａが残存するため、その後の画素電極１０との接続の信頼性は低下しない。
【００７４】
続いて、図１２（ｄ）に示すように、透明酸化物導電材料である例えば膜厚７０ｎｍのＩＴＯ層をスパッタリング等の薄膜形成方法により基板全面に成膜する。次に、所定パターンのレジストマスクを形成し、当該レジストをマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０に電極繋ぎ換え領域３８で接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【００７５】
以上説明したように、本実施の形態では製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【００７６】
図１３は、本実施の形態による液晶表示装置用基板の構成の変形例を示している。図１３（ａ）は本変形例による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示し、図１３（ｂ）は図１３（ａ）のＥ−Ｅ線で切断した断面を示している。図１３（ａ）、（ｂ）に示すように、ＴＦＴ基板２は、図１３（ａ）の上下方向に帯状に延びて、ゲート端子下部電極３０の基板端部側の端面を覆うように形成された絶縁膜３２からなる構造物３９を有している。構造物３９は、基板全面に絶縁膜３２を成膜した後、ａ−Ｓｉ層５０’が形成される前にパターニングされて形成されている。構造物３９の基板端部側の端面であって隣接ゲート端子８間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起４２が基板端部側に突出して形成されている。突起４２は、ゲート端子上部電極４０をパターニングする際のエッチング残渣により、隣接ゲート端子８間が短絡するのを防止するために設けられている。本変形例によっても上記実施の形態と同様の効果を得ることができる。
【００７７】
〔第３の実施の形態〕
次に、本発明の第３の実施の形態による液晶表示装置用基板及びその製造方法について図１４乃至図１７を用いて説明する。図１４（ａ）は本実施の形態による透過型の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１４（ｂ）は図１４（ａ）のＦ−Ｆ線で切断した断面を示している。図１４（ａ）、（ｂ）に示すように、ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子下部電極３０の基板端部側の端面上に形成された構造物３９と、構造物３９より表示領域側に形成された電極繋ぎ換え領域３８と、ゲート端子上部電極４０（第２の端子電極）とを有している。
【００７８】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料であるＡｌ系金属層１２ａと高融点金属層１２ｂとが積層されて形成されている。ゲート端子下部電極３０上には、絶縁膜３２が形成されている。構造物３９は、ゲート端子下部電極３０の基板端部側の端面を覆うように、絶縁膜３２と、ａ−Ｓｉ層５０’と、ｎ+ａ−Ｓｉ層５１と、ドレインバスライン１４と同一の形成材料である金属層５３とがこの順に積層されて形成されている。金属層５３は、Ｔｉ層５３ａ、Ａｌ層５３ｂ及びＴｉ層５３ａの積層により形成されている。構造物３９は、各ゲート端子８毎に独立して島状に形成されている。金属層５３上には、ゲート端子上部電極４０が形成されている。ゲート端子上部電極４０は、画素電極１６と同一の形成材料である例えばＩＴＯ層により形成されている。
【００７９】
ゲート端子上部電極４０は、ゲート端子下部電極３０上の保護膜３４及び絶縁膜３２が開口された電極繋ぎ換え領域３８を介してゲート端子下部電極３０に接続されている。ここで領域α、βでは、ゲート端子上部電極４０に段切れが生じている。しかし、構造物３９の一部は導電体である金属層５３で形成されている。このため、構造物３９を挟む両側のゲート端子上部電極４０が金属層５３に接触していれば、金属層５３を介して、ゲート端子上部電極４０の基板端部側と電極繋ぎ換え領域３８側とが導通される。
【００８０】
隣接するゲート端子８間の絶縁膜３２、保護膜３４及びＯＣ層３６は、基板端部側（図１４（ａ）、（ｂ）では左側）のゲート端子下部電極３０端面にほぼ一致する端面を有している。すなわち、絶縁膜３２、保護膜３４及びＯＣ層３６の端面より基板端部側の隣接するゲート端子８間では、ガラス基板６表面が露出している。また、絶縁膜３２、保護膜３４及びＯＣ層３６の端面であって隣接ゲート端子８間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起４２が基板端部側に突出して形成されている。突起４２は、ゲート端子上部電極４０をパターニングする際のエッチング残渣により、隣接ゲート端子８間が短絡するのを防止するために設けられている。
【００８１】
本実施の形態によれば、第１及び第２の実施の形態と同様に、電極繋ぎ換え領域３８の基板端部側のゲート端子下部電極３０上には構造物３９が形成されるので、ゲート端子上部電極４０のＩＴＯ層と、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００８２】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなく金属層５３又はガラス基板６上に密着良好に形成されている。このため、ＯＣ層３６に新規な樹脂を用いることなく、ゲート端子上部電極４０の剥離を防止できる。
さらに、本実施の形態では、ゲート端子下部電極３０の外周部の端面を覆うように構造物３９が形成されているため、ゲート端子上部電極４０に段切れが生じ難い。
【００８３】
次に、本実施の形態による液晶表示装置用基板の製造方法について、既に示した図３及び図４を参照しつつ図１５及び図１６を用いて説明する。図１５（ａ）〜（ｅ）及び図１６（ａ）〜（ｄ）は、ＴＦＴ基板の製造工程を示す工程断面図であり、図１４（ｂ）に対応する断面を示している。まず、図１５（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚１３０ｎｍのＡｌ合金と、例えば膜厚７０ｎｍの窒化モリブデン（ＭｏＮ）と、例えば膜厚１５ｎｍのＭｏとをこの順にスパッタリングにより全面に成膜する。これにより、Ａｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２１５ｎｍの金属層を形成する。Ａｌ合金としては、Ｎｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００８４】
次いで、金属層上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、燐酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図１５（ａ）では図示せず）が形成される。
【００８５】
次いで、図１５（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚３０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により基板全面に成膜する。さらに、チャネル保護膜２３を形成するための例えば膜厚１２０ｎｍのＳｉＮ膜２３’をプラズマＣＶＤ法により基板全面に成膜する。
【００８６】
次に、スピンコート等によりＳｉＮ膜２３’上の全面にレジストを塗布する。次に、ゲート端子及びドレイン端子が形成される額縁領域を遮光するマスクを用い、またゲートバスライン１２をマスクとして、ガラス基板６の裏面側（図１５（ｂ）では下方）から背面露光を行う。続いて、ガラス基板６の表面側（図１５（ｂ）では上方）から別のマスクを用いて露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ゲートバスライン１２上のチャネル保護膜２３形成領域上に自己整合的にレジストパターン（図示せず）が形成される。
【００８７】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図１５（ｃ）に示すように、ＴＦＴ２０毎にチャネル保護膜２３（図１５（ｃ）では図示せず）が形成され、ゲート端子下部電極３０近傍のＳｉＮ膜２３’が除去される。
【００８８】
次に、図１５（ｄ）に示すように、希フッ酸を用いてａ−Ｓｉ層５０'表面を洗浄（自然酸化膜の除去）した後、速やかに、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。次いで、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層５３ａ、Ａｌ層５３ｂ及びＴｉ層５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。金属層５３としては、上記のＴｉ／Ａｌ／Ｔｉ等の複合膜以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉ若しくはＡｌ等の単体、又はそれらの複合膜を用いることができる。
【００８９】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、図１５（ｅ）に示すように、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを行う。これにより、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、蓄積容量電極２５、及び動作半導体層５０（いずれも図１５（ｅ）では図示せず）を形成する。同時に、ゲート端子下部電極３０の基板端部側の端面を覆うように構造物３９を形成する。このエッチング処理において、ＴＦＴ２０毎に形成されたチャネル保護膜２３はエッチングストッパとして機能し、その下層のａ−Ｓｉ層５０’はエッチングされずに残存する。
【００９０】
次に、図１６（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００９１】
次に、図１６（ｂ）に示すように、スピンコータやスリットコータ等を用いて、感光性を有する絶縁性有機樹脂を保護膜３４上の全面に塗布し、１４０℃以下の温度で加熱処理を行う。絶縁性有機樹脂としては、例えばネガ型の感光性を有するアクリル系樹脂が用いられる。これによりＯＣ層３６が形成される。次に、大型マスクを用いて近接露光し、ＫＯＨ等のアルカリ現像液を用いて現像して、ＯＣ層３６をパターニングする。パターニングされたＯＣ層３６は、電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側が除去されており、保護膜３４表面が露出している。またＯＣ層３６は、コンタクトホール２４、２６（共に図１６（ｂ）では図示せず）形成領域上が開口されている。
【００９２】
続いて、図１６（ｃ）に示すように、パターニングされたＯＣ層３６をマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングにより、ゲート端子上部電極４０の形成領域のうち、電極繋ぎ換え領域３８では、保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面が露出する。しかし、ゲート端子下部電極３０の基板端部側の端面上の構造物３９は、上層が金属層５３で形成されているため、下層の絶縁膜３２はエッチングされない。
【００９３】
本例では、パターニングされたＯＣ層３６をエッチングマスクとして用いて保護膜３４がパターニングされているが、保護膜３４をパターニングした後にＯＣ層３６を形成してもよい。
【００９４】
なお、コンタクトホール２４、２６からそれぞれ露出しているソース電極２２及び蓄積容量電極２５表面のＴｉ（あるいはＭｏ）層５３ａはフッ素系ガスに対する耐性が低いため、一部、主に中央部側からＡｌ層５３ｂが剥き出しになるおそれがある。しかし、コンタクトホール２４、２６の周辺部にはＴｉ（あるいはＭｏ）層５３ａが残存するため、その後の画素電極１０との接続の信頼性は低下しない。
【００９５】
続いて、図１６（ｄ）に示すように、透明酸化物導電材料である例えば膜厚７０ｎｍのＩＴＯ層をスパッタリング等の薄膜形成方法により基板全面に成膜する。次に、所定パターンのレジストマスクを形成し、当該レジストをマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０に電極繋ぎ換え領域３８で接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【００９６】
以上説明したように、本実施の形態では製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【００９７】
図１７は、本実施の形態による液晶表示装置用基板の構成の変形例を示している。図１７（ａ）は本変形例による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示し、図１７（ｂ）は図１７（ａ）のＧ−Ｇ線で切断した断面を示している。図１７（ａ）、（ｂ）に示すように、ＴＦＴ基板２は、電極繋ぎ換え領域３８の周囲に形成された構造物３９を有している。構造物３９は、ゲート端子下部電極３０の端面を覆うように、絶縁膜３２と、ａ−Ｓｉ層５０’と、ｎ+ａ−Ｓｉ層５１と、ドレインバスライン１４と同一の形成材料である金属層５３とがこの順に積層されて形成されている。保護膜３４及びＯＣ層３６の基板端部側の端面であって隣接ゲート端子８間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起４２が基板端部側に突出して形成されている。突起４２は、ゲート端子上部電極４０をパターニングする際のエッチング残渣により、隣接ゲート端子８間が短絡するのを防止するために設けられている。本変形例によっても上記実施の形態と同様の効果を得ることができる。
【００９８】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、透過型及び反射型の液晶表示装置を例に挙げたが、本発明はこれに限らず、半透過型の液晶表示装置にも適用できる。
【００９９】
以上説明した実施の形態による液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置は、以下のようにまとめられる。
（付記１）
基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された絶縁樹脂層と、
前記基板上にマトリクス状に配列された画素領域毎の前記絶縁樹脂層上に形成された画素電極と、
前記画素電極及び前記バスラインに接続された薄膜トランジスタと、
前記バスラインに電気的に接続された第１の端子電極と、前記第１の端子電極の外周部上の少なくとも一部に前記絶縁樹脂層と異なる形成材料で形成された構造物と、前記画素電極と同一の形成材料で前記第１の端子電極上及び前記構造物上に形成された第２の端子電極と、前記第１及び第２の端子電極を接続する電極繋ぎ換え領域とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子と
を有することを特徴とする液晶表示装置用基板。
【０１００】
（付記２）
付記１記載の液晶表示装置用基板において、
前記構造物は、前記外部接続端子毎に独立して形成されていること
を特徴とする液晶表示装置用基板。
【０１０１】
（付記３）
付記１記載の液晶表示装置用基板において、
前記構造物は、複数の前記外部接続端子に跨がって形成されていること
を特徴とする液晶表示装置用基板。
【０１０２】
（付記４）
付記３記載の液晶表示装置用基板において、
前記構造物は、前記外部接続端子間に突起を有していること
を特徴とする液晶表示装置用基板。
【０１０３】
（付記５）
付記１乃至４のいずれか１項に記載の液晶表示装置用基板において、
前記構造物は、前記絶縁膜と同一の形成材料で形成されていること
を特徴とする液晶表示装置用基板。
【０１０４】
（付記６）
付記５記載の液晶表示装置用基板において、
前記構造物は、前記絶縁膜より膜厚が薄いこと
を特徴とする液晶表示装置用基板。
【０１０５】
（付記７）
付記１乃至４のいずれか１項に記載の液晶表示装置用基板において、
前記構造物は、前記薄膜トランジスタのソース／ドレイン電極、動作半導体層、及び前記絶縁膜と同一の形成材料で形成されていること
を特徴とする液晶表示装置用基板。
【０１０６】
（付記８）
付記１乃至７のいずれか１項に記載の液晶表示装置用基板において、
前記絶縁樹脂層は、オーバーコート層であること
を特徴とする液晶表示装置用基板。
【０１０７】
（付記９）
付記１乃至７のいずれか１項に記載の液晶表示装置用基板において、
前記絶縁樹脂層は、樹脂カラーフィルタ層であること
を特徴とする液晶表示装置用基板。
【０１０８】
（付記１０）
対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置において、
前記一対の基板の一方に、付記１乃至９のいずれか１項に記載の液晶表示装置用基板が用いられていること
を特徴とする液晶表示装置。
【０１０９】
（付記１１）
薄膜トランジスタのゲート電極を形成するのと同時に、外部回路とバスラインとを接続する外部接続端子の第１の端子電極を基板上に形成し、
前記第１の端子電極上に絶縁膜を形成し、
前記絶縁膜上に前記薄膜トランジスタのチャネル保護膜を形成するのと同時に、前記第１の端子電極の外周部上に構造物形成用保護膜を形成し、
前記第１の端子電極上の前記絶縁膜をエッチングし、前記第１の端子電極表面が露出した電極繋ぎ換え領域を形成するとともに、前記第１の端子電極上の前記構造物形成用保護膜及び前記絶縁膜表面をエッチングし、前記第１の端子電極の外周部上に前記絶縁膜と同一の形成材料からなる構造物を形成し、
画素電極を形成するのと同時に前記外部接続端子の第２の端子電極を前記構造物上に形成すること
を特徴とする液晶表示装置用基板の製造方法。
【０１１０】
（付記１２）
薄膜トランジスタのゲート電極を形成するのと同時に、外部回路とバスラインとを接続する外部接続端子の第１の端子電極を基板上に形成し、
前記第１の端子電極上に絶縁膜を形成し、
前記絶縁膜上に前記薄膜トランジスタの動作半導体層を形成するのと同時に前記第１の端子電極の外周部上に構造物形成用半導体膜を形成し、
前記第１の端子電極上の前記絶縁膜をエッチングし、前記第１の端子電極表面が露出した電極繋ぎ換え領域を形成するとともに、前記第１の端子電極上の前記構造物形成用半導体膜及び前記絶縁膜表面をエッチングし、前記第１の端子電極の外周部上に前記絶縁膜と同一の形成材料からなる構造物を形成し、
画素電極を形成するのと同時に前記外部接続端子の第２の端子電極を前記構造物上に形成すること
を特徴とする液晶表示装置用基板の製造方法。
【０１１１】
（付記１３）
薄膜トランジスタのゲート電極を形成するのと同時に、外部回路とバスラインとを接続する外部接続端子の第１の端子電極を基板上に形成し、
前記第１の端子電極上に絶縁膜を形成し、
前記薄膜トランジスタのソース／ドレイン電極を形成するのと同時に前記第１の端子電極の外周部上に構造物を形成し、
前記構造物をマスクとして前記第１の端子電極上の前記絶縁膜をエッチングし、前記第１の端子電極表面が露出した電極繋ぎ換え領域を形成し、
画素電極を形成するのと同時に前記外部接続端子の第２の端子電極を前記構造物上に形成すること
を特徴とする液晶表示装置用基板の製造方法。
【０１１２】
（付記１４）
付記１１乃至１３に記載の液晶表示装置用基板の製造方法において、
前記薄膜トランジスタ上に絶縁性樹脂層を形成する工程をさらに有し、
前記絶縁膜をエッチングする工程は、前記絶縁性樹脂層をマスクとして用いること
を特徴とする液晶表示装置用基板の製造方法。
【０１１３】
【発明の効果】
以上の通り、本発明によれば、製造工程を簡略化でき、かつ高い信頼性を有する液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による液晶表示装置の概略構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置用基板の等価回路を模式的に示す図である。
【図３】本発明の第１の実施の形態による液晶表示装置用基板の１画素の構成を示す図である。
【図４】図３のＡ−Ａ線で切断した液晶表示装置用基板の構成を示す断面図である。
【図５】本発明の第１の実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図６】本発明の第１の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図７】本発明の第１の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図８】本発明の第２の実施の形態による液晶表示装置用基板の１画素の構成を示す図である。
【図９】図８のＣ−Ｃ線で切断した液晶表示装置用基板の構成を示す断面図である。
【図１０】本発明の第２の実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１１】本発明の第２の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図１２】本発明の第２の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図１３】本発明の第２の実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成の変形例を示す図である。
【図１４】本発明の第３の実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１５】本発明の第３の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図１６】本発明の第３の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図１７】本発明の第３の実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成の変形例を示す図である。
【図１８】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１９】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図２０】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図２１】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【符号の説明】
２ ＴＦＴ基板
４ 対向基板
６ ガラス基板
８ ゲート端子
１２ ゲートバスライン
１２ａ Ａｌ系金属層
１２ｂ 高融点金属層
１４ ドレインバスライン
１６ 画素電極
１６ａ ＩＴＯ層
１６ｂ Ａｇ合金層
１８ 蓄積容量バスライン
２０ ＴＦＴ
２１ ドレイン電極
２２ ソース電極
２３ チャネル保護膜
２４、２６ コンタクトホール
２５ 蓄積容量電極
３０ ゲート端子下部電極
３２ 絶縁膜
３４ 保護膜
３６ ＯＣ層
３８ 電極繋ぎ換え領域
３９ 構造物
４０ ゲート端子上部電極
４２ 突起
４４ 樹脂ＣＦ層
５０ 動作半導体層
５０’ ａ−Ｓｉ層
５１ ｎ+ａ−Ｓｉ層
５２ 構造物形成用保護膜
５３ 金属層
５３ａ Ｔｉ層
５３ｂ Ａｌ層
５４ 構造物形成用半導体膜
８０ ゲートバスライン駆動回路
８２ ドレインバスライン駆動回路
８４ 制御回路
８６、８７ 偏光板
８８ バックライトユニット
【発明の属する技術分野】
本発明は、液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置に関し、特に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）等のスイッチング素子を用いたアクティブマトリクス型の液晶表示装置に用いられる液晶表示装置用基板及びその製造方法に関する。また本発明は、スイッチング素子が形成されたアレイ基板上に絶縁性有機樹脂材料からなる保護絶縁層（絶縁樹脂層）が形成された液晶表示装置に用いられる液晶表示装置用基板及びその製造方法に関する。さらに本発明は、画素電極が光反射材料で形成された反射型液晶表示装置、又はアレイ基板上に樹脂カラーフィルタ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ；ＣＦ）が形成されたＣＦ−ｏｎ−ＴＦＴ構造の液晶表示装置に用いられる液晶表示装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】
ＴＦＴをスイッチング素子として用いたアクティブマトリクス型の液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）は、例えば特開平６−２０２１５３号公報に開示されている。当該公報には、以下に概説するように、チャネル保護膜が形成された逆スタガ型のＴＦＴを備えた透過型ＬＣＤが開示されている。
【０００３】
ＴＦＴが形成されたアレイ基板（以下、ＴＦＴ基板ともいう）のほぼ全面に無機絶縁材料からなるパッシベーション膜が形成されている。パッシベーション膜上には、透明電極材料で形成された画素電極が形成されている。画素電極は、パッシベーション膜を開口したコンタクトホールを介してＴＦＴのソース電極に接続されている。
【０００４】
ドレインバスラインに接続される外部接続端子（以下、ドレイン端子と略称する）は、ＴＦＴのソース／ドレイン電極及びドレインバスラインと共通の層をなすｎ+ａ−Ｓｉ層及び金属層で形成された下部電極を有している。下部電極上には、パッシベーション膜に開口されたコンタクトホールを介して、画素電極と同一材料の酸化導電膜からなる上部電極が積層されている。上部電極にドレインバスライン駆動回路の接続端子が接続されて各ドレインバスラインに所定の階調電圧が印加されるようになっている。
【０００５】
また、ゲートバスラインに接続される外部接続端子（以下、ゲート端子と略称する）は、ゲート電極及びゲートバスラインと共通の層をなす金属層で形成された下部電極を有している。下部電極上には、ゲート絶縁膜と共通の層をなす絶縁膜及びパッシベーション膜に開口されたコンタクトホールを介して、画素電極と同一材料の酸化導電膜からなる上部電極が積層されている。上部電極にゲートバスライン駆動回路の接続端子が接続されて各ゲートバスラインに所定のゲートパルスが順次印加されるようになっている。ゲート端子及びドレイン端子は、上部電極により下部電極の酸化を防止して長期信頼性を向上し、また接続不良を防止している。
【０００６】
次に、チャネル保護膜が形成された逆スタガ型のＴＦＴを備えた透過型ＬＣＤの製造方法について概説する。ガラス基板等の透明絶縁性基板上に複数のゲートバスライン及びゲート端子下部電極を形成する。次に、基板全面に絶縁膜（以下、成膜部位によりゲート絶縁膜ともいう）を形成する。続いて、絶縁膜上にａ−Ｓｉ層を形成し、次いでチャネル保護膜を形成する。次いで、ｎ+ａ−Ｓｉ層を成膜した後、金属層を成膜する。次に、チャネル保護膜をエッチングストッパとして用いて金属層、ｎ+ａ−Ｓｉ層及びａ−Ｓｉ層を一括エッチングする。これにより、ＴＦＴ部のゲート絶縁膜上にａ−Ｓｉ層の動作半導体層を形成するとともに、チャネル保護膜の両側にソース電極及びドレイン電極を形成してＴＦＴが完成する。また、ソース電極及びドレイン電極の形成と同時に、ドレインバスライン及びドレインバスラインに接続されるドレイン端子下部電極が形成される。
【０００７】
次いで、無機絶縁性材料であるシリコン窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ2膜）、又はこれらの複合膜からなる厚さ４００ｎｍのパッシベーション膜を基板全面に成膜する。次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、ソース電極、ドレイン端子下部電極、及びゲート端子下部電極上にそれぞれ開口部を持つレジストパターンを形成する。このレジストパターンをマスクとしてパッシベーション膜、あるいはパッシベーション膜と絶縁膜とをエッチングし、コンタクトホールをそれぞれ開口する。
【０００８】
次いで、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ（インジウム・ティン・オキサイド）等からなる透明導電膜を基板全面に成膜する。次いで、透明導電膜を所定の形状にパターニングし、コンタクトホールを介してソース電極に接続される画素電極を形成する。また同時に、他のコンタクトホールを介してドレイン端子下部電極に接続されるドレイン端子上部電極を形成し、さらに他のコンタクトホールを介してゲート端子下部電極に接続されるゲート端子上部電極を形成する。
【０００９】
このように上記公報の記載によれば、ゲート端子及びドレイン端子を形成する場合、ゲート端子下部電極及びドレイン端子下部電極を形成し、ゲート端子下部電極及びドレイン端子下部電極上部を覆うパッシベーション膜を成膜し、パッシベーション膜をエッチングしてコンタクトホールを開口し、コンタクトホールを介してゲート端子下部電極に接続される透明導電膜からなるゲート端子上部電極と、ドレイン端子下部電極に接続される透明導電膜からなるドレイン端子上部電極とを画素電極と同時に形成するようにしている。
【００１０】
また、特開２０００−２３１１２３号公報には、スイッチング素子が形成されたアレイ基板上に、絶縁性有機樹脂材料からなるオーバーコート層（以下、ＯＣ層という）が形成された液晶表示装置が開示されている。パッシベーション膜はＳｉＮ膜等の無機絶縁膜からなり、一般に膜厚３００〜４００ｎｍで形成されている。それに対してＯＣ層は、パッシベーション膜に比較して極めて厚い膜厚１０００〜３０００ｎｍで形成されている点に特徴を有する。またＯＣ層は、形成材料である樹脂の誘電率が比較的小さい（約３あるいはそれ以下）という特徴を有する。この２つの特徴により、ＯＣ層が形成された液晶表示装置は、ＴＦＴ特性を劣化させる寄生容量を低減できるという利点を有している。また、ＯＣ層が形成された液晶表示装置は、感光性材料からなるＯＣ層をエッチングマスクとして用いてコンタクトホールを開口しているため、製造工程を簡略化できるという利点を有している。
【００１１】
図１８は、ＯＣ層が形成された従来の反射型液晶表示装置のＴＦＴ基板の構成を示している。図１８（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１８（ｂ）は図１８（ａ）のＸ−Ｘ線で切断した断面を示している。図１８（ａ）、（ｂ）に示すように、ガラス基板１０６上には、ゲートバスラインと同一の形成材料からなるゲート端子下部電極１３０が形成されている。ゲート端子下部電極１３０は一般に積層構造を有し、下層には比較的低抵抗のＡｌ系金属層１３０ａが形成され、上層には高融点金属層１３０ｂが形成されることが多い。ゲート端子下部電極１３０上には、絶縁膜１３２が形成されている。絶縁膜１３２上には保護膜１３４が形成されている。保護膜１３４上にはＯＣ層１３６が形成されている。ＯＣ層１３６の表面は、例えば凹凸状又は皺状に形成されている。
【００１２】
ゲート端子下部電極１３０上のＯＣ層１３６、保護膜１３４及び絶縁膜１３２は開口され、電極繋ぎ換え領域１３８が形成されている。ＯＣ層１３６上には、画素電極（反射電極）と同一の形成材料からなるゲート端子上部電極１４０が形成されている。ゲート端子上部電極１４０は、例えばＩＴＯ層１４０ａ、銀（Ａｇ）合金層１４０ｂ、及びＩＴＯ層１４０ａの積層構造を有している。またゲート端子上部電極１４０は、電極繋ぎ換え領域１３８でゲート端子下部電極１３０に接続されている。
【００１３】
図１９は、従来のＣＦ−ｏｎ−ＴＦＴ構造の透過型液晶表示装置のＴＦＴ基板の構成を示している。図１９（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１９（ｂ）は図１９（ａ）のＺ−Ｚ線で切断した断面を示している。図１９（ａ）、（ｂ）に示すように、ガラス基板１０６上には、ゲートバスラインと同一の形成材料からなるゲート端子下部電極１３０が形成されている。ゲート端子下部電極１３０上には、絶縁膜１３２が形成されている。絶縁膜１３２上には保護膜１３４が形成されている。保護膜１３４上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか１色の樹脂ＣＦ層１４４が形成されている。
【００１４】
ゲート端子下部電極１３０上の樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２は開口され、電極繋ぎ換え領域１３８が形成されている。樹脂ＣＦ層１４４上には、画素電極と同一の形成材料（例えばＩＴＯ）からなるゲート端子上部電極１４０が形成されている。ゲート端子上部電極１４０は、電極繋ぎ換え領域１３８でゲート端子下部電極１３０に接続されている。
【００１５】
【発明が解決しようとする課題】
ＯＣ層１３６や樹脂ＣＦ層１４４等の樹脂層は、上層に形成されるＩＴＯ等の電極材との密着性がパッシベーション膜に比較して劣っている。このため、ＯＣ層１３６上又は樹脂ＣＦ層１４４上に直接形成されたゲート端子上部電極１４０が剥がれてしまい、導通不良や隣接端子間の短絡等が発生してしまうという問題が生じる。また、ゲート端子上部電極１４０をパターニングする際に、隣接端子間の短絡の要因になる電極材の残渣や、抵抗の上昇の要因になる配線幅の細り等のエッチング不良が生じ易いという問題が生じる。
【００１６】
液晶表示装置は、ＴＦＴアレイ工程、ＣＦ工程、パネル化工程及びユニット工程を経て製造される。ユニット工程では、ドライバＩＣがゲート端子及びドレイン端子に例えばＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装される。このとき、実装する際のドライバＩＣの位置ずれ等により接続不良が生じた液晶表示装置は、ＴＡＢ端子を剥離した後に再度貼り付けるリペアが行われる。このため、ＴＡＢ端子を剥離した際に、上部電極がＯＣ層１３６又は樹脂ＣＦ層１４４毎剥がれてしまうという問題が生じる。
【００１７】
図２０及び図２１は、上記の問題を解決するＴＦＴ基板の構成を示している。図２０は、ＯＣ層が形成された反射型液晶表示装置のＴＦＴ基板の構成を示している。図２０（ａ）はＴＦＴ基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図２０（ｂ）は図２０（ａ）のＹ−Ｙ線で切断した断面を示している。図２０（ａ）、（ｂ）に示すように、隣接するゲート端子間のＯＣ層１３６、保護膜１３４及び絶縁膜１３２は、電極繋ぎ換え領域１３８側のゲート端子下部電極１３０端面にほぼ一致する端面を有している。また、ＯＣ層１３６、保護膜１３４及び絶縁膜１３２の端面であって隣接ゲート端子間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起１４２が基板端部側（図２０（ａ）では左側）に突出して形成されている。突起１４２は、ゲート端子上部電極１４０をパターニングする際のエッチング残渣により、隣接ゲート端子間が短絡するのを防止するために設けられている。
【００１８】
図２１は、ＣＦ−ｏｎ−ＴＦＴ構造の透過型液晶表示装置のＴＦＴ基板の構成を示している。図２１（ａ）はＴＦＴ基板の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図２１（ｂ）は図２１（ａ）のＷ−Ｗ線で切断した断面を示している。図２１（ａ）、（ｂ）に示すように、隣接するゲート端子間の樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２は、電極繋ぎ換え領域１３８側のゲート端子上部電極１４０端面より表示領域側（図２１（ａ）、（ｂ）では右側）に端面を有している。すなわち、樹脂ＣＦ層１４４、保護膜１３４及び絶縁膜１３２の端面より基板端部側（図２１（ａ）、（ｂ）では左側）の隣接するゲート端子間では、ガラス基板１０６表面が露出している。また、ＯＣ層１３６、保護膜１３４及び絶縁膜１３２の端面であって隣接ゲート端子間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起１４２が基板端部側に突出して形成されている。突起１４２は、ゲート端子上部電極１４０をパターニングする際のエッチング残渣により、隣接ゲート端子間が短絡するのを防止するために設けられている。
【００１９】
図２０（ａ）、（ｂ）及び図２１（ａ）、（ｂ）に示すＴＦＴ基板では、ＯＣ層１３６を開口してゲート端子上部電極１４０をガラス基板１０６上に直接接触させて形成することにより、ゲート端子上部電極１４０の剥離を防止している。ところが上記の構成では、ゲート端子下部電極１３０の電極繋ぎ換え領域１３８側端面の基板面に対する急峻な形状により、当該端面上の段差部でゲート端子上部電極１４０に段切れが生じ、ゲート端子の抵抗が高くなってしまうという問題が生じる。また、ゲート端子下部電極１３０の電極繋ぎ換え領域１３８側の端面では、下層のＡｌ系金属層１３０ａと、ＩＴＯ等からなるゲート端子上部電極１４０とが接触しているため腐食等が起こり易く、断線をひき起こすおそれがあるという問題が生じる。このように、電極繋ぎ換え領域１３８では、ゲート端子上部電極１４０の段切れや、ゲート端子上部電極１４０とゲート端子下部電極１３０との間の電気的接続を十分考慮する必要がある。
【００２０】
本発明の目的は、製造工程を簡略化でき、かつ高い信頼性を有する液晶表示装置用基板及びその製造方法及びそれを用いた液晶表示装置を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的は、基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、前記バスライン上に形成された絶縁樹脂層と、前記基板上にマトリクス状に配列された画素領域毎の前記絶縁樹脂層上に形成された画素電極と、前記画素電極及び前記バスラインに接続された薄膜トランジスタと、前記バスラインに電気的に接続された第１の端子電極と、前記第１の端子電極の外周部上に前記絶縁樹脂層と異なる形成材料で形成された構造物と、前記画素電極と同一の形成材料で前記第１の端子電極上及び前記構造物上に形成された第２の端子電極と、前記第１及び第２の端子電極を接続する電極繋ぎ換え領域とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子とを有することを特徴とする液晶表示装置用基板によって達成される。
【００２２】
【発明の実施の形態】
〔第１の実施の形態〕
本発明の第１の実施の形態による液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置について図１乃至図７を用いて説明する。図１は、本実施の形態による反射型液晶表示装置の概略構成を示している。図１に示すように、液晶表示装置は、光反射性材料からなる画素電極やＴＦＴ等が画素領域毎に形成されたＴＦＴ基板２と、共通電極等が形成された対向基板４とを対向させて貼り合わせ、その間に液晶を封止した構造を有している。
【００２３】
ＴＦＴ基板２には、複数のゲートバスライン１２を駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスライン１４を駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが設けられている。両駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスライン１２あるいはドレインバスライン１４に出力するようになっている。
【００２４】
対向基板４は、Ｒ、Ｇ、Ｂのいずれか１色が画素領域毎に形成された樹脂ＣＦ層を有している。両基板２、４の対向面には、液晶分子を所定方向に配向させる配向膜が形成されている。対向基板４の対向面と反対側の面には、偏光板８７が貼り付けられている。
【００２５】
図２は、ＴＦＴ基板２上に形成された素子の等価回路を模式的に示している。図３はＴＦＴ基板２上の１画素の構成を示し、図４は図３のＡ−Ａ線で切断したＴＦＴ基板２の断面を示している。図２乃至図４に示すように、ＴＦＴ基板２のガラス基板６上には、図２又は図３の左右方向に延びるゲートバスライン１２が互いに並列して複数形成されている。ゲートバスライン１２は、比較的低抵抗の例えばＡｌ系金属層１２ａと、例えば高融点金属層１２ｂとがこの順に積層された構造を有している。ゲートバスライン１２上の全面には絶縁膜（ゲート絶縁膜）３２が形成されている。ゲートバスライン１２に絶縁膜３２を介して交差して、図２及び図３の上下方向に延びるドレインバスライン１４が互いに並列して複数形成されている。ゲートバスライン１２とドレインバスライン１４の交差位置近傍には、ＴＦＴ２０が形成されている。
【００２６】
ＴＦＴ２０は、絶縁膜３２上に、ａ−Ｓｉ層からなる動作半導体層５０を有している。動作半導体層５０上にはチャネル保護膜２３が形成されている。チャネル保護膜２３上には、隣接するドレインバスライン１４から引き出されたドレイン電極２１及びその下層のオーミックコンタクト層となるｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１とが、所定の間隙を介して互いに対向して形成されている。このような構成において、チャネル保護膜２３直下のゲートバスライン１２が当該ＴＦＴ２０のゲート電極として機能するようになっている。
【００２７】
ＴＦＴ基板２上にマトリクス状に配列された各画素領域には、画素電極１６が形成されている。各画素領域のほぼ中央を横切って、ゲートバスライン１２に並列して図２及び図３の左右方向に延びる蓄積容量バスライン１８が形成されている。蓄積容量バスライン１８は、ゲートバスライン１２と同一の形成材料で形成されている。蓄積容量バスライン１８上には、絶縁膜３２を介して蓄積容量電極（中間電極）２５が画素領域毎に形成されている。蓄積容量電極２５は、ドレインバスライン１４と同一の形成材料で形成されている。ドレインバスライン１４、ドレイン電極２１、ソース電極２２及び蓄積容量電極２５上には、保護膜３４が形成されている。保護膜３４上には、ＯＣ層３６が形成されている。ＯＣ層３６の表面は、例えば凹凸状又は皺状に形成されている。
【００２８】
ＯＣ層３６上には、画素電極（反射電極）１６が画素領域毎に形成されている。画素電極１６は光反射材料で形成され、例えばＩＴＯ層１６ａ、Ａｇ合金層１６ｂ、及びＩＴＯ層１６ａの積層構造を有している。画素電極１６の表面は、ＯＣ層３６表面の形状に倣い、凹凸状又は皺状に形成されている。表示画面側から入射する光を画素電極１６の凹凸状又は皺状表面で乱反射させることにより、良好な表示特性が得られるようになっている。画素電極１６は、ソース電極２２上のＯＣ層３６及び保護膜３４が開口されたコンタクトホール２４を介して、ソース電極２２に電気的に接続されている。また画素電極１６は、蓄積容量電極２５上のＯＣ層３６及び保護膜３４が開口されたコンタクトホール２６を介して、蓄積容量電極２５に電気的に接続されている。これらのＴＦＴ２０や各バスライン１２、１４、１８等はフォトリソグラフィ工程で形成され、「成膜→レジスト塗布→露光→現像→エッチング→レジスト剥離」という一連の半導体プロセスを繰り返して形成される。
【００２９】
図５（ａ）は本実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図５（ｂ）は図５（ａ）のＢ−Ｂ線で切断した断面を示している。図５（ａ）、（ｂ）に示すように、ＴＦＴ基板２の額縁領域には、複数のゲート端子８（図５（ａ）では２つ示している）が形成されている。複数のゲート端子８は、表示領域（図示していないが図５（ａ）、（ｂ）では右方）に形成された複数のゲートバスライン１２にそれぞれ電気的に接続されている。ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子下部電極３０の外周部上に形成された構造物３９と、構造物３９の内側に形成された電極繋ぎ換え領域３８と、ゲート端子上部電極４０（第２の端子電極）とを有している。
【００３０】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料であるＡｌ系金属層１２ａと高融点金属層１２ｂとが積層されて形成されている。ゲート端子下部電極３０上には、図４に示す絶縁膜３２と同一層である絶縁膜３２、３２’が形成されている。電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８近傍より基板端部側に形成された絶縁膜３２’は表面がエッチングされ、表示領域側の絶縁膜３２よりも膜厚が薄くなっている。絶縁膜３２’上には、ゲート端子上部電極４０が形成されている。構造物３９は、ゲート端子下部電極３０のゲート端子上部電極４０側の外周部及び端面を覆うように絶縁膜３２’で形成されている。構造物３９は、複数のゲート端子８に跨がって形成されている。またゲート端子上部電極４０は、画素電極１６と同一の形成材料であるＩＴＯ層１６ａ、Ａｇ合金層１６ｂ、及びＩＴＯ層１６ａの３層が積層されて形成されている。ゲート端子上部電極４０は、ゲート端子下部電極３０上の絶縁膜３２’が開口された電極繋ぎ換え領域３８を介してゲート端子下部電極３０に接続されている。すなわち、ゲート端子上部電極４０は、基板端部側から構造物３９の絶縁膜３２’に乗り上げてゲート端子下部電極３０に接続されている。これにより、ゲート端子上部電極４０のＩＴＯ層１６ａとゲート端子下部電極３０のＡｌ系金属層１２ａとは直接接続されないようになっている。
【００３１】
構造物３９より表示領域側の絶縁膜３２上には、保護膜３４とＯＣ層３６とがこの順に積層されている。ＯＣ層３６と保護膜３４の電極繋ぎ換え領域３８側の端面近傍には、絶縁膜３２と保護膜３４との間に、ＴＦＴ２０の動作半導体層５０と同一層のａ−Ｓｉ層５０’と、チャネル保護膜２３と同一層の構造物形成用保護膜５２とがこの順に積層されて形成されている。
【００３２】
なお、図示は省略しているが、ドレイン端子はゲート端子８と同様の構造を有している。すなわち、ドレイン端子下部電極はゲート端子下部電極３０と同一層で形成され、ドレイン端子上部電極はゲート端子上部電極４０と同一層で形成されている。ドレインバスライン１４とドレイン端子下部電極とは、例えば絶縁膜３２を開口して形成された別の繋ぎ換え領域を介してそれぞれ電気的に接続されている。
【００３３】
本実施の形態によれば、ゲート端子下部電極３０上の外周部には構造物３９として絶縁膜３２’が形成されているので、ゲート端子上部電極４０のＩＴＯ層１６ａと、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００３４】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなく絶縁膜３２’上に密着良好に形成されている。このため、ＯＣ層３６に新規な樹脂を用いることなく、ゲート端子上部電極４０の剥離を防止できる。
さらに、本実施の形態では、ゲート端子下部電極３０の外周部の端面を覆うように絶縁膜３２’が形成されているため、ゲート端子上部電極４０に段切れが生じ難い。
【００３５】
次に、本実施の形態による液晶表示装置用基板の製造方法について、既に示した図３及び図４を参照しつつ図６及び図７を用いて説明する。図６（ａ）〜（ｅ）及び図７（ａ）〜（ｄ）は、ＴＦＴ基板の製造工程を示す工程断面図であり、図５（ｂ）に対応する断面を示している。まず、図６（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚１３０ｎｍのＡｌ合金と、例えば膜厚７０ｎｍの窒化モリブデン（ＭｏＮ）と、例えば膜厚１５ｎｍのＭｏとをこの順にスパッタリングにより全面に成膜する。これにより、Ａｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２１５ｎｍの金属層を形成する。Ａｌ合金としては、ネオジム（Ｎｄ）、ケイ素（Ｓｉ）、銅（Ｃｕ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００３６】
次いで、金属層上の全面にレジストを塗布する。次に、フォトマスクあるいはレチクル（以下、マスクという）を用いて露光して現像し、所定形状のレジストパターンを形成する。次に、燐酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図６（ａ）では図示せず）が形成される。
【００３７】
次いで、図６（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚３０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により基板全面に成膜する。さらに、チャネル保護膜２３を形成するための例えば膜厚１２０ｎｍのＳｉＮ膜２３’をプラズマＣＶＤ法により基板全面に成膜する。
【００３８】
次に、スピンコート等によりＳｉＮ膜２３’上の全面にレジストを塗布する。次に、ゲート端子及びドレイン端子が形成される額縁領域を遮光するマスクを用い、またゲートバスライン１２をマスクとして、ガラス基板６の裏面側（図６（ｂ）では下方）から背面露光を行う。続いて、ガラス基板６の表面側（図６（ｂ）では上方）から別のマスクを用いて露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ゲートバスライン１２上のチャネル保護膜２３形成領域上に自己整合的にレジストパターン（図示せず）が形成されるとともに、ゲート端子下部電極３０及びドレイン端子下部電極の外周部上にレジストパターン（図示せず）が形成される。
【００３９】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図６（ｃ）に示すように、ゲート端子下部電極３０及びドレイン端子下部電極の外周部上に構造物形成用保護膜５２が形成されるとともに、ＴＦＴ２０毎にチャネル保護膜２３（図６（ｃ）では図示せず）が形成される。
【００４０】
次に、図６（ｄ）に示すように、希フッ酸を用いてａ−Ｓｉ層５０'表面を洗浄（自然酸化膜の除去）した後、速やかに、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。次いで、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層５３ａ、Ａｌ層５３ｂ及びＴｉ層５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。金属層５３としては、上記のＴｉ／Ａｌ／Ｔｉ等の複合膜以外にも、例えば、クロム（Ｃｒ）、Ｍｏ、Ｔａ、Ｔｉ若しくはＡｌ等の単体、又はそれらの複合膜を用いることができる。
【００４１】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、図６（ｅ）に示すように、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを行う。これにより、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、蓄積容量電極２５、及び動作半導体層５０（いずれも図６（ｅ）では図示せず）を形成する。このエッチング処理において、構造物形成用保護膜５２及びチャネル保護膜２３はエッチングストッパとして機能し、その下層のａ−Ｓｉ層５０’はエッチングされずに残存する。なお、構造物形成用保護膜５２及びチャネル保護膜２３は、このエッチングにより膜厚が薄くなる。
【００４２】
次に、図７（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００４３】
次に、図７（ｂ）に示すように、感光性を有する絶縁性有機樹脂を保護膜３４上の全面に塗布してＯＣ層３６を形成する。次に、ハーフ露光や２回露光等を用いて、凹凸状又は皺状のＯＣ層３６表面を形成するとともに、ＯＣ層３６をパターニングする。パターニングされたＯＣ層３６は、電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側が除去されており、保護膜３４表面が露出している。またＯＣ層３６は、コンタクトホール２４、２６形成領域上が開口されている。
【００４４】
続いて、図７（ｃ）に示すように、パターニングされたＯＣ層３６をマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングにより、ゲート端子上部電極４０の形成領域のうち、電極繋ぎ換え領域３８では、保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面が露出する。しかし、電極繋ぎ換え領域３８の外側の外周部には、保護膜３４と絶縁膜３２との間に構造物形成用保護膜５２及びａ−Ｓｉ層５０’が形成されているため、電極繋ぎ換え領域３８でのエッチングが終了した時点では絶縁膜３２’が残存している。すなわち、電極繋ぎ換え領域３８でのエッチング終点が検出されたときにエッチングを終了すれば、表面がエッチングされて膜厚が薄くなった絶縁膜３２’が構造物３９として残存する。
【００４５】
本例では、パターニングされたＯＣ層３６をエッチングマスクとして用いて保護膜３４がパターニングされているが、保護膜３４をパターニングした後にＯＣ層３６を形成してもよい。
【００４６】
なお、コンタクトホール２４、２６からそれぞれ露出しているソース電極２２及び蓄積容量電極２５表面のＴｉ（あるいはＭｏ）層５３ａはフッ素系ガスに対する耐性が低いため、一部、主に中央部側からＡｌ層５３ｂが剥き出しになるおそれがある。しかし、コンタクトホール２４、２６の周辺部にはＴｉ（あるいはＭｏ）層５３ａが残存するため、その後の画素電極１０との接続の信頼性は低下しない。
【００４７】
続いて、図７（ｄ）に示すように、透明酸化物導電材料である例えば膜厚５０ｎｍのＩＴＯ層１６ａ、例えば膜厚１００ｎｍのＡｇ合金層１６ｂ、及び例えば膜厚５０ｎｍのＩＴＯ層１６ａをスパッタリング等の薄膜形成方法により基板全面にこの順に成膜する。次に、所定形状のレジストパターンを形成し、当該レジストパターンをマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０に電極繋ぎ換え領域３８で接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【００４８】
以上説明したように、本実施の形態では製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【００４９】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による液晶表示装置用基板及びその製造方法について図８乃至図１３を用いて説明する。図８は、本実施の形態による透過型液晶表示装置のＴＦＴ基板２上の１画素の構成を示し、図９は図８のＣ−Ｃ線で切断したＴＦＴ基板２の断面を示している。図８及び図９に示すように、本実施の形態によるＴＦＴ基板２のＴＦＴ２０は、チャネル保護膜を有していないチャネルエッチ型である。また、本実施の形態によるＴＦＴ基板２は、顔料分散型の樹脂ＣＦ層４４が形成され、樹脂ＣＦ層４４上に絶縁性有機樹脂材料からなるＯＣ層３６が形成されたＣＦ−ｏｎ−ＴＦＴ構造である。
【００５０】
ＴＦＴ２０は、絶縁膜３２上に動作半導体層５０を有している。動作半導体層５０上には、ドレイン電極２１及びその下層のｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１とが、所定の間隙を介して互いに対向して形成されている。動作半導体層５０のチャネル領域表面は、両電極２１、２２間の分離絶縁を確実にするために一部エッチングされている。
【００５１】
ＴＦＴ２０上及び蓄積容量電極２５上を含む各画素領域には、樹脂ＣＦ層４４Ｒ（赤）、４４Ｇ（緑）、４４Ｂ（青）のいずれかが形成されている。樹脂ＣＦ層４４Ｒ、４４Ｇ、４４ＢによりＴＦＴ２０の遮光が可能なため、特別な遮光パターンを有さない構造であっても良好な表示特性が得られるようになっている。また、対向基板４に遮光膜を形成する必要がないため、対向基板４の製造工程を簡略化できるだけでなく、ＴＦＴ基板２と対向基板４との間の高い貼り合わせ精度が要求されない。したがって、配線層と画素電極１６端部とを重ねて形成せずに、高開口率で高精細の液晶表示装置を量産できるようになっている。
【００５２】
樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ上にはＯＣ層３６が形成されている。各画素のＯＣ層３６上には、ＩＴＯ等の透明酸化電極材料からなる画素電極１６が形成されている。画素電極１６は、ソース電極２２上のＯＣ層３６、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ及び保護膜３４が開口されたコンタクトホール２４を介して、ソース電極２２に電気的に接続されている。また画素電極１６は、蓄積容量電極２５上のＯＣ層３６、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ及び保護膜３４が開口されたコンタクトホール２６を介して、蓄積容量電極２５に電気的に接続されている。
【００５３】
図１０（ａ）は本実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１０（ｂ）は図１０（ａ）のＤ−Ｄ線で切断した断面を示している。図１０（ａ）、（ｂ）に示すように、ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子下部電極３０の外周部上に形成された構造物３９と、構造物３９の内側に形成された電極繋ぎ換え領域３８と、ゲート端子上部電極４０（第２の端子電極）とを有している。
【００５４】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料であるＡｌ系金属層１２ａと高融点金属層１２ｂとが積層されて形成されている。ゲート端子下部電極３０上には、図９に示す絶縁膜３２と同一層である絶縁膜３２、３２’が形成されている。電極繋ぎ換え領域３８近傍に形成された絶縁膜３２’は表面がエッチングされ、表示領域側の絶縁膜３２よりも膜厚が薄くなっている。絶縁膜３２’上には、ゲート端子上部電極４０が形成されている。構造物３９は、ゲート端子下部電極３０のゲート端子上部電極４０側の外周部及び端面を覆うように絶縁膜３２’で形成されている。構造物３９は、複数のゲート端子８に跨がって形成されている。またゲート端子上部電極４０は、画素電極１６と同一の形成材料であるＩＴＯ層で形成されている。ゲート端子上部電極４０は、ゲート端子下部電極３０上の絶縁膜３２’が開口された電極繋ぎ換え領域３８を介してゲート端子下部電極３０に接続されている。すなわち、ゲート端子上部電極４０は、基板端部側から構造物３９の絶縁膜３２’に乗り上げてゲート端子下部電極３０に接続されている。これにより、ゲート端子上部電極４０のＩＴＯ層とゲート端子下部電極３０のＡｌ系金属層１２ａとは直接接続されないようになっている。
【００５５】
構造物３９より表示領域側の絶縁膜３２上には、保護膜３４と樹脂ＣＦ層４４（４４Ｒ）とＯＣ層３６とがこの順に積層されている。保護膜３４と樹脂ＣＦ層４４とＯＣ層３６の電極繋ぎ換え領域３８側の端面近傍には、絶縁膜３２と保護膜３４との間に、ＴＦＴ２０の動作半導体層５０と同一層の構造物形成用半導体膜５４が形成されている。
【００５６】
隣接するゲート端子８間の絶縁膜３２’は、電極繋ぎ換え領域３８側のゲート端子下部電極３０端面より基板端部側（図１０（ａ）、（ｂ）では左側）に端面を有している。すなわち、隣接するゲート端子８間の絶縁膜３２’端面より基板端部側（図１０（ａ）、（ｂ）では左側）では、ガラス基板６表面が露出している。また、絶縁膜３２’の端面であって隣接ゲート端子８間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起４２が基板端部側に突出して形成されている。突起４２は、ゲート端子上部電極４０をパターニングする際のエッチング残渣により、隣接ゲート端子８間が短絡するのを防止するために設けられている。
【００５７】
本実施の形態によれば、第１の実施の形態と同様に、電極繋ぎ換え領域３８の外周部のゲート端子下部電極３０上には構造物３９として絶縁膜３２’が形成されているので、ゲート端子上部電極４０のＩＴＯ層と、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００５８】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなく絶縁膜３２’又はガラス基板６上に密着良好に形成されている。このため、樹脂ＣＦ層４４やＯＣ層３６に新規な樹脂を用いることなく、ゲート端子上部電極４０の剥離を防止できる。
さらに、本実施の形態では、ゲート端子下部電極３０の外周部の端面を覆うように絶縁膜３２’が形成されているため、ゲート端子上部電極４０に段切れが生じ難い。
【００５９】
次に、本実施の形態による液晶表示装置用基板の製造方法について、既に示した図８及び図９を参照しつつ図１１及び図１２を用いて説明する。図１１（ａ）〜（ｅ）及び図１２（ａ）〜（ｄ）は、ＴＦＴ基板の製造工程を示す工程断面図であり、図１０（ｂ）に対応する断面を示している。まず、図１１（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚１３０ｎｍのＡｌ合金と、例えば膜厚７０ｎｍのＭｏＮと、例えば膜厚１５ｎｍのＭｏとをこの順にスパッタリングにより全面に成膜する。これにより、Ａｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２１５ｎｍの金属層を形成する。Ａｌ合金としては、Ｎｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００６０】
次いで、金属層上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、燐酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図１１（ａ）では図示せず）が形成される。
【００６１】
次いで、図１１（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚１５０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により全面に成膜する。さらに、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。
【００６２】
次に、スピンコート等によりｎ+ａ−Ｓｉ層５１上の全面にレジストを塗布する。続いて、マスクを用いて順方向（図１１（ｂ）では上方）から露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ＴＦＴ２０の動作半導体層５０を形成する領域にレジストパターン（図示せず）が形成されるとともに、ゲート端子下部電極３０及びドレイン端子下部電極（図示せず）の外周部上にレジストパターン（図示せず）が形成される。
【００６３】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図１１（ｃ）に示すように、ゲート端子下部電極３０及びドレイン端子下部電極（図示せず）の外周部上に、ａ−Ｓｉ層５０’からなる構造物形成用半導体膜５４とその上層のｎ+ａ−Ｓｉ層５１とが形成されるとともに、ＴＦＴ２０のチャネル領域となる領域、及びドレイン電極２１とソース電極２２とが形成される領域にｎ+ａ−Ｓｉ層５１及び動作半導体層５０が島状に形成される。
【００６４】
次に、図１１（ｄ）に示すように、希フッ酸を用いてｎ+ａ−Ｓｉ層５１表面を洗浄した後、速やかに、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層５３ａ、Ａｌ層５３ｂ及びＴｉ層５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。金属層５３としては、上記のＴｉ／Ａｌ／Ｔｉ等の複合膜以外にも、例えばＣｒ、Ｍｏ、Ｔａ、Ｔｉ若しくはＡｌ等の単体、又はそれらの複合膜を用いることができる。
【００６５】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、図１１（ｅ）に示すように、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを金属層５３に対して行う。これにより、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、蓄積容量電極２５、及び動作半導体層５０（いずれも図１１（ｅ）では図示せず）を形成する。続いて、ドレイン電極２１とソース電極２２との間に残存するｎ+ａ−Ｓｉ層５１に対して塩素系ガスを用いたドライエッチングを行う。このエッチングでは、ドレイン電極２１及びその下層のｎ+ａ−Ｓｉ層５１と、ソース電極２２及びその下層のｎ+ａ−Ｓｉ層５１との間を確実に分離させるため、動作半導体層５０表面までエッチング（チャネルエッチング）される。また、このエッチングでは構造物形成用半導体膜５４の表面も同様にエッチングされるため、構造物形成用半導体膜５４の膜厚が薄くなる。
【００６６】
次に、図１２（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００６７】
次に、各画素領域毎に樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのいずれかを形成する。樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂは、例えば図８の上下方向に隣接する画素が同一色になるようにストライプ状に形成される。まず、図１２（ｂ）に示すように、保護膜３４上の全面に、例えば赤色の顔料を分散させたアクリル系ネガ型感光性樹脂をスピンコータやスリットコータ等を用いて例えば膜厚１７０ｎｍに塗布する。次いで、大型マスクを用いた近接露光（プロキシミティ露光）により、図８の上下方向に隣接する複数列の画素領域にストライプ状にネガ型感光性樹脂が残るように露光する。次いで、ＫＯＨなどのアルカリ現像液を用いて現像して赤色樹脂ＣＦ層４４Ｒが形成される。これにより、赤色画素領域に対して赤色の分光特性が付与されるとともに、赤色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能を付加することができる。
【００６８】
同様に、青色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒに隣接する画素領域にストライプ状の青色樹脂ＣＦ層４４Ｂを形成する。これにより、青色画素領域に対して青色の分光特性が付与されるとともに、青色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００６９】
さらに、緑色の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層４４Ｒ及び青色樹脂ＣＦ層４４Ｂに隣接する画素領域にストライプ状の緑色樹脂ＣＦ層４４Ｇを形成する。これにより、緑色画素領域に対して緑色の分光特性が付与されるとともに、緑色画素領域のＴＦＴ２０への外光の入射を防止する遮光機能が付加される。
【００７０】
次に、ＴＦＴ２０のソース電極２２上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２４を開口する。同様に、蓄積容量電極２５上の樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂにコンタクトホール２６を開口する。
【００７１】
次に、ＯＣ樹脂を樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂ上の全面にスピンコータやスリットコータ等を用いて塗布し、１４０℃以下の温度で加熱処理してＯＣ層３６を形成する。ＯＣ樹脂としては、例えばネガ型の感光性を有するアクリル系樹脂が用いられる。次いで、大型マスクを用いて近接露光し、ＫＯＨなどのアルカリ現像液を用いて現像してＯＣ層３６をパターニングする。パターニングされたＯＣ層３６は電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側が除去されており、保護膜３４表面が露出している。またＯＣ層３６には、樹脂ＣＦ層４４Ｒ、４４Ｇ、４４Ｂのコンタクトホール２４、２６に位置合わせされたコンタクトホール２４、２６が形成される。
【００７２】
続いて、図１２（ｃ）に示すように、パターニングされたＯＣ層３６をマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングにより、ゲート端子上部電極４０の形成領域のうち、電極繋ぎ換え領域３８では、保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面が露出する。しかし、電極繋ぎ換え領域３８の外側の外周部には、保護膜３４と絶縁膜３２との間に構造物形成用半導体膜５４が形成されているため、電極繋ぎ換え領域３８でのエッチングが終了した時点では絶縁膜３２’が残存している。すなわち、電極繋ぎ換え領域３８でのエッチング終点が検出されたときにエッチングを終了すれば、表面がエッチングされて膜厚が薄くなった絶縁膜３２’が構造物３９として残存する。
【００７３】
なお、コンタクトホール２４、２６からそれぞれ露出しているソース電極２２及び蓄積容量電極２５表面のＴｉ（あるいはＭｏ）層５３ａはフッ素系ガスに対する耐性が低いため、一部、主に中央部側からＡｌ層５３ｂが剥き出しになるおそれがある。しかし、コンタクトホール２４、２６の周辺部にはＴｉ（あるいはＭｏ）層５３ａが残存するため、その後の画素電極１０との接続の信頼性は低下しない。
【００７４】
続いて、図１２（ｄ）に示すように、透明酸化物導電材料である例えば膜厚７０ｎｍのＩＴＯ層をスパッタリング等の薄膜形成方法により基板全面に成膜する。次に、所定パターンのレジストマスクを形成し、当該レジストをマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０に電極繋ぎ換え領域３８で接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【００７５】
以上説明したように、本実施の形態では製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【００７６】
図１３は、本実施の形態による液晶表示装置用基板の構成の変形例を示している。図１３（ａ）は本変形例による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示し、図１３（ｂ）は図１３（ａ）のＥ−Ｅ線で切断した断面を示している。図１３（ａ）、（ｂ）に示すように、ＴＦＴ基板２は、図１３（ａ）の上下方向に帯状に延びて、ゲート端子下部電極３０の基板端部側の端面を覆うように形成された絶縁膜３２からなる構造物３９を有している。構造物３９は、基板全面に絶縁膜３２を成膜した後、ａ−Ｓｉ層５０’が形成される前にパターニングされて形成されている。構造物３９の基板端部側の端面であって隣接ゲート端子８間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起４２が基板端部側に突出して形成されている。突起４２は、ゲート端子上部電極４０をパターニングする際のエッチング残渣により、隣接ゲート端子８間が短絡するのを防止するために設けられている。本変形例によっても上記実施の形態と同様の効果を得ることができる。
【００７７】
〔第３の実施の形態〕
次に、本発明の第３の実施の形態による液晶表示装置用基板及びその製造方法について図１４乃至図１７を用いて説明する。図１４（ａ）は本実施の形態による透過型の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍を基板面に垂直方向に見た構成を示し、図１４（ｂ）は図１４（ａ）のＦ−Ｆ線で切断した断面を示している。図１４（ａ）、（ｂ）に示すように、ゲート端子８は、ゲート端子下部電極３０（第１の端子電極）と、ゲート端子下部電極３０の基板端部側の端面上に形成された構造物３９と、構造物３９より表示領域側に形成された電極繋ぎ換え領域３８と、ゲート端子上部電極４０（第２の端子電極）とを有している。
【００７８】
ゲート端子下部電極３０は、ゲートバスライン１２と同一の形成材料であるＡｌ系金属層１２ａと高融点金属層１２ｂとが積層されて形成されている。ゲート端子下部電極３０上には、絶縁膜３２が形成されている。構造物３９は、ゲート端子下部電極３０の基板端部側の端面を覆うように、絶縁膜３２と、ａ−Ｓｉ層５０’と、ｎ+ａ−Ｓｉ層５１と、ドレインバスライン１４と同一の形成材料である金属層５３とがこの順に積層されて形成されている。金属層５３は、Ｔｉ層５３ａ、Ａｌ層５３ｂ及びＴｉ層５３ａの積層により形成されている。構造物３９は、各ゲート端子８毎に独立して島状に形成されている。金属層５３上には、ゲート端子上部電極４０が形成されている。ゲート端子上部電極４０は、画素電極１６と同一の形成材料である例えばＩＴＯ層により形成されている。
【００７９】
ゲート端子上部電極４０は、ゲート端子下部電極３０上の保護膜３４及び絶縁膜３２が開口された電極繋ぎ換え領域３８を介してゲート端子下部電極３０に接続されている。ここで領域α、βでは、ゲート端子上部電極４０に段切れが生じている。しかし、構造物３９の一部は導電体である金属層５３で形成されている。このため、構造物３９を挟む両側のゲート端子上部電極４０が金属層５３に接触していれば、金属層５３を介して、ゲート端子上部電極４０の基板端部側と電極繋ぎ換え領域３８側とが導通される。
【００８０】
隣接するゲート端子８間の絶縁膜３２、保護膜３４及びＯＣ層３６は、基板端部側（図１４（ａ）、（ｂ）では左側）のゲート端子下部電極３０端面にほぼ一致する端面を有している。すなわち、絶縁膜３２、保護膜３４及びＯＣ層３６の端面より基板端部側の隣接するゲート端子８間では、ガラス基板６表面が露出している。また、絶縁膜３２、保護膜３４及びＯＣ層３６の端面であって隣接ゲート端子８間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起４２が基板端部側に突出して形成されている。突起４２は、ゲート端子上部電極４０をパターニングする際のエッチング残渣により、隣接ゲート端子８間が短絡するのを防止するために設けられている。
【００８１】
本実施の形態によれば、第１及び第２の実施の形態と同様に、電極繋ぎ換え領域３８の基板端部側のゲート端子下部電極３０上には構造物３９が形成されるので、ゲート端子上部電極４０のＩＴＯ層と、ゲート端子下部電極３０のＡｌ系金属層１２ａとが直接接触しない。このため、端子部の腐食を防止でき、腐食に起因する断線も防止できる。
【００８２】
また、本実施の形態では、ゲート端子上部電極４０がＯＣ層３６上ではなく金属層５３又はガラス基板６上に密着良好に形成されている。このため、ＯＣ層３６に新規な樹脂を用いることなく、ゲート端子上部電極４０の剥離を防止できる。
さらに、本実施の形態では、ゲート端子下部電極３０の外周部の端面を覆うように構造物３９が形成されているため、ゲート端子上部電極４０に段切れが生じ難い。
【００８３】
次に、本実施の形態による液晶表示装置用基板の製造方法について、既に示した図３及び図４を参照しつつ図１５及び図１６を用いて説明する。図１５（ａ）〜（ｅ）及び図１６（ａ）〜（ｄ）は、ＴＦＴ基板の製造工程を示す工程断面図であり、図１４（ｂ）に対応する断面を示している。まず、図１５（ａ）に示すように、透明絶縁性基板であるガラス基板６上に直接、又は必要に応じてＳｉＯX等の保護膜を形成した後に、例えば膜厚１３０ｎｍのＡｌ合金と、例えば膜厚７０ｎｍの窒化モリブデン（ＭｏＮ）と、例えば膜厚１５ｎｍのＭｏとをこの順にスパッタリングにより全面に成膜する。これにより、Ａｌ系金属層１２ａと高融点金属層１２ｂとからなる厚さ約２１５ｎｍの金属層を形成する。Ａｌ合金としては、Ｎｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等のうち１つ又は複数をＡｌに添加した材料を用いることができる。
【００８４】
次いで、金属層上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、燐酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０が形成されるとともに、ゲートバスライン１２及び蓄積容量バスライン１８（共に図１５（ａ）では図示せず）が形成される。
【００８５】
次いで、図１５（ｂ）に示すように、例えば膜厚４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、絶縁膜３２を形成する。次に、動作半導体層５０を形成するための例えば膜厚３０ｎｍのａ−Ｓｉ層５０’をプラズマＣＶＤ法により基板全面に成膜する。さらに、チャネル保護膜２３を形成するための例えば膜厚１２０ｎｍのＳｉＮ膜２３’をプラズマＣＶＤ法により基板全面に成膜する。
【００８６】
次に、スピンコート等によりＳｉＮ膜２３’上の全面にレジストを塗布する。次に、ゲート端子及びドレイン端子が形成される額縁領域を遮光するマスクを用い、またゲートバスライン１２をマスクとして、ガラス基板６の裏面側（図１５（ｂ）では下方）から背面露光を行う。続いて、ガラス基板６の表面側（図１５（ｂ）では上方）から別のマスクを用いて露光する。その後現像し、露光された領域のレジストを溶解して除去する。これにより、ゲートバスライン１２上のチャネル保護膜２３形成領域上に自己整合的にレジストパターン（図示せず）が形成される。
【００８７】
次に、得られたレジストパターンをエッチングマスクとして、フッ素系ガスを用いたドライエッチングを行う。これにより、図１５（ｃ）に示すように、ＴＦＴ２０毎にチャネル保護膜２３（図１５（ｃ）では図示せず）が形成され、ゲート端子下部電極３０近傍のＳｉＮ膜２３’が除去される。
【００８８】
次に、図１５（ｄ）に示すように、希フッ酸を用いてａ−Ｓｉ層５０'表面を洗浄（自然酸化膜の除去）した後、速やかに、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層５１をプラズマＣＶＤ法により全面に成膜する。次いで、ドレイン電極２１、ソース電極２２、蓄積容量電極２５及びドレインバスライン１４を形成するための例えばＴｉ層５３ａ、Ａｌ層５３ｂ及びＴｉ層５３ａの積層からなる金属層５３をスパッタリングによりそれぞれ２０／７５／４０ｎｍの膜厚に成膜する。金属層５３としては、上記のＴｉ／Ａｌ／Ｔｉ等の複合膜以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉ若しくはＡｌ等の単体、又はそれらの複合膜を用いることができる。
【００８９】
次に、金属層５３上の全面にレジストを塗布する。次に、マスクを用いて露光して現像し、所定形状のレジストパターンを形成する。次に、図１５（ｅ）に示すように、レジストパターンをエッチングマスクとして、塩素系ガスを用いたドライエッチングを行う。これにより、ドレインバスライン１４、ドレイン電極２１、ソース電極２２、蓄積容量電極２５、及び動作半導体層５０（いずれも図１５（ｅ）では図示せず）を形成する。同時に、ゲート端子下部電極３０の基板端部側の端面を覆うように構造物３９を形成する。このエッチング処理において、ＴＦＴ２０毎に形成されたチャネル保護膜２３はエッチングストッパとして機能し、その下層のａ−Ｓｉ層５０’はエッチングされずに残存する。
【００９０】
次に、図１６（ａ）に示すように、例えば膜厚３００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により基板全面に成膜し、保護膜３４を形成する。
【００９１】
次に、図１６（ｂ）に示すように、スピンコータやスリットコータ等を用いて、感光性を有する絶縁性有機樹脂を保護膜３４上の全面に塗布し、１４０℃以下の温度で加熱処理を行う。絶縁性有機樹脂としては、例えばネガ型の感光性を有するアクリル系樹脂が用いられる。これによりＯＣ層３６が形成される。次に、大型マスクを用いて近接露光し、ＫＯＨ等のアルカリ現像液を用いて現像して、ＯＣ層３６をパターニングする。パターニングされたＯＣ層３６は、電極繋ぎ換え領域３８近傍及び電極繋ぎ換え領域３８より基板端部側が除去されており、保護膜３４表面が露出している。またＯＣ層３６は、コンタクトホール２４、２６（共に図１６（ｂ）では図示せず）形成領域上が開口されている。
【００９２】
続いて、図１６（ｃ）に示すように、パターニングされたＯＣ層３６をマスクとして、フッ素系ガスを用いたドライエッチングにより保護膜３４と絶縁膜３２をエッチング除去する。このエッチングにより、ゲート端子上部電極４０の形成領域のうち、電極繋ぎ換え領域３８では、保護膜３４及び絶縁膜３２が除去され、ゲート端子下部電極３０の高融点金属層１２ｂ表面が露出する。しかし、ゲート端子下部電極３０の基板端部側の端面上の構造物３９は、上層が金属層５３で形成されているため、下層の絶縁膜３２はエッチングされない。
【００９３】
本例では、パターニングされたＯＣ層３６をエッチングマスクとして用いて保護膜３４がパターニングされているが、保護膜３４をパターニングした後にＯＣ層３６を形成してもよい。
【００９４】
なお、コンタクトホール２４、２６からそれぞれ露出しているソース電極２２及び蓄積容量電極２５表面のＴｉ（あるいはＭｏ）層５３ａはフッ素系ガスに対する耐性が低いため、一部、主に中央部側からＡｌ層５３ｂが剥き出しになるおそれがある。しかし、コンタクトホール２４、２６の周辺部にはＴｉ（あるいはＭｏ）層５３ａが残存するため、その後の画素電極１０との接続の信頼性は低下しない。
【００９５】
続いて、図１６（ｄ）に示すように、透明酸化物導電材料である例えば膜厚７０ｎｍのＩＴＯ層をスパッタリング等の薄膜形成方法により基板全面に成膜する。次に、所定パターンのレジストマスクを形成し、当該レジストをマスクとして、シュウ酸系エッチャントを用いたウエットエッチングを行う。これにより、ゲート端子下部電極３０に電極繋ぎ換え領域３８で接続されるゲート端子上部電極４０が形成される。同時に表示領域には、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極２５に電気的に接続された画素電極１６が画素領域毎に形成される。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理する。
【００９６】
以上説明したように、本実施の形態では製造工程を複雑化することなく、高い信頼性を有する液晶表示装置を実現できる。
【００９７】
図１７は、本実施の形態による液晶表示装置用基板の構成の変形例を示している。図１７（ａ）は本変形例による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示し、図１７（ｂ）は図１７（ａ）のＧ−Ｇ線で切断した断面を示している。図１７（ａ）、（ｂ）に示すように、ＴＦＴ基板２は、電極繋ぎ換え領域３８の周囲に形成された構造物３９を有している。構造物３９は、ゲート端子下部電極３０の端面を覆うように、絶縁膜３２と、ａ−Ｓｉ層５０’と、ｎ+ａ−Ｓｉ層５１と、ドレインバスライン１４と同一の形成材料である金属層５３とがこの順に積層されて形成されている。保護膜３４及びＯＣ層３６の基板端部側の端面であって隣接ゲート端子８間のほぼ中央部には、基板面に平行な断面が鋭角の頂角を有する三角形形状に形成された突起４２が基板端部側に突出して形成されている。突起４２は、ゲート端子上部電極４０をパターニングする際のエッチング残渣により、隣接ゲート端子８間が短絡するのを防止するために設けられている。本変形例によっても上記実施の形態と同様の効果を得ることができる。
【００９８】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、透過型及び反射型の液晶表示装置を例に挙げたが、本発明はこれに限らず、半透過型の液晶表示装置にも適用できる。
【００９９】
以上説明した実施の形態による液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置は、以下のようにまとめられる。
（付記１）
基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された絶縁樹脂層と、
前記基板上にマトリクス状に配列された画素領域毎の前記絶縁樹脂層上に形成された画素電極と、
前記画素電極及び前記バスラインに接続された薄膜トランジスタと、
前記バスラインに電気的に接続された第１の端子電極と、前記第１の端子電極の外周部上の少なくとも一部に前記絶縁樹脂層と異なる形成材料で形成された構造物と、前記画素電極と同一の形成材料で前記第１の端子電極上及び前記構造物上に形成された第２の端子電極と、前記第１及び第２の端子電極を接続する電極繋ぎ換え領域とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子と
を有することを特徴とする液晶表示装置用基板。
【０１００】
（付記２）
付記１記載の液晶表示装置用基板において、
前記構造物は、前記外部接続端子毎に独立して形成されていること
を特徴とする液晶表示装置用基板。
【０１０１】
（付記３）
付記１記載の液晶表示装置用基板において、
前記構造物は、複数の前記外部接続端子に跨がって形成されていること
を特徴とする液晶表示装置用基板。
【０１０２】
（付記４）
付記３記載の液晶表示装置用基板において、
前記構造物は、前記外部接続端子間に突起を有していること
を特徴とする液晶表示装置用基板。
【０１０３】
（付記５）
付記１乃至４のいずれか１項に記載の液晶表示装置用基板において、
前記構造物は、前記絶縁膜と同一の形成材料で形成されていること
を特徴とする液晶表示装置用基板。
【０１０４】
（付記６）
付記５記載の液晶表示装置用基板において、
前記構造物は、前記絶縁膜より膜厚が薄いこと
を特徴とする液晶表示装置用基板。
【０１０５】
（付記７）
付記１乃至４のいずれか１項に記載の液晶表示装置用基板において、
前記構造物は、前記薄膜トランジスタのソース／ドレイン電極、動作半導体層、及び前記絶縁膜と同一の形成材料で形成されていること
を特徴とする液晶表示装置用基板。
【０１０６】
（付記８）
付記１乃至７のいずれか１項に記載の液晶表示装置用基板において、
前記絶縁樹脂層は、オーバーコート層であること
を特徴とする液晶表示装置用基板。
【０１０７】
（付記９）
付記１乃至７のいずれか１項に記載の液晶表示装置用基板において、
前記絶縁樹脂層は、樹脂カラーフィルタ層であること
を特徴とする液晶表示装置用基板。
【０１０８】
（付記１０）
対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置において、
前記一対の基板の一方に、付記１乃至９のいずれか１項に記載の液晶表示装置用基板が用いられていること
を特徴とする液晶表示装置。
【０１０９】
（付記１１）
薄膜トランジスタのゲート電極を形成するのと同時に、外部回路とバスラインとを接続する外部接続端子の第１の端子電極を基板上に形成し、
前記第１の端子電極上に絶縁膜を形成し、
前記絶縁膜上に前記薄膜トランジスタのチャネル保護膜を形成するのと同時に、前記第１の端子電極の外周部上に構造物形成用保護膜を形成し、
前記第１の端子電極上の前記絶縁膜をエッチングし、前記第１の端子電極表面が露出した電極繋ぎ換え領域を形成するとともに、前記第１の端子電極上の前記構造物形成用保護膜及び前記絶縁膜表面をエッチングし、前記第１の端子電極の外周部上に前記絶縁膜と同一の形成材料からなる構造物を形成し、
画素電極を形成するのと同時に前記外部接続端子の第２の端子電極を前記構造物上に形成すること
を特徴とする液晶表示装置用基板の製造方法。
【０１１０】
（付記１２）
薄膜トランジスタのゲート電極を形成するのと同時に、外部回路とバスラインとを接続する外部接続端子の第１の端子電極を基板上に形成し、
前記第１の端子電極上に絶縁膜を形成し、
前記絶縁膜上に前記薄膜トランジスタの動作半導体層を形成するのと同時に前記第１の端子電極の外周部上に構造物形成用半導体膜を形成し、
前記第１の端子電極上の前記絶縁膜をエッチングし、前記第１の端子電極表面が露出した電極繋ぎ換え領域を形成するとともに、前記第１の端子電極上の前記構造物形成用半導体膜及び前記絶縁膜表面をエッチングし、前記第１の端子電極の外周部上に前記絶縁膜と同一の形成材料からなる構造物を形成し、
画素電極を形成するのと同時に前記外部接続端子の第２の端子電極を前記構造物上に形成すること
を特徴とする液晶表示装置用基板の製造方法。
【０１１１】
（付記１３）
薄膜トランジスタのゲート電極を形成するのと同時に、外部回路とバスラインとを接続する外部接続端子の第１の端子電極を基板上に形成し、
前記第１の端子電極上に絶縁膜を形成し、
前記薄膜トランジスタのソース／ドレイン電極を形成するのと同時に前記第１の端子電極の外周部上に構造物を形成し、
前記構造物をマスクとして前記第１の端子電極上の前記絶縁膜をエッチングし、前記第１の端子電極表面が露出した電極繋ぎ換え領域を形成し、
画素電極を形成するのと同時に前記外部接続端子の第２の端子電極を前記構造物上に形成すること
を特徴とする液晶表示装置用基板の製造方法。
【０１１２】
（付記１４）
付記１１乃至１３に記載の液晶表示装置用基板の製造方法において、
前記薄膜トランジスタ上に絶縁性樹脂層を形成する工程をさらに有し、
前記絶縁膜をエッチングする工程は、前記絶縁性樹脂層をマスクとして用いること
を特徴とする液晶表示装置用基板の製造方法。
【０１１３】
【発明の効果】
以上の通り、本発明によれば、製造工程を簡略化でき、かつ高い信頼性を有する液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による液晶表示装置の概略構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置用基板の等価回路を模式的に示す図である。
【図３】本発明の第１の実施の形態による液晶表示装置用基板の１画素の構成を示す図である。
【図４】図３のＡ−Ａ線で切断した液晶表示装置用基板の構成を示す断面図である。
【図５】本発明の第１の実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図６】本発明の第１の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図７】本発明の第１の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図８】本発明の第２の実施の形態による液晶表示装置用基板の１画素の構成を示す図である。
【図９】図８のＣ−Ｃ線で切断した液晶表示装置用基板の構成を示す断面図である。
【図１０】本発明の第２の実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１１】本発明の第２の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図１２】本発明の第２の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図１３】本発明の第２の実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成の変形例を示す図である。
【図１４】本発明の第３の実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１５】本発明の第３の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図１６】本発明の第３の実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。
【図１７】本発明の第３の実施の形態による液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成の変形例を示す図である。
【図１８】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図１９】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図２０】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【図２１】従来の液晶表示装置用基板のゲート端子の電極繋ぎ換え領域近傍の構成を示す図である。
【符号の説明】
２ ＴＦＴ基板
４ 対向基板
６ ガラス基板
８ ゲート端子
１２ ゲートバスライン
１２ａ Ａｌ系金属層
１２ｂ 高融点金属層
１４ ドレインバスライン
１６ 画素電極
１６ａ ＩＴＯ層
１６ｂ Ａｇ合金層
１８ 蓄積容量バスライン
２０ ＴＦＴ
２１ ドレイン電極
２２ ソース電極
２３ チャネル保護膜
２４、２６ コンタクトホール
２５ 蓄積容量電極
３０ ゲート端子下部電極
３２ 絶縁膜
３４ 保護膜
３６ ＯＣ層
３８ 電極繋ぎ換え領域
３９ 構造物
４０ ゲート端子上部電極
４２ 突起
４４ 樹脂ＣＦ層
５０ 動作半導体層
５０’ ａ−Ｓｉ層
５１ ｎ+ａ−Ｓｉ層
５２ 構造物形成用保護膜
５３ 金属層
５３ａ Ｔｉ層
５３ｂ Ａｌ層
５４ 構造物形成用半導体膜
８０ ゲートバスライン駆動回路
８２ ドレインバスライン駆動回路
８４ 制御回路
８６、８７ 偏光板
８８ バックライトユニット
Claims (5)
- 基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記バスライン上に形成された絶縁樹脂層と、
前記基板上にマトリクス状に配列された画素領域毎の前記絶縁樹脂層上に形成された画素電極と、
前記画素電極及び前記バスラインに接続された薄膜トランジスタと、
前記バスラインに電気的に接続された第１の端子電極と、前記第１の端子電極の外周部上の少なくとも一部に前記絶縁樹脂層と異なる形成材料で且つ前記絶縁膜と同一の形成材料のみで形成されて前記絶縁膜より膜厚が薄い構造物と、前記画素電極と同一の形成材料で前記第１の端子電極上及び前記構造物上に形成された第２の端子電極と、前記第１及び第２の端子電極を接続する電極繋ぎ換え領域とを備え、外部回路と前記バスラインとを電気的に接続する外部接続端子とを有し、
前記外部接続端子は、前記第１の端子電極と、前記構造物と、前記第２の端子電極と、前記電極繋ぎ換え領域とを有していること
を特徴とする液晶表示装置用基板。 - 請求項１記載の液晶表示装置用基板において、
前記構造物は、前記外部接続端子毎に独立して形成されていること
を特徴とする液晶表示装置用基板。 - 対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置において、
前記一対の基板の一方に、請求項１又は２に記載の液晶表示装置用基板が用いられていること
を特徴とする液晶表示装置。 - 薄膜トランジスタのゲート電極を形成するのと同時に、外部回路とバスラインとを接続する外部接続端子の第１の端子電極を基板上に形成し、
前記第１の端子電極上に絶縁膜を形成し、
前記絶縁膜上に前記薄膜トランジスタのチャネル保護膜を形成するのと同時に、前記第１の端子電極の外周部上に構造物形成用保護膜を形成し、
前記薄膜トランジスタ上に絶縁性樹脂層を形成し、
前記第１の端子電極上の前記絶縁膜をエッチングし、前記第１の端子電極表面が露出した電極繋ぎ換え領域を形成するとともに、前記第１の端子電極上の前記構造物形成用保護膜及び前記絶縁膜表面をエッチングし、前記第１の端子電極の外周部上に前記絶縁膜と同一の形成材料からなる構造物を形成し、
画素電極を前記絶縁性樹脂層上に形成するのと同時に前記外部接続端子の第２の端子電極を前記構造物上に形成すること
を特徴とする液晶表示装置用基板の製造方法。 - 薄膜トランジスタのゲート電極を形成するのと同時に、外部回路とバスラインとを接続する外部接続端子の第１の端子電極を基板上に形成し、
前記第１の端子電極上に絶縁膜を形成し、
前記絶縁膜上に前記薄膜トランジスタの動作半導体層を形成するのと同時に前記第１の端子電極の外周部上に構造物形成用半導体膜を形成し、
前記薄膜トランジスタ上に絶縁性樹脂層を形成し、
前記第１の端子電極上の前記絶縁膜をエッチングし、前記第１の端子電極表面が露出した電極繋ぎ換え領域を形成するとともに、前記第１の端子電極上の前記構造物形成用半導体膜及び前記絶縁膜表面をエッチングし、前記第１の端子電極の外周部上に前記絶縁膜と同一の形成材料からなり且つ前記絶縁膜より膜厚が薄い構造物を形成し、
画素電極を前記絶縁性樹脂層上に形成するのと同時に前記外部接続端子の第２の端子電極を前記構造物上に形成すること
を特徴とする液晶表示装置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217568A JP4072015B2 (ja) | 2002-07-26 | 2002-07-26 | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217568A JP4072015B2 (ja) | 2002-07-26 | 2002-07-26 | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004061687A JP2004061687A (ja) | 2004-02-26 |
| JP4072015B2 true JP4072015B2 (ja) | 2008-04-02 |
Family
ID=31938982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002217568A Expired - Fee Related JP4072015B2 (ja) | 2002-07-26 | 2002-07-26 | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4072015B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4205010B2 (ja) | 2004-04-16 | 2009-01-07 | 三菱電機株式会社 | 表示装置とその製造方法 |
| JP2007123665A (ja) * | 2005-10-31 | 2007-05-17 | Ricoh Co Ltd | 半導体装置用電気回路 |
| JP4948896B2 (ja) * | 2006-05-16 | 2012-06-06 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP2009271391A (ja) * | 2008-05-09 | 2009-11-19 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| KR101254479B1 (ko) | 2010-06-24 | 2013-04-12 | 샤프 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2013084907A (ja) * | 2011-09-28 | 2013-05-09 | Kobe Steel Ltd | 表示装置用配線構造 |
| WO2013047334A1 (ja) * | 2011-09-30 | 2013-04-04 | シャープ株式会社 | 電子部品、及び、それを備える電子装置 |
| US9632634B2 (en) | 2011-12-28 | 2017-04-25 | Sharp Kabushiki Kaisha | Touch panel and display device with touch panel |
| JP2014222483A (ja) | 2013-05-14 | 2014-11-27 | 株式会社ジャパンディスプレイ | 電子部品 |
-
2002
- 2002-07-26 JP JP2002217568A patent/JP4072015B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004061687A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253439B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| JP4478077B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| KR100372579B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100804345B1 (ko) | 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치 | |
| JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100476366B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP3269787B2 (ja) | 液晶表示装置 | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| US8298843B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR20010099958A (ko) | 액정 표시 장치의 제조 방법 | |
| JP2005302808A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP5080978B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US7132688B2 (en) | Thin film transistor substrate using a horizontal electric field and fabricating method thereof | |
| JP4072015B2 (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 | |
| KR100342860B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| US7439088B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2017037131A (ja) | アレイ基板とそのアレイ基板を用いた液晶表示装置 | |
| KR100942265B1 (ko) | 씨오티 구조 액정표시장치 및 제조방법 | |
| JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR20050096815A (ko) | 액정 표시 장치용 기판 및 그 제조 방법과, 그것을 구비한액정 표시 장치 | |
| KR100531486B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법용 마스크 | |
| JP2010231233A (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
| JP2007193373A (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |