JP2003510912A - クロック回復 - Google Patents
クロック回復Info
- Publication number
- JP2003510912A JP2003510912A JP2001525970A JP2001525970A JP2003510912A JP 2003510912 A JP2003510912 A JP 2003510912A JP 2001525970 A JP2001525970 A JP 2001525970A JP 2001525970 A JP2001525970 A JP 2001525970A JP 2003510912 A JP2003510912 A JP 2003510912A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- clock frequency
- control
- time stamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 13
- 238000012545 processing Methods 0.000 claims abstract description 49
- 230000010355 oscillation Effects 0.000 claims description 13
- 230000002194 synthesizing effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 24
- 238000010586 diagram Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 102100035695 Gamma-aminobutyric acid receptor-associated protein Human genes 0.000 description 1
- 101001001372 Homo sapiens Gamma-aminobutyric acid receptor-associated protein Proteins 0.000 description 1
- 101100135117 Oryza sativa subsp. japonica RR13 gene Proteins 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Television Signal Processing For Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
スタンプと比較することにより、クロック周波数をタイムベースにロックするク
ロック回復システムを有する、データストリームを処理する装置に関する。
イムスタンプと比較することにより、クロック周波数をタイムベースにロックす
る方法に関する。
ムからエンコーダクロックを回復するためのシステムを開示している。デコーダ
クロックの周波数は、デジタル情報ストリームに含まれるプログラムクロック基
準(PCR)値に基づいて、エンコーダクロックと概ね同じ周波数に維持される
。電圧制御発振器が、27MHzのデコーダクロック周波数を生成する。デコー
ダクロックは、局所システムタイムクロック(STC)を生成するためにカウン
タに帰還される。カウンタには、まず、デジタルデータストリームからPCR値
がロードされる。その後のPCR値が受け取られると、減算器は、エラー信号を
生成するために局所STC値からPCRの値を減ずる。制御信号を生成するため
に、エラー信号が、ローパスフィルタ及びプロセッサ内でフィルタリングされ、
スケーリングされ、制御変数に加えられる。制御信号は、発振器の発振周波数を
調整するために電圧制御発振器に供給される。
ソースからのデジタル情報の伝送を行う。パケットは、単一データチャネルに多
重化され、相対的に多くのユーザが共通データチャネルを通してデータを伝送し
、受け取ることを可能にする。所与のデータチャネル内で運ばれるすべてのオー
ディオ、ビデオ及び補助情報は、188バイト長のトランスポートパケットに分
割される。それぞれのトランスポートパケットは、ヘッダ及びペイロードに再分
割される。ヘッダは、ペイロード内で運ばれるデータのタイプを識別する情報と
、トランスポートパケットストリームを復号するために必要とされる情報を運ぶ
。PCRは、MPEG−2エンコーダ内のエンコーダクロックによりクロックさ
れる関連するSTCからのタイムスタンプを表す42ビット値である。PCR値
の42ビットのうち第1の33ビットは、PCRベースと呼ばれ、エンコーダシ
ステムタイムクロックの値を90kHzのタイムベース単位で表す。PCR値の
残りの9ビットは、PCRエクステンションと呼ばれ、システムタイムクロック
の値を27MHz(モジュロ300)のタイムベース単位で表す。MPEG−2
標準は、PCR値がトランスポートストリーム内で100ミリ秒以下の間隔で供
給されなければならないことを必要とする。MPEG−2のトランスポートスト
リーム内のPCR値は、MPEG−2デコーダ内で正確にエンコーダクロックを
回復するために使用される。オーディオ及びビデオデータを適正にデマルチプレ
クスし、復号するために、データを符号化するために使用されるエンコーダクロ
ックと、データを復号するために使用されるデコーダクロックとの間で正確な同
期を維持することが必要である。エンコーダクロック周波数と、デコーダクロッ
ク周波数との差は、バッファのアンダーフロー又はオーバーフローを引き起こす
。
をユーザに呈示すべきときをMPEG−2デコーダに指示するためにプレゼンテ
ーションタイムスタンプ(PTS)を具えている。それぞれのPTSの値は、結
局、MPEG−2エンコーダにおいてSTCをクロックするエンコーダ内のエン
コーダクロックの周波数に影響される。データを符号化するとき、MPEG−2
エンコーダは、STCのサンプルに基づいてPTSをトランスポートストリーム
に挿入する。従って、データストリームがユーザに適正に呈示されなければなら
ない場合、MPEG−2デコーダ内のデコーダクロックは、エンコーダクロック
と同じ周波数で動作しなければならない。この説明の目的で、エンコーダクロッ
クとデコーダクロックとの間の「同期(synchronization)」とは、同じ周波数で
あるがそれらの間に起こりうる位相オフセットを伴ってクロックが動作している
ことを意味する。
の同期は、伝送されたデータを表示する際に発生するフレームスキップ又はフレ
ームホールドを除去する。フレームスキップは、PTSが示すより後にデータが
受け取られるときに発生しうる。フレームホールドは、デコーダ内のバッファが
復号を実施するのに不十分なオーディオ又はビデオデータを受け取るきに発生し
うる。同期を維持するため、フェーズロックループが、クロック回復システム内
に設けられる。電圧制御発振器は、27MHzの公称発振周波数で動作し、27
MHzの公称周波数近傍の狭い範囲内に周波数を調整するために制御入力を有す
る。デコーダクロックは、オーディオ及びビデオをデマルチプレクスし、復号し
、表示するために使用される。
供することである。
ムベースにクロック周波数をロックするデータ処理装置及び方法を提供する。有
利な実施例が従属項に規定されている。
成する自走クロックと、前記タイムスタンプの制御下において前記基準周波数か
ら前記クロック周波数を合成する手段とを有することを特徴とする。自走クロッ
クは、従来技術から知られている実施例において使用されているような同調不可
(de-tunable)の水晶より経済的である。より高速なロック及びより大きいトラッ
キング幅を達成することができる。本発明は更に、他の周波数を選ぶときにより
高い柔軟性を提供する。
クロック周波数を合成する他の手段を有する。到来データストリームのタイムベ
ースへのロックが必要でない他のクロック周波数は、例えば専用のフェーズロッ
クループにより、自走基準周波数から生成される。この実施例は、ロックされた
クロック及びロックされないクロックを供給するクロックシステムを提供する。
自走基準周波数は、両方のタイプのクロックについて基準クロックとして使用さ
れる。本当にロックを必要とするクロック(例えばMPEGオーディオ及びビデ
オ処理ユニットに用いられるクロック)についてのみロックが実施される。本発
明の実際の実施例において、前記他の手段は、前記他のクロック周波数を得るた
めに適当な整数で前記基準周波数を逓倍するための周波数逓倍器を有する。この
ような周波数逓倍器がフェーズロックループの使用により実現される場合、整数
分周器が必要とされ、これにより設計が簡素化される。さまざまなブロックの間
の個々のクロックツリーの異なる負荷によるクロックスキューが最小限にされる
とともに、付加の同期回路を用いずにデータを交換することができる。
めに、基準周波数を前記タイムスタンプの制御下において導き出される適当な数
で逓倍する制御周波数逓倍器を有する。柔軟性のため、前記適当な数は、処理ユ
ニットにより制御可能にされる。到来データストリームのタイムベースへのロッ
クは、ロックされたクロック周波数を到来タイムスタンプと比較し、処理ユニッ
トにより適当な数を計算することにより達成される。
と、整数分周器を有し、位相検出器の入力に発振周波数を供給する帰還ループと
を有する、基準周波数の整数倍の発振周波数を得るフェーズロックループ(PL
L)回路と、クロック周波数として出力される分周された周波数を得るために、
前記タイムスタンプの制御下において導き出される非整数分周数で発振周波数を
分周する制御分周器とを備える。これは、帰還ループが単純な整数分周器のみを
必要とする本発明の実際的な具体例である。フェーズロックループの使用により
クロック周波数をロックする合成手段の上述の直接的な具体例は、クロックジッ
タ及びクロックスキューを最小限にしないので、いくつかの特別な方策が他の実
施例において規定される。
は、発振器に結合された位相検出器を有し、基準周波数の整数倍の発振周波数を
得るフェーズロックループ回路と、分周された周波数を得るために、前記タイム
スタンプの制御下において導き出される非整数分周数で発振周波数を分周する制
御分周器と、基準周波数のサイクル毎に分周された周波数におけるポジティブエ
ッジの数を計数するカウンタと、分周された周波数における前記ポジティブエッ
ジの数に等しいポジティブエッジの量をあらかじめ決められた位置に含み、クロ
ック周波数として出力されるあらかじめ決められた周波数を生成する手段と、前
記ポジティブエッジの数に等しい分周数でクロック周波数を分周するように構成
されたカスケードされた分周器を有し、位相検出器の入力部にクロック周波数を
供給するための帰還ループと、を備える。
波数を個別に合成する手段を有する。オーディオ及びビデオクロックを個別にロ
ックすることは、正確なタイムベースの合致が調整により達成されうる該調整に
PTSタイムスタンプさえ含むことができるという付加的な利点を有する。更に
、タイムベースの不連続性を個別に最適化することもできる。
第1の処理手段と、前記他のクロック周波数を使用して第2の処理ステップを実
施する第2の処理手段と、第1の処理手段の出力信号のサンプルレートを変換し
て、第2の処理手段に変換された出力信号を供給するサンプルレート変換器とを
有する。この実施例は、ロックされたクロック周波数上で走るユニットと、ロッ
クされない、すなわち異なる周波数上で走る第2のユニットとを結合させるため
の解決策を提供する。サンプルレート変換器がクロックジッタを補償するので、
難しい高性能のアナログPLLは必要としない。この実施例は、特に、ロックさ
れたクロック周波数上でオーディオ及びビデオ処理ユニットを走らせ、それらの
処理ユニットに結合されたデジタル−アナログ変換器を、ロックされないクロッ
ク周波数上で走らせるのに役立つ。有利な実施例において、ビデオ部に関するD
/A変換器は、オーディオD/A変換器のクロック周波数の整数倍で走る。この
整数は1であってもよく、これにより、オーディオ及びビデオD/A変換器は同
じクロック周波数で走る。オーディオ及びビデオD/A変換器に関する同じクロ
ック周波数又は単純な相互のクロック比は、同一チップ上への集積化を簡素化す
る。サンプルレート変換器は、制御周波数逓倍器からの位相情報により制御され
てもよい。
らの実施例を参照して容易に理解されるであろう。
概略的に示している。このシステムは、比較器10、制御ユニット11及び発振
器12を有する。発振器は、制御ユニット11により制御可能である。発振器の
出力は、約27MHzであり、比較器10に帰還される。27MHzの出力周波
数は、約100ppmの狭い範囲内では同調不可である。比較器10は、クロッ
ク周波数を到来タイムスタンプPCRと比較する。比較器において実施される比
較に基づいて、発振器の周波数が調整される。27MHzの周波数は、デコーダ
においてクロック周波数として使用される。従来の27MHzは、標準ITU6
56ベースのビデオ用に最適化されているにすぎない。オーディオデコーディン
グ、グラフィクスオーバーレイ、CPU、周辺装置等の他の一体化された機能の
ためには、他のクロックがより最適でありうる。このため、そのようなシステム
においては多くの異なるPLL又は複数の水晶が必要とされるが、これは設計を
かなり複雑にする。オーディオ部は、オーディオサンプリング周波数の倍数の低
ジッタクロックを必要とする。ここで、付加の非整数分周器及び高性能PLLが
必要とされるが、他のクロックドメインによるクロックスキューが未知であると
いう不利益を伴う。更に、オーディオD/A変換器に関するクロックジッタの非
常に厳しい要求を満足することはかなり難しい。
プを有するいかなるデータストリームにも適用できるが、以下、MPEG符号化
データストリームを中心に説明する。
ク20を有する。これは、DVBセットトップボックスに関する実際の周波数で
ある。特定のアプリケーションに依存して、他の周波数がより実際的でありうる
。TVに関する実際の周波数は、例えば24.0MHzである。
きる任意の構成要素である。分周器21は、自走クロックの一部であってもよく
、又は省かれてもよい。以下の説明において、分周器21は、存在しており、6
.144MHzの自走基準周波数FREFを得るために、自走クロック20の周
波数を4で分周するものとする。この単一の低い基準周波数FREFは、上記の
装置において分配される。自走クロック20により生成される自走周波数又はそ
こから派生したものは、例えば外部SDRAM、IEEE1394インタフェー
ス又はモデムのような外部装置又は通信バスに任意に出力される。分周器21が
省かれる場合、基準周波数FREFは、自走クロック20により生成される周波
数に等しい。
ぞれ生成するPLL22及び22’を有する。ユニット23及び23’は、いく
つかの処理機能を実施する。サブシステムユニット23及び23’の例は、特に
、メモリインタフェース、中央処理装置(CPU)、周辺装置、デコーダ等であ
る。
タイムベースを表す。本発明の第1の側面によれば、タイムベースへのロックを
必要とするクロックは、タイムスタンプPCRの制御下において基準周波数FR EF から合成される。例えば、MPEGプレゼンテーションユニットは、到来デ
ータストリームのタイムベースにロックされたクロック周波数を必要とする。M
PEGビデオ処理クロック周波数をタイムスタンプPCRにロックするために、
装置は、CPU24及び制御周波数逓倍器25(PLL)を有する。到来データ
ストリームのタイムベースへのロックは、ビデオタイムベースを比較し、すなわ
ちCPU24によりビデオ処理クロック周波数を到来タイムスタンプPCRと比
較し、適当な逓倍数を計算することにより達成される。実際には、CPU24は
、図3に関して後述する制御周波数逓倍器25を形成するPLL内で使用される
非整数分周器の適当な分周数を計算する。CPU24は、比較ユニット241及
び制御ユニット240を有する。ビデオ処理クロック周波数は、PLL25から
ビデオ処理ユニット26に出力される。ビデオ処理ユニット26にはビデオ時間
カウンタ261が結合されている。ビデオ時間カウンタ261は、必要とされる
ビデオタイムベースを分周し、CPU24内の比較ユニット241に帰還するた
めに使用される。
制御ユニット340を有するCPU34を備える。オーディオ部は更に、制御周
波数逓倍器35(PLL)と、オーディオ時間カウンタ361に結合されたオー
ディオ処理ユニット36とを有する。オーディオ部における構成要素は、装置の
ビデオ部における対応要素と同様である。
ことは、タイムベースの不連続性を個別に最適化することができるという付加的
な利点を有する。さらに、復号タイムスタンプ及びプレゼンテーションタイムス
タンプは、正確なタイムベースの合致が達成されうるように上述の調整の中に含
まれうる。MPEG−2の復号タイムスタンプ及びプレゼンテーションタイムス
タンプは、米国特許第5,652,627号の明細書に記述されている。プレゼ
ンテーションタイムスタンプ(PTS)は、それぞれのピクチャが表示されるべ
き時間を指定し、復号タイムスタンプ(DTS)は、復号タイムがプレゼンテー
ションタイムと異なるとき、ピクチャが復号されるべき時間を指定する。それぞ
れのMPEG−2のピクチャ及びオーディオフレームには、ピクチャ又はオーデ
ィオフレームが復号されるべきデコーダクロックの時間を示すDTSが(明示的
又は暗示的に)タグ付けされている。特定のピクチャ又はオーディオフレームの
ためのDTSが、MPEG−2ビットストリームに明示的にコード化されていな
い場合、そのピクチャ又はオーディオフレームは、前のフレームの直後に復号さ
れる。ピクチャ及びオーディオフレームは双方とも、DTS値の昇順に伝送され
る。MPEG−2は、いくつかのピクチャが、それらが示されるよりもシーケン
スの数ピクチャ前(すなわちBピクチャの前)に伝送されることを要求するので
、これらのピクチャは、ピクチャが示されるべきクロック値を示すプレゼンテー
ションタイムスタンプ(PTS)と呼ばれる第2のタイムスタンプを必要とする
。単一のタイムスタンプしかコード化されていない(オーディオの場合は常にそ
うであるように)場合、それはDTS及びPTSの両方であると仮定される。そ
れらの個々のPTSフィールドに示された時間にビデオ及びオーディオの双方を
開始することは、オーディオ及びビデオの同期(リップシンク)を確実にする。
DTSへのロックは、PTSをロックするのと同様の方法で行うことができる。
際の周波数は、24.6又は22.6MHz、すなわちオーディオサンプリング
周波数の倍数である。図2のクロックシステムは、水晶の安定性をもつロックさ
れたクロック及びロックされないクロックを供給する。
A)変換器28及び38は、到来データストリームのタイムベースにロックせず
に、自走基準周波数FREFから導き出される周波数上で走る。実際の実施例に
おいて、PLL22及び22’と同様のPLLが使用される。しかしながら、代
替の方法において、D/A変換器28及び38用のクロック周波数を導き出すこ
とも可能である。単一の集積回路(IC)への集積化のため、単純な相互のクロ
ック比をもつ周波数上で、又は同じクロック周波数上でD/A変換器28、38
を走らせることが有利であり、例えばオーディオD/A変換器38のクロック周
波数の整数倍の周波数上でビデオD/A変換器28を走らせてもよい。
して、PLLは、閉ループ周波数制御システムであり、その機能は、制御発振器
の入力信号と出力信号との間の位相差の位相依存の検出に基づく。PLLは、発
振器が基準信号に対して一定の位相角を維持するようにその発振器を制御する。
いPLL22と、到来データストリームのタイムベースにロックされると共にビ
デオプレゼンテーションクロックを生成するPLL25と、を示している。PL
L22’及びPLL35は、それぞれPLL22及びPLL25と同様である。
)と、制御発振器223(Osc)と、第1の分周器224(DivN1)と、
帰還ループ内に配置された第2の分周器225(DivN2)とを有する。この
実施例において、サブシステムにおいて使用されるロックされない他のクロック
周波数は、自走基準周波数FREFの整数倍である。従って、分周器224、2
25は、単純な整数分周器である。発振器223は、基準周波数FREFの整数
倍である周波数を生成する。その後、発振器223の周波数は、サブシステム2
3において使用される他のクロック周波数FOUT(1)を生成するために第1
の分周器224において整数N1で分周される。他のクロック周波数FOUT(
1)は、基準周波数FREFとの比較を可能にするために、第2の分周器225
において第2の整数N2で分周した後、位相検出器221に帰還される。これは
、他のクロック周波数FOUT(1)が基準周波数FREFの整数倍であるので
必要となる。他のクロック周波数FOUT(1)と、基準周波数との間の一定の
位相角を維持するために、位相検出器221において検出される位相差に依存し
て、制御発振器223の生成された周波数が、ループフィルタ222を使用する
ことにより変更される。
と、第1の分周器254(DivM1)と、第2の分周器255(DivM2)
とを有する。PLL22の場合のように、自走基準周波数FREFが基準として
使用される。しかしながら、MPEGタイムベースに関連するブロックのための
ロックされたクロック周波数FOUT(P)を生成するため、分周器254は、
非整数分周数M1で分周する非整数分周器であることが必要とされる。柔軟性の
ため、非整数分周数M1は、CPU24により制御可能である。概して、非整数
分周器254は、図4Aに示されるように実現されうる。非整数分周器254は
、アキュムレータ256及び帰還レジスタ257を有する。このような分周器は
、離散時間発振器又は数値的に制御される発振器とも呼ばれる。レジスタ257
は、発振器253により生成された周波数FOSCを受け取る。典型的な実施例
において、FOSCは、73.728MHzであり、22ビット幅を有する。分
周器254は、発振周波数を、27MHzの所望のロックされた周波数に分周す
る。レジスタ257の23ビット出力のうち最上位ビットmsbが出力周波数F OUT を表す。レジスタ257の残りの22ビット出力は、アキュムレータ25
6に帰還される。アキュムレータ256は、更に、CPU24から得られる22
ビット数mを受け取る。帰還信号及び数mは、アキュムレータ256において累
積され、そののち、レジスタ257に23ビット数として伝送される。FOUT は、73,728,000/222のm倍、すなわち17.6Hzのm倍に等し
い。27.0MHzの出力周波数FOUTの場合、数mは、1,536,000
でなければならない。この数mは、上述したようにタイムスタンプPCRの制御
下にCPUにおいて計算され、分周数M1を表す。図示した22ビットの具体例
における調整の精度は、0.65ppm(17.6/27,000,000)で
ある。出力周波数FOUTについてより高い精度が必要とされる場合、帰還ルー
プにおけるデータ経路は、あらゆる係数2ごとに1ビットずつ広げられなければ
ならない。帰還ループにおけるデータが、FOUTとFOSCとの間の位相関係
phsを表す点に注意すべきである。
ジは、FOSCのエッジに一致する。FOUTとFOSCとの間の比は非整数で
あるので、2つの連続する出力パルス間の距離は、2つの隣接する整数値の間で
切り替わる。27MHzの出力周波数の例においては、平均値が分周数73.2
78/27=2.73に等しくなるように、距離が2と3との間で交互する。従
って、出力信号は、±0.5TOSCのジッタを呈する。
存在する。FOUTの位相検出器への所望の帰還を実現するためのいくつかの可
能な方法がある。
具体例を示している。周波数FOUT(P)は、CPU制御された分周器254
を介して、MPEGタイムベースにロックされる。出力周波数FOUTではなく
発振周波数FOSCが、分周器255*を介して位相検出器251に帰還される
。この実施例の利点は、FOSCがFREFの整数倍であるので、分周器255
*を単純な整数分周器として実現することができることである。MPEGクロッ
クツリーにおける未知の負荷のため、分周器254の遅延d、すなわちFREF との関係は無くなる。この実施例において、クロックスキュー及びクロックジッ
タは最小限にされない。
限にするための解決策が提案される。
.9MHzまで係数4ずつ増加させることにより低減することが可能である。こ
の利点は、デジタル部の設計が簡素化されるということである。不利な点は、D
/A変換器28に関するクロック要求が満足されないことである。また、オーデ
ィオに関する既存の具体化の場合のようにPLL以後のものは信号品質の制限を
有する。
D/A変換器28は、MPEGタイムベースにロックすることなく基準周波数F REF から導き出される周波数上で走り、その周波数は、低いジッタを有する。
図6に示した実施例において、D/A変換器28は、実際に基準周波数FREF の整数倍であるロックされない周波数FOSC上で走る。PLL内の帰還は、図
5に関連して既に説明したような方法で分周器255*により実施される。ビデ
オ処理ユニット26の出力信号のサンプルレートを変換し、変換されたビデオス
トリームをD/A変換器28に供給するために、サンプルレート変換器27(S
RC)が信号経路において使用される。これは、D/A変換器28が、ロックさ
れたクロック周波数FOUT(P)上で走るビデオ処理ユニット26とは異なる
周波数上で走るので必要となる。D/A変換器について述べているが、本発明に
よれば、ロックされない周波数上で走り且つロックされた周波数上で走る他のユ
ニットに結合されている如何なる処理ユニットも、信号のサンプルレートを変換
するためのサンプルレート変換器と共に使用することが可能であることを述べて
おく。サンプルレート変換器27は、非整数分周器254からの位相情報phs
により制御することができる。
利点は、オーディオ及びビデオD/A変換器28、38は、同じクロック周波数
上で走ることができ、又は単純な相互比率(例えば整数)を有する異なるクロッ
ク周波数上で走ることができることである。このことは、両方の変換器を同じチ
ップ上に集積化することを大幅に簡素化する。
FREFへの帰還ループを取り入れることにより達成することができる。これは
、図3に示した非整数PLLに一致している。図5と、図7Aとに示した実施例
の間の主な相違は、図7Aに示した帰還ループ内の分周器255は、整数分周器
でなく、非整数分周器でなければならないことである。分周器255は、非整数
分周器254と同様に実現することができる。図7Aの実施例のタイミング図は
、図7Bに示されている。非整数分周数M2は、4.39(27.0/6.14
4)に等しい。これにより明らかなように、この実施例において、FOUTは、
FREFに関してクロックジッタを呈する。このクロックジッタを最小限にする
ための付加的な施策が提案される。
254は、上述したものと同じである。この分周器は、72.728MHzのF OSC を、27.0MHzであるFOUT(P)に変換する。このFOUT(P
)は、MPEGタイムベースにロックされたものである。各FREFサイクルT REF におけるポジティブエッジの数が、エッジカウンタ259において計数さ
れる。FOSCが72.728MHzであり、FOUT(P)が27.0MHz
である場合、27.0/6.144は4.73であるので、ポジティブエッジの
数は4又は5である。エッジカウンタ259は、分周器258においてFREF の表現するものとしてFOSCを12で割ったものを使用する。エッジカウンタ
259の出力は、計数されたポジティブエッジの数であり、その数はこの具体例
において4又は5である。この情報により、FOUT(P)は、FREFサイク
ルと全く同じ数のポジティブエッジをあらかじめ決められた位置にもつように生
成される。従って、この実施例は、出力のために計数されるポジティブエッジの
数に依存して、あらかじめ決められたシーケンス4FX又は5FXをFOUT(
P)として選択するセレクタ260を有する。分周器255は、カスケードされ
た分周器として配置され、エッジカウンタにより供給される計数されたポジティ
ブエッジの数に依存して、2つの整数の間で切り替えを行うことによりFOUT (P)を6.144MHzまでもっていく。結果として得られる周波数FXは、
適正な周波数をもっており、FREFに対するジッタをもたない。従って、周波
数FXを位相検出器において使用することができる。FOUTとFREFとの間
の位相関係は、分周器255の遅延によってのみ決定される。このように、クロ
ックツリー負荷の独立が達成され、この結果、クロックスキューは、他のドメイ
ンを用い、FREFに関して整数関係を有するクロック周波数を用いても最小限
にされる。このように、本発明は、水晶の安定性を有し、低いクロックスキュー
を呈し、大きい周波数範囲において制御可能なクロックを供給する。
る。その場合、クロック周波数は24.6又は22.6MHzである。更に、こ
こで、基準クロックサイクルTREF毎のクロックの数は、4と5との間である
。適正な出力周波数値を達成するために、切り替えは異なる比率においてのみ行
われる。
あり、平均周波数を変更しない。必要とされるバッファリングは、1サンプルだ
け大きくする必要がありうるが、D/A変換器28、38の前のサンプルレート
変換器27、37は、いかなる変形も必要としない。
者であれば、請求項から逸脱することなく多くの代替実施例を設計することがで
きるであろうことに注意されたい。請求項において、括弧内のいかなる符号も請
求項を制限するものとして解釈されてはならない。「含む、有する」という用語
は、請求項に挙げられていない他の構成要素又はステップの存在を排除しない。
本発明は、いくつかの個々の構成要素を有するハードウェアにより、及び適切に
プログラムされたコンピュータにより実現することができる。いくつかの手段を
列挙している装置の請求項において、それらの手段のいくつかは、1つの同じハ
ードウェア要素により具体化することができる。
)のタイムスタンプにクロック周波数をロックするためのクロック回復システム
を有するデータ処理装置に関する。基準周波数を生成する自走クロックを使用す
ることが提案されており、所望のロックされたクロック周波数は、ロックされた
クロック周波数をタイムスタンプと比較する処理ユニットの制御下において、上
記の基準周波数から合成される。本発明は、経済的であり且つ柔軟性のあるシス
テムを提供する。MPEGオーディオ及びビデオ処理クロック周波数は、自走基
準周波数から合成され、MPEGデータストリームの中に与えられるタイムスタ
ンプに基づきMPEGタイムベースにロックされる。他のサブシステムは、例え
ば自走基準周波数の単純な倍数のようなタイムベースにロックされないクロック
周波数上で走る。オーディオ及びビデオD/A変換器は、同じクロック周波数上
で走るか、又はタイムベースにロックせずに自走基準周波数から合成される単純
な相互比率を有する2つの異なるクロック周波数上で走る。処理ユニットの出力
信号をD/A変換器の入力に合わせるため、サンプルレート変換器が信号経路に
存在する。オーディオ及びビデオのためのタイムベース調整は個別に実施される
。
を示す図。
Claims (12)
- 【請求項1】クロック周波数をデータストリームのタイムベースを表すタイ
ムスタンプと比較することにより、該クロック周波数を該タイムベースにロック
するクロック回復システムを有する、データストリームを処理する装置であって
、前記クロック回復システムが、 自走基準周波数を生成する自走クロックと、 前記タイムスタンプの制御下において前記基準周波数から前記クロック周波数
を合成する手段と、 を有することを特徴とする装置。 - 【請求項2】前記クロック回復システムは更に、前記タイムベースにロック
せずに前記基準周波数から他のクロック周波数を合成する他の手段を有する、請
求項1に記載の装置。 - 【請求項3】前記他の手段は、前記他のクロック周波数を得るために、前記
基準周波数を適当な整数で逓倍する周波数逓倍器を有する、請求項2に記載の方
法。 - 【請求項4】前記合成手段は、前記クロック周波数を得るために、前記タイ
ムスタンプの制御下において導き出される適当な数で前記基準周波数を逓倍する
制御周波数逓倍器を有する、請求項1に記載の装置。 - 【請求項5】前記制御周波数逓倍器が、 発振器に結合された位相検出器と、整数分周器を有し且つ前記位相検出器の入
力部に前記発振周波数を供給する帰還ループとを備え、前記基準周波数の整数倍
の発振周波数を得るフェーズロックループ回路と、 前記クロック周波数を得るために、前記タイムスタンプの制御下において導き
出される非整数分周数で前記発振周波数を分周する制御分周器と、 を有する、請求項4に記載の装置。 - 【請求項6】前記制御周波数逓倍器は、 発振器に結合された位相検出器を有し、前記基準周波数の整数倍の発振周波数
を得るフェーズロックループ回路と、 分周された周波数を得るために、前記タイムスタンプの制御下において導き出
される非整数分周数で前記発振周波数を分周する制御分周器と、 前記基準周波数のサイクル毎に、前記分周された周波数におけるポジティブエ
ッジの数を計数するカウンタと、 前記分周された周波数における前記ポジティブエッジの数に等しいポジティブ
エッジの量をあらかじめ決められた位置に含み、前記クロック周波数として出力
されるあらかじめ決められた周波数を生成する手段と、 前記ポジティブエッジの数に等しい分周数で前記クロック周波数を分周するよ
うに構成されたカスケードされた分周器を有し、前記位相検出器の入力部に前記
クロック周波数を供給する帰還ループと、 を有する、請求項4に記載の装置。 - 【請求項7】前記データストリームがビデオストリーム及びオーディオスト
リームを含み、前記クロック回復システムが、 前記ビデオストリームを処理する手段において使用されるビデオクロック周波
数を合成する第1手段と、 前記オーディオストリームを処理する手段において使用されるオーディオクロ
ック周波数を合成する第2手段と、 を有することを特徴とする、請求項1に記載の装置。 - 【請求項8】前記クロック周波数を使用して第1の処理ステップを実施する
第1の処理手段と、 前記他のクロック周波数を使用して第2の処理ステップを実施する第2の処理
手段と、 前記第1の処理手段の出力信号のサンプルレートを変換して、前記第2の処理
手段に変換された出力信号を供給するサンプルレート変換器と、 を有する、請求項2に記載の装置。 - 【請求項9】前記合成手段は、前記クロック周波数を得るために、前記タイ
ムスタンプの制御下において導き出される適当な数で前記基準周波数を逓倍する
制御周波数逓倍器を有し、 前記サンプルレート変換器は、前記制御周波数逓倍器から位相情報を受け取る
制御入力を有する、請求項8に記載の装置。 - 【請求項10】第1の自走クロック周波数上で走るのに適した第1のデジタ
ル−アナログ変換器と、 第2の自走クロック周波数上で走るのに適した第2のデジタル−アナログ変換
器と、 前記ビデオストリームを処理する手段の出力信号のサンプルレートを変換して
、前記第1のデジタル−アナログ変換器に変換されたビデオストリームを供給す
る第1のサンプルレート変換器と、 前記オーディオストリームを処理する手段の出力信号のサンプルレートを変換
して、前記第2のデジタル−アナログ変換器に変換されたオーディオストリーム
を供給する第2のサンプルレート変換器と、 を更に有する、請求項7に記載の装置。 - 【請求項11】前記第2の自走クロック周波数は、前記第1の自走クロック
周波数の整数倍である、請求項10に記載の装置。 - 【請求項12】クロック周波数をデータストリームのタイムベースを表すタ
イムスタンプと比較することにより、該クロック周波数を該タイムベースにロッ
クする方法であって、 自走基準周波数を生成するステップと、 前記タイムスタンプの制御下において前記自走基準周波数から前記クロック周
波数を合成するステップと、 を含むことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99203092 | 1999-09-21 | ||
EP99203092.4 | 1999-09-21 | ||
PCT/EP2000/008967 WO2001022736A1 (en) | 1999-09-21 | 2000-09-12 | Clock recovery |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003510912A true JP2003510912A (ja) | 2003-03-18 |
JP4618960B2 JP4618960B2 (ja) | 2011-01-26 |
Family
ID=8240661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001525970A Expired - Fee Related JP4618960B2 (ja) | 1999-09-21 | 2000-09-12 | クロック回復 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6801591B1 (ja) |
EP (1) | EP1129580B1 (ja) |
JP (1) | JP4618960B2 (ja) |
KR (1) | KR100720199B1 (ja) |
CN (1) | CN1169374C (ja) |
DE (1) | DE60038533T2 (ja) |
WO (1) | WO2001022736A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005102193A (ja) * | 2003-09-02 | 2005-04-14 | Sony Corp | コンテンツ受信装置、ビデオオーディオ出力タイミング制御方法及びコンテンツ提供システム |
JP2008193702A (ja) * | 2007-02-06 | 2008-08-21 | Thomson Licensing | カウンタ信号生成装置、クロック信号再構成装置及び通信装置 |
US7428288B2 (en) | 2003-05-21 | 2008-09-23 | Samsung Electronics Co., Ltd. | Asynchronous transport stream receiver of digital broadcasting receiving system employing DVB-ASI mode and method for transmitting asynchronous transport stream thereof |
JP2009118334A (ja) * | 2007-11-08 | 2009-05-28 | Nec Electronics Corp | 信号処理装置 |
JP2012138826A (ja) * | 2010-12-27 | 2012-07-19 | Hitachi Ulsi Systems Co Ltd | ビデオエンコーダシステム |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100359782B1 (ko) * | 2000-11-27 | 2002-11-04 | 주식회사 하이닉스반도체 | 엠펙 디코더의 시스템 타임 클럭 조정 장치 및 방법 |
US8676025B2 (en) * | 2002-03-01 | 2014-03-18 | Broadcom Corporation | Method of timebase management for MPEG decoding with personal video recording functionality |
KR100413765B1 (ko) * | 2001-08-27 | 2003-12-31 | 삼성전자주식회사 | 비 정수배 오버 샘플링에 의해 전력 소모를 낮추는 데이터복원 회로 |
EP1324619B1 (en) * | 2001-10-30 | 2006-05-17 | STMicroelectronics Pvt. Ltd | All-digital clock recovery using a fractional divider |
JP3853637B2 (ja) * | 2001-11-02 | 2006-12-06 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理システム、方法及びコンピュータプログラム |
US7656985B1 (en) * | 2002-02-19 | 2010-02-02 | Nortel Networks Limited | Timestamp-based all digital phase locked loop for clock synchronization over packet networks |
JP3906712B2 (ja) * | 2002-02-27 | 2007-04-18 | 株式会社日立製作所 | データストリーム処理装置 |
TW561783B (en) * | 2002-03-12 | 2003-11-11 | Via Tech Inc | Image processing method and device |
TW527824B (en) * | 2002-03-12 | 2003-04-11 | Via Tech Inc | Adative-deflicker processing method and adaptive deflicker filter |
TW563353B (en) * | 2002-03-12 | 2003-11-21 | Via Tech Inc | Clock signal synthesizer with multiple frequency outputs and method for synthesizing clock signal |
US6917247B2 (en) | 2002-04-26 | 2005-07-12 | Broadcom Corporation | NCO based timebase recovery system and method for A/V decoder |
JP2004023187A (ja) | 2002-06-12 | 2004-01-22 | Matsushita Electric Ind Co Ltd | データ送信装置、データ受信装置 |
US8189730B2 (en) * | 2002-09-30 | 2012-05-29 | Ati Technologies Ulc | Method and apparatus for system time clock recovery |
US9432719B2 (en) | 2002-10-22 | 2016-08-30 | Broadcom Corporation | A/V System and method supporting a pull data flow scheme |
US7230651B2 (en) * | 2002-10-22 | 2007-06-12 | Broadcom Corporation | A/V decoder having a clocking scheme that is independent of input data streams |
US8259121B2 (en) * | 2002-10-22 | 2012-09-04 | Broadcom Corporation | System and method for processing data using a network |
US7466362B2 (en) * | 2002-10-22 | 2008-12-16 | Broadcom Corporation | Data rate management system and method for A/V decoder |
FR2854751B1 (fr) | 2003-05-07 | 2005-07-22 | St Microelectronics Sa | Circuit de recuperation d'horloge |
JP4452136B2 (ja) * | 2004-03-30 | 2010-04-21 | 株式会社日立製作所 | データ同期再生装置及び端末装置 |
JP4268909B2 (ja) * | 2004-07-15 | 2009-05-27 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | スキャン計画通信方法およびx線ct装置 |
EP1622382B1 (en) * | 2004-07-22 | 2007-10-17 | Harman Becker Automotive Systems GmbH | Data transmission synchronization scheme |
US8164501B2 (en) * | 2004-10-28 | 2012-04-24 | Broadcom Corporation | Method and system for time interleaved digital to analog conversion for a cable modem |
JP4643276B2 (ja) * | 2005-01-11 | 2011-03-02 | 株式会社東芝 | 無線受信装置 |
US7672416B2 (en) * | 2005-03-30 | 2010-03-02 | Alcatel-Lucent Usa Inc. | High-speed serial transceiver with sub-nominal rate operating mode |
US7639769B2 (en) * | 2005-04-21 | 2009-12-29 | Agere Systems Inc. | Method and apparatus for providing synchronization in a communication system |
CN101098205A (zh) * | 2006-06-27 | 2008-01-02 | 中兴通讯股份有限公司 | 一种实现任意速率业务接入信号的恢复装置及控制方法 |
US20080085124A1 (en) * | 2006-10-10 | 2008-04-10 | Lsi Logic Corporation | Clock generation with minimum number of crystals in a multimedia system |
EP2153663B1 (en) * | 2007-06-12 | 2012-12-26 | Thomson Licensing | Automatic compensation of a delay of a synchronization signal in a packet switching network |
US8135105B2 (en) * | 2008-06-17 | 2012-03-13 | Integraded Device Technologies, Inc. | Circuit for correcting an output clock frequency in a receiving device |
JP2011040943A (ja) * | 2009-08-10 | 2011-02-24 | Fujitsu Semiconductor Ltd | 位相ロックループ回路 |
US8811555B2 (en) * | 2010-02-04 | 2014-08-19 | Altera Corporation | Clock and data recovery circuitry with auto-speed negotiation and other possible features |
JP6945198B2 (ja) * | 2017-06-29 | 2021-10-06 | ヌヴォトンテクノロジージャパン株式会社 | クロックリカバリシステム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63280593A (ja) * | 1987-05-12 | 1988-11-17 | Pioneer Electronic Corp | Pll回路の同期方法 |
JPH04207525A (ja) * | 1990-11-30 | 1992-07-29 | Yamaha Corp | ディジタルpll回路 |
JPH0730886A (ja) * | 1993-07-09 | 1995-01-31 | Sony Corp | 画像および音声信号処理方法とその装置 |
JPH10322203A (ja) * | 1997-05-15 | 1998-12-04 | Nec Eng Ltd | クロック信号供給装置 |
JP2000101560A (ja) * | 1998-09-24 | 2000-04-07 | Sumitomo Electric Ind Ltd | クロック同期回路及び伝送装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5577075A (en) * | 1991-09-26 | 1996-11-19 | Ipc Information Systems, Inc. | Distributed clocking system |
US5768629A (en) * | 1993-06-24 | 1998-06-16 | Discovision Associates | Token-based adaptive video processing arrangement |
US5835544A (en) * | 1993-12-24 | 1998-11-10 | Sony Corporation | Clock signal reproduction circuit and data reproduction circuit |
US5652627A (en) | 1994-09-27 | 1997-07-29 | Lucent Technologies Inc. | System and method for reducing jitter in a packet-based transmission network |
KR100209880B1 (ko) | 1995-10-30 | 1999-07-15 | 윤종용 | Mpeg-2 영상복호화장치의 시스템클럭 복구장치 |
US5699392A (en) * | 1995-11-06 | 1997-12-16 | Stellar One Corporation | Method and system for the recovery of an encoder clock from an MPEG-2 transport stream |
US5767746A (en) * | 1996-06-07 | 1998-06-16 | David Sarnoff Research Center, Inc. | Method and apparatus for adjusting phase-lock-loop parameters |
JP2970558B2 (ja) * | 1996-10-25 | 1999-11-02 | 日本電気株式会社 | オーディオ/ビデオ/コンピュータグラフィクス同期再生合成方式及び方法 |
US6195403B1 (en) * | 1997-09-26 | 2001-02-27 | International Business Machines Corporation | Pulse generator for a voltage controlled oscillator |
US6345079B1 (en) * | 1997-10-29 | 2002-02-05 | Victor Company Of Japan, Ltd. | Clock signal generation apparatus |
US6650721B1 (en) * | 1999-08-05 | 2003-11-18 | Agere Systems Inc. | Phase locked loop with numerically controlled oscillator divider in feedback loop |
-
2000
- 2000-09-12 JP JP2001525970A patent/JP4618960B2/ja not_active Expired - Fee Related
- 2000-09-12 CN CNB008020159A patent/CN1169374C/zh not_active Expired - Fee Related
- 2000-09-12 DE DE60038533T patent/DE60038533T2/de not_active Expired - Lifetime
- 2000-09-12 EP EP00964166A patent/EP1129580B1/en not_active Expired - Lifetime
- 2000-09-12 KR KR1020017006298A patent/KR100720199B1/ko not_active IP Right Cessation
- 2000-09-12 WO PCT/EP2000/008967 patent/WO2001022736A1/en active IP Right Grant
- 2000-09-19 US US09/665,629 patent/US6801591B1/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63280593A (ja) * | 1987-05-12 | 1988-11-17 | Pioneer Electronic Corp | Pll回路の同期方法 |
JPH04207525A (ja) * | 1990-11-30 | 1992-07-29 | Yamaha Corp | ディジタルpll回路 |
JPH0730886A (ja) * | 1993-07-09 | 1995-01-31 | Sony Corp | 画像および音声信号処理方法とその装置 |
JPH10322203A (ja) * | 1997-05-15 | 1998-12-04 | Nec Eng Ltd | クロック信号供給装置 |
JP2000101560A (ja) * | 1998-09-24 | 2000-04-07 | Sumitomo Electric Ind Ltd | クロック同期回路及び伝送装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7428288B2 (en) | 2003-05-21 | 2008-09-23 | Samsung Electronics Co., Ltd. | Asynchronous transport stream receiver of digital broadcasting receiving system employing DVB-ASI mode and method for transmitting asynchronous transport stream thereof |
JP2005102193A (ja) * | 2003-09-02 | 2005-04-14 | Sony Corp | コンテンツ受信装置、ビデオオーディオ出力タイミング制御方法及びコンテンツ提供システム |
JP2008193702A (ja) * | 2007-02-06 | 2008-08-21 | Thomson Licensing | カウンタ信号生成装置、クロック信号再構成装置及び通信装置 |
US8611371B2 (en) | 2007-02-06 | 2013-12-17 | Thomson Licensing | Device for generating counter signals representative of clock signals and device for reconstructing clock signals, for a packet-switched network |
JP2009118334A (ja) * | 2007-11-08 | 2009-05-28 | Nec Electronics Corp | 信号処理装置 |
JP2012138826A (ja) * | 2010-12-27 | 2012-07-19 | Hitachi Ulsi Systems Co Ltd | ビデオエンコーダシステム |
Also Published As
Publication number | Publication date |
---|---|
US6801591B1 (en) | 2004-10-05 |
EP1129580A1 (en) | 2001-09-05 |
CN1322447A (zh) | 2001-11-14 |
WO2001022736A1 (en) | 2001-03-29 |
DE60038533D1 (de) | 2008-05-21 |
EP1129580B1 (en) | 2008-04-09 |
JP4618960B2 (ja) | 2011-01-26 |
CN1169374C (zh) | 2004-09-29 |
DE60038533T2 (de) | 2009-07-02 |
KR100720199B1 (ko) | 2007-05-21 |
KR20010080500A (ko) | 2001-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4618960B2 (ja) | クロック回復 | |
US5699392A (en) | Method and system for the recovery of an encoder clock from an MPEG-2 transport stream | |
EP1611684B3 (en) | Method of establishing an oscillator clock signal | |
EP1414235B1 (en) | Audio-video-system and method supporting a pull data flow scheme | |
US6104222A (en) | Flexible phase locked loop system | |
US7852160B2 (en) | NCO based timebase recovery system and method for A/V decoder | |
TWI343188B (en) | Audio clock regenerator with precisely tracking mechanism, receiving apparatus, and audio clocl restoring method | |
US8068174B2 (en) | Data rate management system and method for A/V decoder | |
US8295365B2 (en) | Wireless receiver | |
US20100246736A1 (en) | Clock recovery from data streams containing embedded reference clock values | |
US20020063796A1 (en) | Controlling the system time clock of an MPEG decoder | |
US20090096921A1 (en) | Image processing apparatus, method, program, and recording medium | |
Xiu | A flying-adder PLL technique enabling novel approaches for video/graphic applications | |
EP1414249B1 (en) | A/V decoder having a clocking scheme that is independent of input data streams | |
KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
GB2295937A (en) | Digital clock generator system for component and composite digital video standards | |
JPH053463A (ja) | スタツフ多重通信受信回路 | |
WO2009010891A1 (en) | A method and a device for data sample clock reconstruction | |
JPH07162855A (ja) | 映像信号のディジタル伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070910 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070910 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |