JPH10214791A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10214791A JPH10214791A JP9014302A JP1430297A JPH10214791A JP H10214791 A JPH10214791 A JP H10214791A JP 9014302 A JP9014302 A JP 9014302A JP 1430297 A JP1430297 A JP 1430297A JP H10214791 A JPH10214791 A JP H10214791A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- diffusion layer
- mask
- type diffusion
- resist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 濃度の異なる複数の拡散層を形成する半導体
装置の製造方法において、マスクの除去及び基板の洗浄
回数を削減し、製造工程を簡易化する。 【解決手段】 高濃度拡散領域と低濃度拡散領域に対応
する領域が開口部とされたマスク4を形成し、このマス
ク4を介してこれら両領域に低濃度の不純物をドープし
た後、低濃度拡散領域を覆うマスクを形成し、このマス
ク5を介して高濃度拡散領域に不足分の不純物をドープ
する。
装置の製造方法において、マスクの除去及び基板の洗浄
回数を削減し、製造工程を簡易化する。 【解決手段】 高濃度拡散領域と低濃度拡散領域に対応
する領域が開口部とされたマスク4を形成し、このマス
ク4を介してこれら両領域に低濃度の不純物をドープし
た後、低濃度拡散領域を覆うマスクを形成し、このマス
ク5を介して高濃度拡散領域に不足分の不純物をドープ
する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に不純物のドープ方法に関する。
方法に関し、特に不純物のドープ方法に関する。
【0002】
【従来の技術】今日、家庭電気製品や民生機器には、制
御回路としてワンチップマイクロコンピュータが広く用
いられている。このワンチップマイクロコンピュータ
は、1つのチップにメモリ、入出力部、クロック発生器
等が集積され、それ自体にコンピュータとしての機能を
もたせた半導体素子である。
御回路としてワンチップマイクロコンピュータが広く用
いられている。このワンチップマイクロコンピュータ
は、1つのチップにメモリ、入出力部、クロック発生器
等が集積され、それ自体にコンピュータとしての機能を
もたせた半導体素子である。
【0003】このようなワンチップマイクロコンピュー
タの動作環境は、種々雑多であり、電源電圧の値も用途
(蛍光表示管のコントローラやドライバ等)に応じて様
々である。
タの動作環境は、種々雑多であり、電源電圧の値も用途
(蛍光表示管のコントローラやドライバ等)に応じて様
々である。
【0004】このため、特に、高電圧あるいは中電圧で
動作する機種に搭載されるワンチップマイクロコンピュ
ータには、通常の耐圧性を有するトランジスタと、これ
よりも不純物濃度を高めた高耐圧トランジスタの両方が
集積される。
動作する機種に搭載されるワンチップマイクロコンピュ
ータには、通常の耐圧性を有するトランジスタと、これ
よりも不純物濃度を高めた高耐圧トランジスタの両方が
集積される。
【0005】このような2種類のトランジスタを半導体
基板上に形成する場合には、不純物が低濃度でドープさ
れた低濃度拡散層と不純物が高濃度でドープされた高濃
度拡散層を基板上に並べて形成する必要がある。このよ
うな濃度の異なる拡散層を形成する場合、これまでは次
のような手順が採られている。
基板上に形成する場合には、不純物が低濃度でドープさ
れた低濃度拡散層と不純物が高濃度でドープされた高濃
度拡散層を基板上に並べて形成する必要がある。このよ
うな濃度の異なる拡散層を形成する場合、これまでは次
のような手順が採られている。
【0006】まず、図8に、不純物がドープされていな
い半導体基板101を示す。ここでは、この半導体基板
101上に、MOS FET(MOS形 電界効果トラ
ンジスタ)を、図中左側からNチャネルトランジスタ、
通常耐圧のPチャネルトランジスタ、高耐圧のPチャネ
ルトランジスタの順に形成する場合について説明する。
い半導体基板101を示す。ここでは、この半導体基板
101上に、MOS FET(MOS形 電界効果トラ
ンジスタ)を、図中左側からNチャネルトランジスタ、
通常耐圧のPチャネルトランジスタ、高耐圧のPチャネ
ルトランジスタの順に形成する場合について説明する。
【0007】トランジスタを形成するには、後工程でト
ランジスタ同士を分離・絶縁するための酸化膜を形成す
る際にマスクとして使用する、Si−N膜を形成する。
ランジスタ同士を分離・絶縁するための酸化膜を形成す
る際にマスクとして使用する、Si−N膜を形成する。
【0008】まず、図9に示すように、半導体基板10
1上にCVD法によってSi−N膜102を全面形成す
る。そして、このSi−N膜102上にレジストマスク
を形成する。このレジストマスクは、酸化膜を形成すべ
き領域、すなわちトランジスタ同士の境界領域が開口部
となされたパターン形状とする。そして、このレジスト
マスクを介して反応性イオンエッチングを行うことによ
って、図10に示すように、Si−N膜を部分的にエッ
チングする。
1上にCVD法によってSi−N膜102を全面形成す
る。そして、このSi−N膜102上にレジストマスク
を形成する。このレジストマスクは、酸化膜を形成すべ
き領域、すなわちトランジスタ同士の境界領域が開口部
となされたパターン形状とする。そして、このレジスト
マスクを介して反応性イオンエッチングを行うことによ
って、図10に示すように、Si−N膜を部分的にエッ
チングする。
【0009】以上のようにして素子の分離を行うための
マスクを形成した後、不純物をドープすることによって
拡散層を形成する。ここで、Nチャネルトランジスタは
P型拡散層上に形成され、pチャネルトランジスタはN
型拡散層上に形成される。したがって、ここでは、図中
左側から、P型拡散層、通常耐圧のためのN型拡散層及
び高耐圧のための高濃度N型拡散層を形成することにな
る。なお、以下、通常耐圧のN型拡散層を、高耐圧のた
めの高濃度N型拡散層と区別するために低濃度N型拡散
層と称する。
マスクを形成した後、不純物をドープすることによって
拡散層を形成する。ここで、Nチャネルトランジスタは
P型拡散層上に形成され、pチャネルトランジスタはN
型拡散層上に形成される。したがって、ここでは、図中
左側から、P型拡散層、通常耐圧のためのN型拡散層及
び高耐圧のための高濃度N型拡散層を形成することにな
る。なお、以下、通常耐圧のN型拡散層を、高耐圧のた
めの高濃度N型拡散層と区別するために低濃度N型拡散
層と称する。
【0010】これらの拡散層を形成するには、まず、図
11に示すように、基板101上に、P型拡散領域に対
応する領域が開口部となされた第1のレジストマスク1
03を形成し、この上からB+イオンを注入する。この
イオン注入は、例えば90keV,1E13ions/
cm2の条件で行われる。その結果、レジストマスク1
03に覆われていないP型拡散領域にB+イオンが拡散
し、P型拡散層が形成される。
11に示すように、基板101上に、P型拡散領域に対
応する領域が開口部となされた第1のレジストマスク1
03を形成し、この上からB+イオンを注入する。この
イオン注入は、例えば90keV,1E13ions/
cm2の条件で行われる。その結果、レジストマスク1
03に覆われていないP型拡散領域にB+イオンが拡散
し、P型拡散層が形成される。
【0011】続いて、第1のレジストマスク103を除
去し、基板101を洗浄した後、図12に示すように、
基板101上に、低濃度N型拡散領域に対応する領域が
開口部となされた第2のレジストマスク104を形成す
る。そして、この上から、例えば180keV,3.5
E12ions/cm2の条件でP+イオンを注入する。
これにより、レジストマスク104に覆われていない低
濃度N型拡散領域にP+イオンが拡散し、低濃度のN型
拡散層が形成される。
去し、基板101を洗浄した後、図12に示すように、
基板101上に、低濃度N型拡散領域に対応する領域が
開口部となされた第2のレジストマスク104を形成す
る。そして、この上から、例えば180keV,3.5
E12ions/cm2の条件でP+イオンを注入する。
これにより、レジストマスク104に覆われていない低
濃度N型拡散領域にP+イオンが拡散し、低濃度のN型
拡散層が形成される。
【0012】そして、第2のレジストマスク104を除
去し、基板101を洗浄した後、図13に示すように、
高濃度N型拡散領域に対応する領域が開口部となされた
第3のレジストマスク105を形成する。続いて、この
上から、例えば180keV,4.5E12ions/
cm2の条件でP+イオンを注入する。その結果、レジス
トマスク105に覆われていない高濃度N型拡散領域に
P+イオンが拡散し、高濃度のN型拡散層が形成され
る。すなわち、図14に示すように、P型拡散層、低濃
度N型拡散層、高濃度N型拡散層が基板上に並んで形成
されることになる。
去し、基板101を洗浄した後、図13に示すように、
高濃度N型拡散領域に対応する領域が開口部となされた
第3のレジストマスク105を形成する。続いて、この
上から、例えば180keV,4.5E12ions/
cm2の条件でP+イオンを注入する。その結果、レジス
トマスク105に覆われていない高濃度N型拡散領域に
P+イオンが拡散し、高濃度のN型拡散層が形成され
る。すなわち、図14に示すように、P型拡散層、低濃
度N型拡散層、高濃度N型拡散層が基板上に並んで形成
されることになる。
【0013】続いて、素子分離のための酸化膜を形成す
る。酸化膜を形成するには、基板を1000℃程度の水
分を含んだ雰囲気中に曝し、酸化する。このとき、Si
−N膜102が形成されている領域は、酸素や水分の拡
散がSi−N膜によって阻止されることから、Si−N
膜102が形成されていない境界領域にのみ選択的に酸
化膜が形成される。
る。酸化膜を形成するには、基板を1000℃程度の水
分を含んだ雰囲気中に曝し、酸化する。このとき、Si
−N膜102が形成されている領域は、酸素や水分の拡
散がSi−N膜によって阻止されることから、Si−N
膜102が形成されていない境界領域にのみ選択的に酸
化膜が形成される。
【0014】この後、拡散層上に、ゲートSiO2膜を
形成し、この上にゲート電極を形成する。そして、ゲー
ト電極の両側のSiO2膜を除去した後、この領域にP
型拡散層ではn+型拡散層を、N型拡散層ではp+型拡散
層をそれぞれ形成し、トランジスタは作製される。
形成し、この上にゲート電極を形成する。そして、ゲー
ト電極の両側のSiO2膜を除去した後、この領域にP
型拡散層ではn+型拡散層を、N型拡散層ではp+型拡散
層をそれぞれ形成し、トランジスタは作製される。
【0015】
【発明が解決しようとする課題】ところで、低濃度拡散
層と高濃度拡散層の形成においては、上述の如く、イオ
ン種や打ち込みエネルギーが同じであるものの、イオン
ドーズ量が異なっている。このため、これまでは低濃度
拡散領域に対応する領域が開口部となされたレジストマ
スクを形成して、イオン注入を行い、その後、高濃度拡
散領域に対応する領域が開口部となされたレジストマス
クを形成し、イオン注入を行うようにしている。
層と高濃度拡散層の形成においては、上述の如く、イオ
ン種や打ち込みエネルギーが同じであるものの、イオン
ドーズ量が異なっている。このため、これまでは低濃度
拡散領域に対応する領域が開口部となされたレジストマ
スクを形成して、イオン注入を行い、その後、高濃度拡
散領域に対応する領域が開口部となされたレジストマス
クを形成し、イオン注入を行うようにしている。
【0016】このため、拡散層の濃度が単一である場合
に比べて、レジスト除去や洗浄作業が少なくとも倍かか
り、製造工程を煩雑化する結果になっている。
に比べて、レジスト除去や洗浄作業が少なくとも倍かか
り、製造工程を煩雑化する結果になっている。
【0017】そこで、本発明はこのような従来の実情に
鑑みて提案されたものであり、不純物濃度の異なる拡散
層が簡易な工程で形成できる半導体装置の製造方法を提
供することを目的とする。
鑑みて提案されたものであり、不純物濃度の異なる拡散
層が簡易な工程で形成できる半導体装置の製造方法を提
供することを目的とする。
【0018】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明の半導体装置の製造方法は、半導体基板上
に、不純物が高濃度でドープされた高濃度拡散層と、不
純物が低濃度でドープされた低濃度拡散層を形成するに
際して、高濃度拡散領域と低濃度拡散領域に対応する領
域が開口部とされたマスクを形成し、このマスクを介し
てこれら両領域に不純物を低濃度でドープした後、低濃
度拡散領域を覆うマスクを形成し、このマスクを介して
高濃度拡散領域に不足分の不純物をドープすることを特
徴とするものである。
めに、本発明の半導体装置の製造方法は、半導体基板上
に、不純物が高濃度でドープされた高濃度拡散層と、不
純物が低濃度でドープされた低濃度拡散層を形成するに
際して、高濃度拡散領域と低濃度拡散領域に対応する領
域が開口部とされたマスクを形成し、このマスクを介し
てこれら両領域に不純物を低濃度でドープした後、低濃
度拡散領域を覆うマスクを形成し、このマスクを介して
高濃度拡散領域に不足分の不純物をドープすることを特
徴とするものである。
【0019】例えば、濃度が異なる2種類の拡散層を形
成するに際して、低濃度拡散領域に対応する領域が開口
部となされたマスクを形成して、イオン注入を行い、そ
の後、高濃度拡散領域に対応する領域が開口部となされ
たマスクを形成して、イオン注入を行う場合、後工程で
用いるマスクは前工程で用いるマスクを一旦除去してか
ら形成する必要があるため、マスクの除去及び基板の洗
浄は前工程のイオン注入後と、後工程のイオン注入後の
2度行われることになる。
成するに際して、低濃度拡散領域に対応する領域が開口
部となされたマスクを形成して、イオン注入を行い、そ
の後、高濃度拡散領域に対応する領域が開口部となされ
たマスクを形成して、イオン注入を行う場合、後工程で
用いるマスクは前工程で用いるマスクを一旦除去してか
ら形成する必要があるため、マスクの除去及び基板の洗
浄は前工程のイオン注入後と、後工程のイオン注入後の
2度行われることになる。
【0020】これに対して、高濃度拡散領域と低濃度拡
散領域に対応する領域が開口部とされたマスクを形成
し、このマスクを介してこれら両領域に不純物をドープ
した後、低濃度拡散領域を覆うマスクを形成し、このマ
スクを介して高濃度拡散領域に不足分の不純物をドープ
する場合には、後工程のレジストマスクは前工程のレジ
ストマスク上に重ねて形成されるので、マスクの除去や
基板洗浄は後工程のイオン注入後の1度で済む。したが
って、半導体装置の製造工程の簡易化が図れる。
散領域に対応する領域が開口部とされたマスクを形成
し、このマスクを介してこれら両領域に不純物をドープ
した後、低濃度拡散領域を覆うマスクを形成し、このマ
スクを介して高濃度拡散領域に不足分の不純物をドープ
する場合には、後工程のレジストマスクは前工程のレジ
ストマスク上に重ねて形成されるので、マスクの除去や
基板洗浄は後工程のイオン注入後の1度で済む。したが
って、半導体装置の製造工程の簡易化が図れる。
【0021】
【発明の実施の形態】以下、本発明の製造方法の具体的
に説明する。
に説明する。
【0022】なお、ここでは半導体基板上に、MOS
FETを、Nチャネルトランジスタ、高耐圧のPチャネ
ルトランジスタ、通常耐圧のPチャネルトランジスタの
順に並べて形成する例を説明する。
FETを、Nチャネルトランジスタ、高耐圧のPチャネ
ルトランジスタ、通常耐圧のPチャネルトランジスタの
順に並べて形成する例を説明する。
【0023】図1に、不純物がドープされていない半導
体基板1を示す。ここでは、この半導体基板1上に、図
中左側から、Nチャネルトランジスタ、通常耐圧のPチ
ャネルトランジスタ、高耐圧のPチャネルトランジスタ
を形成する。
体基板1を示す。ここでは、この半導体基板1上に、図
中左側から、Nチャネルトランジスタ、通常耐圧のPチ
ャネルトランジスタ、高耐圧のPチャネルトランジスタ
を形成する。
【0024】トランジスタを形成するには、後工程で、
トランジスタ同士を分離・絶縁するための酸化膜を形成
する際にマスクとして使用する、Si−N膜を形成す
る。
トランジスタ同士を分離・絶縁するための酸化膜を形成
する際にマスクとして使用する、Si−N膜を形成す
る。
【0025】先ず、図2に示すように、半導体基板1上
にCVD法によってSi−N膜2を全面形成する。そし
て、このSi−N膜2上にレジストマスクを形成する。
このレジストマスクは、酸化膜を形成すべき領域、すな
わちトランジスタ同士の境界領域が開口部となされたパ
ターン形状とする。そして、このレジストマスクを介し
て反応性イオンエッチングを行うことによって、図3に
示すように、Si−N膜2を部分的にエッチングする。
にCVD法によってSi−N膜2を全面形成する。そし
て、このSi−N膜2上にレジストマスクを形成する。
このレジストマスクは、酸化膜を形成すべき領域、すな
わちトランジスタ同士の境界領域が開口部となされたパ
ターン形状とする。そして、このレジストマスクを介し
て反応性イオンエッチングを行うことによって、図3に
示すように、Si−N膜2を部分的にエッチングする。
【0026】以上のようにして素子の分離を行うための
マスクを形成した後、不純物をドープすることによって
拡散層を形成する。ここで、Nチャネルトランジスタは
P型拡散層上に形成され、pチャネルトランジスタはN
型拡散層上に形成される。したがって、ここでは、図中
左側から、P型拡散層、低濃度N型拡散層及び高耐圧の
ための高濃度N型拡散層を形成することになる。
マスクを形成した後、不純物をドープすることによって
拡散層を形成する。ここで、Nチャネルトランジスタは
P型拡散層上に形成され、pチャネルトランジスタはN
型拡散層上に形成される。したがって、ここでは、図中
左側から、P型拡散層、低濃度N型拡散層及び高耐圧の
ための高濃度N型拡散層を形成することになる。
【0027】これらの拡散層を形成するには、まず、図
4に示すように、基板1上に、P型拡散領域に対応する
領域が開口部となされた第1レジストマスク3を形成
し、この上からB+イオンを注入する。このイオン注入
は、例えば90keV,1E13ions/cm2の条
件で行われる。その結果、レジストマスク3に覆われて
いないP型拡散領域にB+イオンが拡散し、P型拡散層
が形成される。そして、レジストマスクを除去し、基板
を洗浄する。
4に示すように、基板1上に、P型拡散領域に対応する
領域が開口部となされた第1レジストマスク3を形成
し、この上からB+イオンを注入する。このイオン注入
は、例えば90keV,1E13ions/cm2の条
件で行われる。その結果、レジストマスク3に覆われて
いないP型拡散領域にB+イオンが拡散し、P型拡散層
が形成される。そして、レジストマスクを除去し、基板
を洗浄する。
【0028】このようにしてP型拡散層を形成した後、
ここでは、次のようにして低濃度N型拡散層と高濃度N
型拡散層を形成する。
ここでは、次のようにして低濃度N型拡散層と高濃度N
型拡散層を形成する。
【0029】まず、図5に示すように、低濃度N型拡散
領域と高濃度N型拡散領域に対応する領域が開口部とな
された第2のレジストマスク4を形成し、この上から、
低濃度N型拡散層で必要とされるドーズ量だけP+イオ
ンを注入する。この例では、180keV,3.5E1
2ions/cm2の条件でイオンを注入する。その結
果、レジストマスク4で覆われていない低濃度N型拡散
領域と高濃度N型拡散領域の両方にp+イオンが拡散す
る。
領域と高濃度N型拡散領域に対応する領域が開口部とな
された第2のレジストマスク4を形成し、この上から、
低濃度N型拡散層で必要とされるドーズ量だけP+イオ
ンを注入する。この例では、180keV,3.5E1
2ions/cm2の条件でイオンを注入する。その結
果、レジストマスク4で覆われていない低濃度N型拡散
領域と高濃度N型拡散領域の両方にp+イオンが拡散す
る。
【0030】そして、図6に示すように、この上に重ね
て、高濃度N型拡散領域に対応する領域のみが開口部と
なされた第3のレジストマスク5を形成し、この上か
ら、P+イオンを注入することによって高濃度N型拡散
領域でのドープ量の不足分を追加する。この例では、1
80keV,1.0E12ions/cm2の条件でイ
オンを注入する。次いで、2層に重ねられたレジストマ
スク4,5を除去し、基板を洗浄する。以上の工程によ
って、図7に示すように、P型拡散層、低濃度N型拡散
層、高濃度N型拡散層が並んで形成されることになる。
て、高濃度N型拡散領域に対応する領域のみが開口部と
なされた第3のレジストマスク5を形成し、この上か
ら、P+イオンを注入することによって高濃度N型拡散
領域でのドープ量の不足分を追加する。この例では、1
80keV,1.0E12ions/cm2の条件でイ
オンを注入する。次いで、2層に重ねられたレジストマ
スク4,5を除去し、基板を洗浄する。以上の工程によ
って、図7に示すように、P型拡散層、低濃度N型拡散
層、高濃度N型拡散層が並んで形成されることになる。
【0031】ここで、これまでは低濃度N型拡散領域に
P+イオン注入を行う場合には、この領域のみが開口さ
れたレジストマスクを形成し、高濃度N型拡散領域にP
+イオン注入を行う場合には、この領域のみが開口され
たレジストマスクを形成する。この場合、後工程で用い
るマスクは前工程で用いるマスクを一旦除去してから形
成する必要があるため、マスクの除去及び基板の洗浄は
前工程のイオン注入後と、後工程のイオン注入後の2度
行われることになる。
P+イオン注入を行う場合には、この領域のみが開口さ
れたレジストマスクを形成し、高濃度N型拡散領域にP
+イオン注入を行う場合には、この領域のみが開口され
たレジストマスクを形成する。この場合、後工程で用い
るマスクは前工程で用いるマスクを一旦除去してから形
成する必要があるため、マスクの除去及び基板の洗浄は
前工程のイオン注入後と、後工程のイオン注入後の2度
行われることになる。
【0032】これに対して、この例では後工程のP+イ
オン注入のためのレジストマスクを、前工程のP+イオ
ン注入のためのレジストマスクに重ねて形成しているの
で、レジスト除去と基板洗浄は後工程のイオン注入後の
1度で済む。
オン注入のためのレジストマスクを、前工程のP+イオ
ン注入のためのレジストマスクに重ねて形成しているの
で、レジスト除去と基板洗浄は後工程のイオン注入後の
1度で済む。
【0033】そして、このようにして拡散層を形成した
後、素子分離のための酸化膜を形成する。酸化膜を形成
するには、基板を1000℃程度の水分を含んだ雰囲気
中に曝し、酸化する。このとき、Si−N膜2が形成さ
れている領域は、酸素や水分の拡散がSi−N膜によっ
て阻止されることから、Si−N膜が形成されていない
境界領域にのみ選択的に酸化膜が形成される。
後、素子分離のための酸化膜を形成する。酸化膜を形成
するには、基板を1000℃程度の水分を含んだ雰囲気
中に曝し、酸化する。このとき、Si−N膜2が形成さ
れている領域は、酸素や水分の拡散がSi−N膜によっ
て阻止されることから、Si−N膜が形成されていない
境界領域にのみ選択的に酸化膜が形成される。
【0034】そして、拡散層上に、ゲートSiO2膜を
形成し、この上にゲート電極を形成する。そして、ゲー
ト電極の両側のSiO2膜を除去した後、この領域にP
型拡散層ではn+型拡散層を、N型拡散層ではp+型拡散
層をそれぞれ形成し、トランジスタは作製される。以上
のようにしてトランジスタを形成する半導体装置の製造
方法では、レジスト除去や基板の洗浄回数が削減されて
いるので高い製造効率が得られることになる。
形成し、この上にゲート電極を形成する。そして、ゲー
ト電極の両側のSiO2膜を除去した後、この領域にP
型拡散層ではn+型拡散層を、N型拡散層ではp+型拡散
層をそれぞれ形成し、トランジスタは作製される。以上
のようにしてトランジスタを形成する半導体装置の製造
方法では、レジスト除去や基板の洗浄回数が削減されて
いるので高い製造効率が得られることになる。
【0035】以上、基板上にP型拡散層と不純物濃度の
異なる2種類のN型拡散層を形成する製造例を説明した
が、拡散層の濃度が3種類あるいはそれ以上になった場
合でも同様である。
異なる2種類のN型拡散層を形成する製造例を説明した
が、拡散層の濃度が3種類あるいはそれ以上になった場
合でも同様である。
【0036】例えば、拡散層の濃度が3種類である場合
には、はじめに3つの拡散領域に対応する領域が開口部
とされたレジストマスクを形成し、最も濃度の低い拡散
領域で必要とされるドーズ量だけイオン注入する。次い
で、このレジストマスクに重ねて、2番目に濃度の低い
拡散領域と、最も濃度の高い拡散領域に対応する領域が
開口部とされたレジストマスクを形成し、2番目に濃度
の低い拡散領域で不足するドーズ量だけイオン注入す
る。最後に、このレジストマスクに重ねて、最も濃度の
高い拡散領域に対応する領域が開口部とされたレジスト
マスクを形成し、最も濃度の高い拡散領域で不足するド
ーズ量だけイオン注入し、この後、レジスト除去及び基
板洗浄を行えば良い。この場合には、従来の方法では3
回のレジスト除去及び基板洗浄が必要であるのに対し
て、この作業が1回で済むようになり、製造工程が大幅
に簡易化されることになる。
には、はじめに3つの拡散領域に対応する領域が開口部
とされたレジストマスクを形成し、最も濃度の低い拡散
領域で必要とされるドーズ量だけイオン注入する。次い
で、このレジストマスクに重ねて、2番目に濃度の低い
拡散領域と、最も濃度の高い拡散領域に対応する領域が
開口部とされたレジストマスクを形成し、2番目に濃度
の低い拡散領域で不足するドーズ量だけイオン注入す
る。最後に、このレジストマスクに重ねて、最も濃度の
高い拡散領域に対応する領域が開口部とされたレジスト
マスクを形成し、最も濃度の高い拡散領域で不足するド
ーズ量だけイオン注入し、この後、レジスト除去及び基
板洗浄を行えば良い。この場合には、従来の方法では3
回のレジスト除去及び基板洗浄が必要であるのに対し
て、この作業が1回で済むようになり、製造工程が大幅
に簡易化されることになる。
【0037】また、ここでは、トランジスタの第1段階
で形成する拡散層にイオン注入する場合を例にして本発
明を説明しているが、本発明は、この他の段階、例えば
しきい値電圧調整のためのイオン注入においても適用可
能である。
で形成する拡散層にイオン注入する場合を例にして本発
明を説明しているが、本発明は、この他の段階、例えば
しきい値電圧調整のためのイオン注入においても適用可
能である。
【0038】さらに、この半導体装置では、Nチャネル
トランジスタ、高耐圧のPチャネルトランジスタ、通常
耐圧のPチャネルトランジスタを並んで形成するが、勿
論、素子の組み合わせはこれに限るものではなく、この
他の集積回路であっても濃度が異なる拡散層を形成する
工程を有するものであれば同様な効果を得ることができ
る。
トランジスタ、高耐圧のPチャネルトランジスタ、通常
耐圧のPチャネルトランジスタを並んで形成するが、勿
論、素子の組み合わせはこれに限るものではなく、この
他の集積回路であっても濃度が異なる拡散層を形成する
工程を有するものであれば同様な効果を得ることができ
る。
【0039】
【発明の効果】以上の説明からも明らかなように、本発
明の半導体装置の製造方法では、半導体基板上に、不純
物が高濃度でドープされた高濃度拡散層と、不純物が低
濃度でドープされた低濃度拡散層を形成するに際して、
高濃度拡散領域と低濃度拡散領域に対応する領域が開口
部とされたマスクを形成し、このマスクを介してこれら
両領域に低濃度の不純物をドープした後、低濃度拡散領
域を覆うマスクを形成し、このマスクを介して高濃度拡
散領域に不足分の不純物をドープするので、濃度が異な
る複数種の拡散層を形成する場合でも、イオン注入用の
マスクの除去や基板洗浄が1度で済む。したがって、半
導体装置の製造工程の簡易化を図ることができる。
明の半導体装置の製造方法では、半導体基板上に、不純
物が高濃度でドープされた高濃度拡散層と、不純物が低
濃度でドープされた低濃度拡散層を形成するに際して、
高濃度拡散領域と低濃度拡散領域に対応する領域が開口
部とされたマスクを形成し、このマスクを介してこれら
両領域に低濃度の不純物をドープした後、低濃度拡散領
域を覆うマスクを形成し、このマスクを介して高濃度拡
散領域に不足分の不純物をドープするので、濃度が異な
る複数種の拡散層を形成する場合でも、イオン注入用の
マスクの除去や基板洗浄が1度で済む。したがって、半
導体装置の製造工程の簡易化を図ることができる。
【図1】本発明の製造方法を工程順に示すものであり、
トランジスタを形成する前の半導体基板を示す断面図で
ある。
トランジスタを形成する前の半導体基板を示す断面図で
ある。
【図2】Si−N膜成膜工程を示す断面図である。
【図3】Si−N膜のパターニング工程を示す断面図で
ある。
ある。
【図4】P型拡散層形成工程を示す断面図である。
【図5】低濃度N型拡散層形成工程を示す断面図であ
る。
る。
【図6】高濃度N型拡散層形成工程を示す断面図であ
る。
る。
【図7】形成されたP型拡散層,低濃度N型拡散層,高
濃度N型拡散層を示す断面図である。
濃度N型拡散層を示す断面図である。
【図8】従来の製造方法を工程順に示すものであり、ト
ランジスタを形成する前の半導体基板を示す断面図であ
る。
ランジスタを形成する前の半導体基板を示す断面図であ
る。
【図9】Si−N膜成膜工程を示す断面図である、
【図10】Si−N膜のパターニング工程を示す断面図
である。
である。
【図11】P型拡散層形成工程を示す断面図である。
【図12】低濃度N型拡散層形成工程を示す断面図であ
る。
る。
【図13】高濃度N型拡散層形成工程を示す断面図であ
る。
る。
【図14】形成されたP型拡散層,低濃度N型拡散層,
高濃度N型拡散層を示す断面図である。
高濃度N型拡散層を示す断面図である。
1 半導体基板、2 Si−N膜、3,4,5 レジス
トマスク
トマスク
Claims (1)
- 【請求項1】 半導体基板上に、不純物が高濃度でドー
プされた高濃度拡散層と、不純物が低濃度でドープされ
た低濃度拡散層を形成するに際して、 高濃度拡散領域と低濃度拡散領域に対応する領域が開口
部とされたマスクを形成し、このマスクを介してこれら
両領域に不純物を低濃度でドープした後、低濃度拡散領
域を覆うマスクを形成し、このマスクを介して高濃度拡
散領域に不足分の不純物をドープすることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9014302A JPH10214791A (ja) | 1997-01-28 | 1997-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9014302A JPH10214791A (ja) | 1997-01-28 | 1997-01-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10214791A true JPH10214791A (ja) | 1998-08-11 |
Family
ID=11857314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9014302A Withdrawn JPH10214791A (ja) | 1997-01-28 | 1997-01-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10214791A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011205108A (ja) * | 2011-04-28 | 2011-10-13 | Sony Corp | 固体撮像装置の製造方法および半導体装置の製造方法 |
-
1997
- 1997-01-28 JP JP9014302A patent/JPH10214791A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011205108A (ja) * | 2011-04-28 | 2011-10-13 | Sony Corp | 固体撮像装置の製造方法および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2861624B2 (ja) | 半導体装置の製造方法 | |
KR100213201B1 (ko) | 씨모스 트랜지스터 및 그 제조방법 | |
JPH10223771A (ja) | 半導体装置とその製造方法 | |
JPH1084045A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0730107A (ja) | 高耐圧トランジスタ及びその製造方法 | |
US20110062500A1 (en) | Semiconductor device and fabrication method thereof | |
KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
JP2001291786A (ja) | 半導体装置及びその製造方法 | |
JPH10214791A (ja) | 半導体装置の製造方法 | |
JP3182609B2 (ja) | 半導体素子の製造方法 | |
JPH07321212A (ja) | チャネルストップ拡散層の形成方法 | |
JP2993784B2 (ja) | 半導体装置及びその製造方法 | |
KR100465606B1 (ko) | 반도체소자의 삼중웰 제조방법 | |
JP2000164727A (ja) | 半導体装置の製造方法 | |
JP4417445B2 (ja) | 半導体装置及びその製造方法 | |
JPS62190862A (ja) | 相補型mos集積回路の製造方法 | |
KR100474543B1 (ko) | 반도체소자의 제조방법 | |
JP3226252B2 (ja) | 半導体装置の製造方法 | |
KR100207547B1 (ko) | 씨모스 제조방법 | |
JP2982393B2 (ja) | 半導体装置の製造方法 | |
KR100356824B1 (ko) | 반도체장치의 제조방법 | |
JPH1126766A (ja) | Mos型電界効果トランジスタおよびその製造方法 | |
JPH03175670A (ja) | 半導体装置の製造方法 | |
KR100399069B1 (ko) | 로직 소자의 제조 방법 | |
JPH04368171A (ja) | Bi−CMOS集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |