JPH09197015A - 大規模回路テスト方式 - Google Patents
大規模回路テスト方式Info
- Publication number
- JPH09197015A JPH09197015A JP8025774A JP2577496A JPH09197015A JP H09197015 A JPH09197015 A JP H09197015A JP 8025774 A JP8025774 A JP 8025774A JP 2577496 A JP2577496 A JP 2577496A JP H09197015 A JPH09197015 A JP H09197015A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- scan path
- test
- flip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】ＬＳＩ内の１相同期クロック動作のフリップフ
ロップ（Ｆ／Ｆ）に対してのみならず、多相クロック動
作のＦ／Ｆに対してもスキャンパステスト機能を果た
し、多機能で複雑な回路を含むＬＳＩの高い故障検出を
可能とする。 【解決手段】マスター・スレーブ型スキャンパス用Ｆ／
Ｆ１、２、５、６と、スキャンクロックとして立ち上が
りエッジの異なる２相クロックを発生するクロック発生
回路４と、通常動作時のクロックと、スキャンクロック
をモード切替信号にて切り替えるセレクタ１を備え、通
常動作時において、スキャンパス用Ｆ／Ｆ１、２、５と
異なる位相のクロックで作動するＦ／Ｆ６の前段にスキ
ャンクロックとの切替を行うセレクタ７を挿入し、セレ
クタ７をスキャンパステスト時にはスキャンクロックに
切替えて、Ｆ／Ｆ６を含むスキャンパスを形成する。
ロップ（Ｆ／Ｆ）に対してのみならず、多相クロック動
作のＦ／Ｆに対してもスキャンパステスト機能を果た
し、多機能で複雑な回路を含むＬＳＩの高い故障検出を
可能とする。 【解決手段】マスター・スレーブ型スキャンパス用Ｆ／
Ｆ１、２、５、６と、スキャンクロックとして立ち上が
りエッジの異なる２相クロックを発生するクロック発生
回路４と、通常動作時のクロックと、スキャンクロック
をモード切替信号にて切り替えるセレクタ１を備え、通
常動作時において、スキャンパス用Ｆ／Ｆ１、２、５と
異なる位相のクロックで作動するＦ／Ｆ６の前段にスキ
ャンクロックとの切替を行うセレクタ７を挿入し、セレ
クタ７をスキャンパステスト時にはスキャンクロックに
切替えて、Ｆ／Ｆ６を含むスキャンパスを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
テスト方式に関し、特に大規模集積回路の故障検出テス
トにおける検出効率を向上するテスト方式に関する。
テスト方式に関し、特に大規模集積回路の故障検出テス
トにおける検出効率を向上するテスト方式に関する。
【０００２】
【従来の技術】半導体集積回路中の複数のフリップフロ
ップ（Ｆ／Ｆ）をシフトレジスタのように連結して（こ
れを「スキャンパス」という）、外部端子からテスト信
号を入力し、組み合わせ回路部の動作結果をシフトレジ
スタ化したフリップフロップを介して読み出すことによ
ってテストの容易化を図るスキャンパステスト方式の従
来の方式は、例えば図６に示すような回路構成を形成し
ている。
ップ（Ｆ／Ｆ）をシフトレジスタのように連結して（こ
れを「スキャンパス」という）、外部端子からテスト信
号を入力し、組み合わせ回路部の動作結果をシフトレジ
スタ化したフリップフロップを介して読み出すことによ
ってテストの容易化を図るスキャンパステスト方式の従
来の方式は、例えば図６に示すような回路構成を形成し
ている。
【０００３】従来のスキャンパステスト方式は、全ての
Ｄ型フリップフロップ（Ｄ−Ｆ／Ｆ）が１相のクロック
で動作することを原則とし、回路内のＤ−Ｆ／Ｆのデー
タの直前にセレクタを挿入し、スキャンパステスト時に
おいて、セレクタは図６に実線で示すスキャンパステス
ト用データを選択し、全Ｄ−Ｆ／Ｆを１つのシフトレジ
スタ構成とし、全Ｄ−Ｆ／Ｆに対しスキャンパステスト
用のデータを入力して、テスト機能を果たしている。な
お、図６において各Ｄ−Ｆ／Ｆの直前のセレクタの入力
及びＤ−Ｆ／Ｆの出力として破線で示す信号は通常デー
タを示している。
Ｄ型フリップフロップ（Ｄ−Ｆ／Ｆ）が１相のクロック
で動作することを原則とし、回路内のＤ−Ｆ／Ｆのデー
タの直前にセレクタを挿入し、スキャンパステスト時に
おいて、セレクタは図６に実線で示すスキャンパステス
ト用データを選択し、全Ｄ−Ｆ／Ｆを１つのシフトレジ
スタ構成とし、全Ｄ−Ｆ／Ｆに対しスキャンパステスト
用のデータを入力して、テスト機能を果たしている。な
お、図６において各Ｄ−Ｆ／Ｆの直前のセレクタの入力
及びＤ−Ｆ／Ｆの出力として破線で示す信号は通常デー
タを示している。
【０００４】
【発明が解決しようとする課題】しかし、上記従来のス
キャンパス方式においては、１相のクロックにて動作す
るＤ−Ｆ／Ｆ以外は、シフトレジスタ構成が成り立たな
いため、非同期にて動作しているＤ−Ｆ／Ｆは、スキャ
ンパステスト方式による故障検出テストから除外され
る。
キャンパス方式においては、１相のクロックにて動作す
るＤ−Ｆ／Ｆ以外は、シフトレジスタ構成が成り立たな
いため、非同期にて動作しているＤ−Ｆ／Ｆは、スキャ
ンパステスト方式による故障検出テストから除外され
る。
【０００５】このため、近年の多機能かつ大規模集積回
路（ＬＳＩ）において、上記従来の方式では、故障検出
率の向上は望めないという問題点が生じるに至ってい
る。
路（ＬＳＩ）において、上記従来の方式では、故障検出
率の向上は望めないという問題点が生じるに至ってい
る。
【０００６】従って、本発明は、上記事情に鑑みて為さ
れたものであって、その目的は、ＬＳＩ内の１相同期ク
ロック動作のフリップフロップに対してのみならず、多
層クロック動作のフリップフロップに対してもスキャン
パステスト機能を果たすことを可能とし、多機能で複雑
な回路を含むＬＳＩに対しても、高い故障検出を可能と
する新規なテスト方式を提供することにある。
れたものであって、その目的は、ＬＳＩ内の１相同期ク
ロック動作のフリップフロップに対してのみならず、多
層クロック動作のフリップフロップに対してもスキャン
パステスト機能を果たすことを可能とし、多機能で複雑
な回路を含むＬＳＩに対しても、高い故障検出を可能と
する新規なテスト方式を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、マスター・スレーブ方式のスキャンパス
用のフリップフロップ回路と、前記スキャンパス用のフ
リップフロップ回路を動作させるためのスキャンパステ
スト用のクロックを発生するクロックパタン発生回路
と、通常動作モード用のクロックと前記スキャンパステ
スト用のクロックとをテストモード信号にて切り替える
セレクタ回路と、を備え、前記各フリップフロップ回路
は、スキャンパステスト時に、前記スキャンパステスト
用のクロックで動作し、通常動作モード時において、前
記スキャンパス用のフリップフロップ回路と異なるクロ
ックで非同期的に動作するマスター・スレーブ方式のフ
リップフロップ回路に対して、その前段に前記スキャン
パステスト用クロックとの切替を行うためのセレクタ回
路を備え、該セレクタ回路をスキャンパステスト時に前
記スキャンパステスト用のクロックに切替えてスキャン
パスを形成し、故障検出テストを行うことを特徴とする
大規模集積回路のテスト方式を提供する。
め、本発明は、マスター・スレーブ方式のスキャンパス
用のフリップフロップ回路と、前記スキャンパス用のフ
リップフロップ回路を動作させるためのスキャンパステ
スト用のクロックを発生するクロックパタン発生回路
と、通常動作モード用のクロックと前記スキャンパステ
スト用のクロックとをテストモード信号にて切り替える
セレクタ回路と、を備え、前記各フリップフロップ回路
は、スキャンパステスト時に、前記スキャンパステスト
用のクロックで動作し、通常動作モード時において、前
記スキャンパス用のフリップフロップ回路と異なるクロ
ックで非同期的に動作するマスター・スレーブ方式のフ
リップフロップ回路に対して、その前段に前記スキャン
パステスト用クロックとの切替を行うためのセレクタ回
路を備え、該セレクタ回路をスキャンパステスト時に前
記スキャンパステスト用のクロックに切替えてスキャン
パスを形成し、故障検出テストを行うことを特徴とする
大規模集積回路のテスト方式を提供する。
【０００８】本発明は、スキャンパステスト用のフリッ
プフロップ回路を、マスター回路及びスレーブ回路にて
構成し、スキャンパステスト時に、マスター側フリップ
フロップ回路とスレーブ側フリップフロップ回路に、そ
れぞれ異なった位相のクロックパルスを入力し、非同期
回路に対しても、スキャンパスを形成して、故障の検出
を行うように構成したことにより、非同期回路を多数含
んでなる（すなわち、例えば共通のシステムクロック以
外にこのシステムクロックと異なるタイミングエッジ又
は他のクロックで駆動される回路を含む多相クロック設
計方式の）、多機能な大規模集積回路に対して、有効に
故障の検出が可能となる。
プフロップ回路を、マスター回路及びスレーブ回路にて
構成し、スキャンパステスト時に、マスター側フリップ
フロップ回路とスレーブ側フリップフロップ回路に、そ
れぞれ異なった位相のクロックパルスを入力し、非同期
回路に対しても、スキャンパスを形成して、故障の検出
を行うように構成したことにより、非同期回路を多数含
んでなる（すなわち、例えば共通のシステムクロック以
外にこのシステムクロックと異なるタイミングエッジ又
は他のクロックで駆動される回路を含む多相クロック設
計方式の）、多機能な大規模集積回路に対して、有効に
故障の検出が可能となる。
【０００９】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。図１は、本発明の一
実施形態に係るスキャンパス方式の構成を示す図であ
る。
を参照して以下に詳細に説明する。図１は、本発明の一
実施形態に係るスキャンパス方式の構成を示す図であ
る。
【００１０】図１を参照して、クロック発生器４は、ス
キャンパステスト時、立ち上げエッジの異なる２相のク
ロックを発生する。すなわち、端子ＳＣ、ＳＣ２から２
相のスキャンクロックが出力される。
キャンパステスト時、立ち上げエッジの異なる２相のク
ロックを発生する。すなわち、端子ＳＣ、ＳＣ２から２
相のスキャンクロックが出力される。
【００１１】フリップロップ１、２、５、６は、マスタ
ー回路とスレーブ回路で構成されたマスター・スレーブ
型のスキャンパス用フリップフロップ回路であり、スキ
ャンパステスト時において、クロック発生器４で発生さ
れた２相クロックをそれぞれマスター回路及びスレーブ
回路に入力する。
ー回路とスレーブ回路で構成されたマスター・スレーブ
型のスキャンパス用フリップフロップ回路であり、スキ
ャンパステスト時において、クロック発生器４で発生さ
れた２相クロックをそれぞれマスター回路及びスレーブ
回路に入力する。
【００１２】図２は、図１に示したクロック発生器４の
回路構成の一例を示している。入力されたクロック信号
ＣＬＫの正転及び反転信号をＤ型フリップフロップでそ
れぞれ分周し、これらの出力の論理積及び論理和をとる
ことによって、図３のタイミング図に示すように、スキ
ャンパステスト用の立ち上がりエッジが同期しない２相
クロックを端子ＳＣ、ＳＣ２に出力する。
回路構成の一例を示している。入力されたクロック信号
ＣＬＫの正転及び反転信号をＤ型フリップフロップでそ
れぞれ分周し、これらの出力の論理積及び論理和をとる
ことによって、図３のタイミング図に示すように、スキ
ャンパステスト用の立ち上がりエッジが同期しない２相
クロックを端子ＳＣ、ＳＣ２に出力する。
【００１３】また、本実施形態において、フリップフロ
ップ１、２、５、６は、いずれも、例えば図４に示すよ
うな構成とされている。すなわち、これらのフリップフ
ロップは、互いに異なる位相のクロックでデータを取り
込むマスター回路とスレーブ回路の２つのフリップフロ
ップを有しており、マスター回路のデータ入力として、
通常データ（Ｄ）とスキャン入力データ（ＳＩ）を入力
とし、端子ＳＭＣ（Scan Mode Control）に入力される
第１のモード切替信号ａ（通常動作モードとスキャンパ
ステスト動作モードの切替制御信号）により、これらの
入力を切替えるセレクタの出力が入力される。
ップ１、２、５、６は、いずれも、例えば図４に示すよ
うな構成とされている。すなわち、これらのフリップフ
ロップは、互いに異なる位相のクロックでデータを取り
込むマスター回路とスレーブ回路の２つのフリップフロ
ップを有しており、マスター回路のデータ入力として、
通常データ（Ｄ）とスキャン入力データ（ＳＩ）を入力
とし、端子ＳＭＣ（Scan Mode Control）に入力される
第１のモード切替信号ａ（通常動作モードとスキャンパ
ステスト動作モードの切替制御信号）により、これらの
入力を切替えるセレクタの出力が入力される。
【００１４】そして、マスター回路を構成するＤ型フリ
ップフロップのクロック入力は、クロック発生器４の端
子ＳＣ、ＳＣ２から出力される２相クロック（図３参
照）の否定論理和（ＮＯＲ）出力が供給され、スレーブ
回路を構成するＤ型フリップフロップのクロック入力
は、クロック発生器４の端子ＳＣから出力されるスキャ
ンクロックが供給され、これらのフリップフロップのラ
ッチタイミングを定めるクロック入力は立ち上がりエッ
ジは、図５にタイミングチャート（図５のＳＣとＮＯＲ
参照）で示すように互いに相違している。スレーブ回路
を構成するフリップフロップの出力Ｑは出力端子Ｑ、Ｓ
Ｑに供給され、通常データ出力、スキャン出力データと
して出力される。
ップフロップのクロック入力は、クロック発生器４の端
子ＳＣ、ＳＣ２から出力される２相クロック（図３参
照）の否定論理和（ＮＯＲ）出力が供給され、スレーブ
回路を構成するＤ型フリップフロップのクロック入力
は、クロック発生器４の端子ＳＣから出力されるスキャ
ンクロックが供給され、これらのフリップフロップのラ
ッチタイミングを定めるクロック入力は立ち上がりエッ
ジは、図５にタイミングチャート（図５のＳＣとＮＯＲ
参照）で示すように互いに相違している。スレーブ回路
を構成するフリップフロップの出力Ｑは出力端子Ｑ、Ｓ
Ｑに供給され、通常データ出力、スキャン出力データと
して出力される。
【００１５】再び図１を参照して、セレクタ３は、第２
のモード切替信号ｂ（通常動作モードとスキャンパステ
スト動作モードの切替制御信号）の極性により、通常動
作時のクロック（通常クロック）と、スキャンパステス
ト時のクロック（クロック発生回路４の端子ＳＣから出
力されるスキャンクロック）と、を切り替えて出力する
選択器である。
のモード切替信号ｂ（通常動作モードとスキャンパステ
スト動作モードの切替制御信号）の極性により、通常動
作時のクロック（通常クロック）と、スキャンパステス
ト時のクロック（クロック発生回路４の端子ＳＣから出
力されるスキャンクロック）と、を切り替えて出力する
選択器である。
【００１６】セレクタ７は、通常動作時には、他のスキ
ャンパス用フリップフロップ１、２、５のクロック信号
とは異なるクロック信号で動作するフリップフロップ６
に対して、スキャンパステスト時において、第２のモー
ド切替信号ｂによりクロック発生回路４の端子ＳＣから
出力されるスキャンパス信号に切替えてフリップフロッ
プ６のＳＣ端子に入力するための選択器である。
ャンパス用フリップフロップ１、２、５のクロック信号
とは異なるクロック信号で動作するフリップフロップ６
に対して、スキャンパステスト時において、第２のモー
ド切替信号ｂによりクロック発生回路４の端子ＳＣから
出力されるスキャンパス信号に切替えてフリップフロッ
プ６のＳＣ端子に入力するための選択器である。
【００１７】通常動作時、スキャンパス用フリップフロ
ップ１、２、５は、同一のクロック（すなわち通常クロ
ック）で動作するフリップフロップであるが、フリップ
フロップ６のみ、他のスキャンパス用フリップフロップ
１、２、５とは異なるクロックで動作している。すなわ
ち、フリップフロップ６を動作させるクロックは、スキ
ャンパス用フリップフロップ１、２のデータ出力端子Ｑ
からそれぞれ出力されるデータを入力する組合せ回路８
で組み合わせて作成されたものである。このため、従来
のスキャンパステスト方式では、テスト不可能であり、
スキャンパステストから除外されていた（従来の方式で
はフリップフロップ６はスキャンパスから外される）。
ップ１、２、５は、同一のクロック（すなわち通常クロ
ック）で動作するフリップフロップであるが、フリップ
フロップ６のみ、他のスキャンパス用フリップフロップ
１、２、５とは異なるクロックで動作している。すなわ
ち、フリップフロップ６を動作させるクロックは、スキ
ャンパス用フリップフロップ１、２のデータ出力端子Ｑ
からそれぞれ出力されるデータを入力する組合せ回路８
で組み合わせて作成されたものである。このため、従来
のスキャンパステスト方式では、テスト不可能であり、
スキャンパステストから除外されていた（従来の方式で
はフリップフロップ６はスキャンパスから外される）。
【００１８】これに対して、本実施形態においては、セ
レクタ７を、フリップフロップ６のクロック入力の前段
に配置することにより、スキャンパステスト時に、フリ
ップフロップ６を駆動するクロックはクロック発生器４
から出力されるスキャンクロックに切り替わり、フリッ
プフロップ６は、スキャンパステスト可能となる（すな
わちスキャンパス用フリップフロップとして作動す
る）。
レクタ７を、フリップフロップ６のクロック入力の前段
に配置することにより、スキャンパステスト時に、フリ
ップフロップ６を駆動するクロックはクロック発生器４
から出力されるスキャンクロックに切り替わり、フリッ
プフロップ６は、スキャンパステスト可能となる（すな
わちスキャンパス用フリップフロップとして作動す
る）。
【００１９】なお、図１には、通常動作時にフリップフ
ロップ６に対して供給されるクロックの一例として、ス
キャンパス用フリップフロップ１、２のデータ出力端子
Ｑからそれぞれ出力されるデータを入力する組合せ回路
８で組み合わせて作成されるクロックを示したが、本発
明はこれに限定されるものでなく、例えば、通常動作時
に供給されるクロック（システムクロック）と相違する
クロックで駆動されるマスタ・スレーブ方式のフリップ
フロップに対しても、スキャンパステスト時にスキャン
クロックを供給するように切替制御することにより、こ
のフリップフロップをスキャンパスに挿入することがで
きる。
ロップ６に対して供給されるクロックの一例として、ス
キャンパス用フリップフロップ１、２のデータ出力端子
Ｑからそれぞれ出力されるデータを入力する組合せ回路
８で組み合わせて作成されるクロックを示したが、本発
明はこれに限定されるものでなく、例えば、通常動作時
に供給されるクロック（システムクロック）と相違する
クロックで駆動されるマスタ・スレーブ方式のフリップ
フロップに対しても、スキャンパステスト時にスキャン
クロックを供給するように切替制御することにより、こ
のフリップフロップをスキャンパスに挿入することがで
きる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
非同期回路を多数含んでなる多機能な大規模集積回路に
対して、有効に故障の検出が可能となる。
非同期回路を多数含んでなる多機能な大規模集積回路に
対して、有効に故障の検出が可能となる。
【図１】本発明の一実施形態の構成を示す図である。
【図２】本発明の一実施形態におけるクロック発生器の
構成の一例を示す図である。
構成の一例を示す図である。
【図３】本発明の一実施形態におけるクロック発生器で
出力される２相クロックのタイミングチャートである。
出力される２相クロックのタイミングチャートである。
【図４】本発明の一実施形態におけるスキャンパス用フ
リップフロップの構成を示す図である。
リップフロップの構成を示す図である。
【図５】図４のマスター回路及びスレーブ回路のタイミ
ングチャートである。
ングチャートである。
【図６】従来のスキャンパス方式のテスト回路を記述し
た回路図である。
た回路図である。
１、２、５、６ フリップロップ ４ クロック発生回路 ３、７ セレクタ回路
Claims (3)
- 【請求項１】マスター・スレーブ方式のスキャンパス用
のフリップフロップ回路と、 スキャンパステスト用のクロックを発生するクロックパ
タン発生回路と、 通常動作モード用のクロックと前記スキャンパステスト
用のクロックとをテストモード信号にて切り替えるセレ
クタ回路と、を備え、 前記各フリップフロップ回路は、スキャンパステスト時
に、前記スキャンパステスト用のクロックで動作し、 通常動作モード時において、前記スキャンパス用のフリ
ップフロップ回路と異なるクロックで非同期的に動作す
るマスター・スレーブ方式のフリップフロップ回路に対
して、その前段に前記スキャンパステスト用クロックと
の切替を行うためのセレクタ回路を備え、該セレクタ回
路をスキャンパステスト時に前記スキャンパステスト用
のクロックに切替え、スキャンパスを形成し、故障検出
テストを行うことを特徴とする大規模集積回路のテスト
方式。 - 【請求項２】前記クロック発生回路が、立ち上がりエッ
ジが互いに異なる２相クロックを発生することを特徴と
する請求項１記載の大規模集積回路のテスト方式。 - 【請求項３】マスター・スレーブ方式の複数のスキャン
パス用のフリップフロップと、スキャンパス用フリップ
フロップ専用の２相クロックを発生するクロック発生回
路を備え、 通常動作モード時に前記スキャンパス用のフリップフロ
ップを駆動するクロックと異なるタイミングクロックで
作動するマスター・スレーブ方式のフリップフロップに
対して、スキャンパステストモード時に、スキャンパス
クロックを供給するようにクロック信号の切替えを行う
手段を備え、スキャンパステストモード時に、通常動作
モード時に前記異なるタイミングクロックで作動するフ
リップフロップをスキャンパスを構成するシフトレジス
タに挿入して、故障検出テストを行うことを特徴とする
大規模集積回路のテスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025774A JPH09197015A (ja) | 1996-01-19 | 1996-01-19 | 大規模回路テスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8025774A JPH09197015A (ja) | 1996-01-19 | 1996-01-19 | 大規模回路テスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09197015A true JPH09197015A (ja) | 1997-07-31 |
Family
ID=12175205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8025774A Pending JPH09197015A (ja) | 1996-01-19 | 1996-01-19 | 大規模回路テスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09197015A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990029918A (ko) * | 1997-09-18 | 1999-04-26 | 디어터 크리스트, 베르너 뵈켈 | 전자 회로의 테스트 방법 |
-
1996
- 1996-01-19 JP JP8025774A patent/JPH09197015A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990029918A (ko) * | 1997-09-18 | 1999-04-26 | 디어터 크리스트, 베르너 뵈켈 | 전자 회로의 테스트 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598120A (en) | Dual latch clocked LSSD and method | |
| US8065549B2 (en) | Scan-based integrated circuit having clock frequency divider | |
| US5459736A (en) | Scan path circuit for testing multi-phase clocks from sequential circuits | |
| CN101593221B (zh) | 一种防止异域时钟动态切换毛刺的方法和电路 | |
| US5748645A (en) | Clock scan design from sizzle global clock and method therefor | |
| EP1116087B1 (en) | Synchronous polyphase clock distribution system | |
| JP2846428B2 (ja) | 論理比較回路 | |
| US6304125B1 (en) | Method for generating and distribution of polyphase clock signals | |
| JPH09197015A (ja) | 大規模回路テスト方式 | |
| JP2953435B2 (ja) | 遅延テスト方法および該遅延テスト方法に使用するフリップフロップ | |
| JP2737903B2 (ja) | クロック切替方式 | |
| US8090929B2 (en) | Generating clock signals for coupled ASIC chips in processor interface with X and Y logic operable in functional and scanning modes | |
| JPH08201481A (ja) | 半導体集積回路 | |
| KR100460763B1 (ko) | 클럭스위칭회로 | |
| JPS62260418A (ja) | フリツプフロツプ回路 | |
| JP2000321331A (ja) | スキャンテスト回路及びこれを用いた半導体集積回路 | |
| JP2856169B2 (ja) | スキャンパス回路 | |
| JPH05341016A (ja) | 半導体集積回路装置およびテスト方法 | |
| JP4339145B2 (ja) | 同期化回路 | |
| JP2003057307A (ja) | スキャンフリップフロップ回路およびスキャン設計方法 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| JP3147057B2 (ja) | 半導体集積回路およびその使用方法 | |
| TW202300939A (zh) | 半導體裝置與測試脈衝訊號產生方法 | |
| JPH09320290A (ja) | シフトレジスタ | |
| JPH03144382A (ja) | スキャンテスト方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990601 |