CN101593221B - 一种防止异域时钟动态切换毛刺的方法和电路 - Google Patents
一种防止异域时钟动态切换毛刺的方法和电路 Download PDFInfo
- Publication number
- CN101593221B CN101593221B CN2008101131194A CN200810113119A CN101593221B CN 101593221 B CN101593221 B CN 101593221B CN 2008101131194 A CN2008101131194 A CN 2008101131194A CN 200810113119 A CN200810113119 A CN 200810113119A CN 101593221 B CN101593221 B CN 101593221B
- Authority
- CN
- China
- Prior art keywords
- clock
- clk1
- switchen
- clk2
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明提出一种防止时钟在两个不同时钟域间动态切换出现毛刺的方法和电路，用于异步信号处理及低功耗管理设计时需要将一个模块的时钟在两个异域时钟间动态切换的电路中。本发明首先对切换使能做了跨时钟域处理，消除异域信号之间相互采样引起的亚稳态问题，并且在切换点将时钟保持住一段时间，待切换使能经同步操作稳定后再进行切换，有效消除时钟切换过程中可能出现的竞争，从而达到防止异步时钟动态切换时出现毛刺的目的，提高电路的稳定性与可靠性。
Description
技术领域
本发明主要应用于低功耗管理设计时，同一模块的时钟需要在两个不同域的时钟间动态切换的电路中，可用于集成电路卡芯片、便携式消费类电子中用到的控制芯片等各种有低功耗要求的集成电路设计中，也可用于其他需要进行异域时钟动态切换的电路中。
背景技术
在电子产品中，集成电路芯片是重要的组成部分，芯片的功耗很大程度上决定了整个产品的功耗。所以，在芯片设计中，低功耗设计已经成为一个专门的研究领域。
SoC中CMOS电路功耗有两类：一是静态功耗，主要是由静电流、漏电流等因素造成；二是动态功耗，主要是由电路中信号变换时造成瞬态开路电流(crowbar current)和负载电流(load current)等因素造成，它是SOC芯片中功耗主要来源。时钟频率是影响动态功耗重要因素，它工作频率越高，功耗也就越大。但在很多时候，所有模块并不是工作在同一时钟频率，或者同一个模块在不同时段可以工作在不同时钟频率，可用动态配置SOC***时钟来实现。动态地配置SOC***时钟频率是以不牺牲***性能为前提，动态地管理***工作频率来降低SOC功耗。
动态地配置整个***的时钟频率，虽然可以很方便地控制好整个SoC芯片的功耗，但同时也带来了一些负面影响。功耗管理单元中的多路选择器和门控时钟电路是最有可能产生毛刺的，而毛刺对同步数字***是致命的。它会导致同步的失败、数据的丢失、寄存器进入亚稳态，更为严重的是，使整个同步***的功能失败。毛刺的产生是因为那些输入信号的时序匹配出现了问题，没有按照既定的顺序出现，或者说那些信号转换的时机不合适。因此在RTL设计时要保证做到时序的匹配，以降低毛刺产生的可能性。
发明内容
本发明提出了一种防止异域时钟动态切换毛刺的方法，有效消除时钟切换过程中可能出现的竞争，从而达到防止异步时钟动态切换时出现毛刺的目的，提高电路的稳定性与可靠性。
在同一时刻，如果一个组合逻辑门的输入信号有两个或两个以上同时发生状态改变，由于这些输入信号是经过不同的路径产生的，使得它们状态改变的时刻有细小的时间先后差别，这种差别可能导致输出结果信号上一些短暂的中间状态，形成毛刺。这些毛刺可能会产生一些不期望的结果，并经电路向后传播，引起整个电路功能上的错误。本发明通过设计时钟切换使能信号的时序，消除时钟切换使能信号与切换时钟之间的竞争，避免在同一时刻发生两个方向上的翻转，不管输入信号上的翻转哪一个先发生，也不会导致切换后的时钟上出现毛刺。
如图1所示，一般的异域时钟动态切换电路，是在两路时钟Clk1和Clk2间设计一个两路选通器。当切换条件满足时，如SwitchEn为“0”，则输出时钟Clk切换到Clk1；如SwitchEn为“1”，则输出时钟Clk切换到Clk2。由于切换点和切换使能信号SwitchEn在时钟的同一个沿变化，而作为时钟切换源的Clk1和Clk2又是异域时钟，两者的相位不固定，所以很容易存在竞争，此竞争进而可能产生毛刺或时钟周期不全。图2是图1所示电路的时序波形图，切换使能信号SwitchEn在Clk1的上升沿触发为“1”，输出时钟由Clk1切换到Clk2；在Clk2的上升沿触发为“0”，输出时钟由Clk2切换回Clk1。但由于传输延迟，SwitchEn的上升沿有可能比Clk1的上升沿后发生，这就会导致图2中所示的输出时钟Clk上的“毛刺”；同理，SwitchEn的下降沿有可能比Clk2的上升沿后发生，这就会导致图2中所示的输出时钟Clk上的“周期不全”。
本发明通过消除切换时钟与切换使能信号之间的竞争，从而消除切换后时钟上的毛刺及周期不全。首先切换点和切换使能应避免在同一个时钟沿变化，如果切换使能信号在时钟的上升沿变化，那么切换点就应该在时钟的下降沿，反之亦然。本发明设计的电路首先对时钟切换使能做了跨时钟域同步处理，既消除了异域时钟信号采样造成的亚稳态，同时又改变了切换点所处的时钟沿，用与时钟切换使能变化沿不同的时钟边沿进行时钟切换使能的同步处理，如时钟切换使能在上升沿变化，则用时钟的下降沿对其进行同步处理；如时钟切换使能在下降沿变化，则用时钟的上升沿对其进行同步处理，并且在时钟切换点，先让输出时钟保持为固定电平，待时钟切换使能同步处理结束后再进行切换，这样有效消除了组合逻辑电路中的竞争，输出的时钟Clk上也就不再会出现毛刺及周期不全，从而提高电路工作的稳定性与可靠性。
本发明公开的一种防止异域时钟动态切换毛刺的电路，包括D触发器(1)、D触发器(2)、D触发器(3)、与或逻辑(4)、或非门(5)、两级两路选择器(6)，其中D触发器(1)在当前时钟的正沿对Input信号进行锁存，产生时钟切换使能信号SwitchEn；D触发器(2)利用两个时钟负沿触发对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk2，同时D触发器(3)利用两个时钟负沿触发对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk1；与或逻辑(4)将SwitchEn、SE_d2_Clk2和SE_d2_Clk1产生令输出时钟保持为高电平的使能信号Hold_En；或非门(5)将SwitchEn和SE_d2_Clk1的输入产生Clk1的选通信号Clk1_En；将高电平“1”和Clk2输入到两级两路选择器(6)的第一级选择器，选通控制端为Hold_En，将Clk1和第一级选择器的输出作为第二级选择器的输入，选通控制端为Clk1_En，经过两路选通，最终输出切换后的无毛刺时钟Clk。
实际上，在对切换使能做同步处理期间，可以让输出时钟Clk保持在高电平，也可以让其保持在低电平，关键看时钟切换使能信号SwitchEn在哪个时钟沿被触发。如SwitchEn在上升沿被触发，则用另一个时钟的下降沿对其进行同步，那么输出时钟Clk在此期间就保持在高电平；如SwitchEn在下降沿被触发，则用另一个时钟的上升沿对其进行同步，那么输出时钟Clk在此期间就保持在低电平。上述一种防止异域时钟动态切换毛刺的电路实现了在时钟切换使能同步处理期间让输出时钟保持在高电平，对该电路稍加变形，可以实现在时钟切换使能同步处理期间让输出时钟保持在低电平。
附图说明
图1一般的异域时钟动态切换电路
图2一般异域时钟动态切换电路的波形
图3防止异域时钟动态切换毛刺的电路
图4防止异域时钟动态切换毛刺电路的波形
图5切换使能同步处理期间输出时钟保持为低电平的电路
具体实施方式
图3是本发明的具体实施结构图，下面结合附图具体介绍本发明的具体实施方式。
本发明主要是为了产生一个不会产生毛刺的时钟切换使能信号，采取的步骤如下：
1)在当前时钟Clk正沿，利用D触发器(1)对Input信号进行锁存，产生时钟切换使能信号SwitchEn，用来表示切换的方向，如当前时钟为Clk1，且SwitchEn为1，则时钟由Clk1切换到Clk2；如当前时钟为Clk2，且SwitchEn为0，则时钟由Clk2切换到Clk1；
2)在Clk2时钟负沿，利用两个时钟负沿触发的D触发器(2)对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk2；
3)在Clk1时钟负沿，利用两个时钟负沿触发的D触发器(3)对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk1；
4)将SwitchEn、SE_d2_Clk2和SE_d2_Clk1送入与或逻辑(4)产生令输出时钟保持为高电平的使能信号Hold_En；
5)将SwitchEn和SE_d2_Clk1输入给一个或非门(5)产生Clk1的选通信号Clk1_En；
6)Hold_En和Clk1_En输入到两级两路选择器(6)，其中第一级选择器的两路输入分别为高电平“1”和Clk2，选通控制端为Hold_En，第二级选择器的两路输入分别为Clk1和第一级选择器的输出，选通控制端为Clk1_En，经过两路选通，最终输出切换后的无毛刺时钟Clk。
时钟切换使能信号SwitchEn在时钟的上升沿被触发，在Clk1时钟域的上升沿被触发为高电平，输出时钟Clk由Clk1切换到Clk2，继而在Clk2时钟域的上升沿被触发为低电平，输出时钟Clk又由Clk2切换回Clk1。电路中设计了两组两级D触发器(2)和(3)。其中(2)由Clk2的下降沿触发，对SwitchEn进行两级采样，产生信号SE_d2_Clk2；(3)由Clk1的下降沿触发，对SwitchEn进行两级采样，产生信号SE_d2_Clk1。SE_d2_Clk2、SE_d2_Clk1以及SwitchEn经过组合逻辑(4)产生令输出时钟保持为高电平的使能信号Hold_En，SE_d2_Clk1和SwitchEn通过一个或非门(5)产生Clk1的选通信号Clk1_En。Hold_En和Clk1_En作为两级两路选择器(6)的选通控制端，来控制输出时钟Clk为Clk1、Clk2或者固定电平“1”。参照图4的波形图可知：在SwitchEn为零且SE_d2_Clk1为零时，输出时钟为Clk1；在SwitchEn为1且SE_d2_Clk2为零或SwitchEn为零且SE_d2_Clk1为1时，输出时钟为固定高电平“1”(即图4中a-＞b以及c-＞d部分)，在SwitchEn为1且SE_d2_Clk2为1时，输出时钟为Clk2(如图4中b-＞c部分)。这样，输出时钟在当前时钟的上升沿开始切换，直到被切换时钟的下降沿才真正完成切换，在整个切换过程中不存在竞争，也就消除了切换过程中的毛刺。
前面介绍了在时钟切换使能同步处理期间让输出时钟保持在高电平的电路的具体实施方式。对图3中的电路稍加改变，将D触发器(1)由当前时钟的“正沿”触发改为“负沿”触发，两组D触发器(2)和(3)由“负沿”触发改为“正沿”触发，其他电路组件不变，则形成如图5所示的电路，可以实现在时钟切换使能同步处理期间让输出时钟保持在低电平。
本发明可以有效防止异域时钟动态切换过程中产生的毛刺，提高电路的稳定性与可靠性。
Claims (3)
1.一种防止异域时钟动态切换时出现毛刺的方法，其特征在于用与时钟切换使能变化沿不同的时钟边沿进行时钟切换使能的同步处理，并且在时钟切换点让输出时钟保持为固定电平，待时钟切换使能同步处理结束后再进行切换，有效防止时钟在两个时钟域动态切换过程中出现毛刺，具体包含以下步骤：
1)在当前时钟Clk正沿，利用D触发器1对Input信号进行锁存，产生时钟切换使能信号SwitchEn，用来表示切换的方向，如当前时钟为Clk1，且SwitchEn为1，则时钟由Clk1切换到Clk2；如当前时钟为Clk2，且SwitchEn为0，则时钟由Clk2切换到Clk1；
2)在Clk2时钟负沿，利用两个时钟负沿触发的D触发器2对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk2；
3)在Clk1时钟负沿，利用两个时钟负沿触发的D触发器3对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk1；
4)将SwitchEn、SE_d2_Clk2和SE_d2_Clk1送入与或组合逻辑(4)产生令输出时钟保持为高电平的使能信号Hold_En；
5)将SwitchEn和SE_d2_Clk1输入给一个或非门(5)产生Clk1的选通信号Clk1_En；
6)Hold_En和Clk1_En输入到两级两路选择器(6)，其中第一级选择器的两路输入分别为高电平“1”和Clk2，选通控制端为Hold_En，第二级选择器的两路输入分别为Clk1和第一级选择器的输出，选通控制端为Clk1_En，经过两路选通，最终输出切换后的无毛刺时钟Clk。
2.一种防止异域时钟动态切换时出现毛刺的电路，包括D触发器1、D触发器2、D触发器3、与或逻辑组合(4)、或非门(5)、两级两路选择器(6)，其特征在于D触发器1在当前时钟的正沿对Input信号进行锁存，产生时钟切换使能信号SwitchEn，D触发器2利用两个时钟负沿触发器对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk2，同时D触发器3利用两个时钟负沿触发器对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk1，与或组合逻辑(4)利用SwitchEn、SE_d2_Clk2和SE_d2_Clk1产生令输出时钟保持为高电平的使能信号Hold_En，或非门(5)利用SwitchEn和SE_d2_Clk1产生Clk1的选通信号Clk1_En，将高电平“1”和Clk2输入到两级两路选择器(6)的第一级选择器，选通控制端为Hold_En，将Clk1和第一级选择器的输出输入到第二级选择器，选通控制端为Clk1_En，经过两路选通，最终输出切换后的无毛刺时钟Clk。
3.如权利要求2所述的一种防止异域时钟动态切换时出现毛刺的电路，实现了在时钟切换使能同步处理期间让输出时钟保持在高电平，其特征在于对该电路稍加变形，将D触发器1由当前时钟的“正沿”触发改为“负沿”触发，两组D触发器2和3由“负沿”触发改为“正沿”触发，其他电路组件不变，则可以实现在时钟切换使能同步处理期间让输出时钟保持在低电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101131194A CN101593221B (zh) | 2008-05-28 | 2008-05-28 | 一种防止异域时钟动态切换毛刺的方法和电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101131194A CN101593221B (zh) | 2008-05-28 | 2008-05-28 | 一种防止异域时钟动态切换毛刺的方法和电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101593221A CN101593221A (zh) | 2009-12-02 |
| CN101593221B true CN101593221B (zh) | 2010-10-27 |
Family
ID=41407874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101131194A Expired - Fee Related CN101593221B (zh) | 2008-05-28 | 2008-05-28 | 一种防止异域时钟动态切换毛刺的方法和电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101593221B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415981B2 (en) * | 2011-08-15 | 2013-04-09 | Mediatek Singapore Pte. Ltd. | Integrated circuit device, synchronisation module, electronic device and method therefor |
| CN102789262A (zh) * | 2012-07-19 | 2012-11-21 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种跨时钟域异步信号同步电路 |
| CN105282070A (zh) * | 2015-11-03 | 2016-01-27 | 浪潮集团有限公司 | 一种应用于通信协议接收端的可靠性设计方法 |
| CN105743464B (zh) * | 2016-01-21 | 2018-09-07 | 深圳市紫光同创电子有限公司 | 时钟转换方法、装置、电路及集成电路 |
| CN109815619B (zh) * | 2019-02-18 | 2021-02-09 | 清华大学 | 一种将同步电路转化为异步电路的方法 |
| CN110289840B (zh) * | 2019-06-27 | 2023-04-11 | 百度在线网络技术（北京）有限公司 | 时钟切换电路以及用于时钟切换电路的时钟切换方法 |
| CN115514363B (zh) * | 2022-11-09 | 2023-01-20 | 南方电网数字电网研究院有限公司 | 低功耗模数转换电路 |
| CN116647215B (zh) * | 2023-05-18 | 2024-01-26 | 成都电科星拓科技有限公司 | 一种差分时钟驱动电路开关过程中的毛刺消除方法及电路 |
-
2008
- 2008-05-28 CN CN2008101131194A patent/CN101593221B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101593221A (zh) | 2009-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101593221B (zh) | 一种防止异域时钟动态切换毛刺的方法和电路 | |
| CN101592975B (zh) | 一种时钟切换电路 | |
| CN103546125B (zh) | 一种多选一无毛刺时钟切换电路 | |
| US6107841A (en) | Synchronous clock switching circuit for multiple asynchronous clock source | |
| US6784699B2 (en) | Glitch free clock multiplexing circuit with asynchronous switch control and minimum switch over time | |
| JP4451355B2 (ja) | グリッチを誘発しないクロックスイッチング回路 | |
| CN103197728A (zh) | 不同时钟域无毛刺时钟切换电路的实现方法及电路 | |
| CN107665033B (zh) | 一种具有复位去毛刺功能的数字逻辑电路模块 | |
| CN109039307B (zh) | 双沿防抖电路结构 | |
| CN104779935A (zh) | 一种时钟无毛刺动态切换电路 | |
| CN114546083B (zh) | 一种复位同步器电路及其时钟门控方法 | |
| CN114866075A (zh) | 时脉门控同步电路及其时脉门控同步方法 | |
| CN103812472B (zh) | 抗单粒子瞬态效应的触发器 | |
| CN101299601B (zh) | 一种时钟切换电路 | |
| CN104579295A (zh) | 时钟动态切换电路及方法 | |
| CN103166605A (zh) | 一种多相非交叠时钟电路 | |
| CN102724033A (zh) | 实现主备时钟相位对齐的方法和主控单板 | |
| CN102790605B (zh) | 异步信号同步器 | |
| KR20080101495A (ko) | 클럭 스위칭 회로 | |
| JPH0795013A (ja) | エッジトリガ型フリップフロップ | |
| RU2362266C1 (ru) | Самосинхронный однократный d-триггер с высоким активным уровнем сигнала управления | |
| EP2928082B1 (en) | Clock enabling circuit | |
| CN100563104C (zh) | 门控时钟电路及相关方法 | |
| Nag et al. | An autonomous clock gating technique in finite state machines based on registers partitioning | |
| CN210157159U (zh) | 一种时钟频率切换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: 102209 Beijing, Beiqijia, the future of science and technology in the south area of China electronic network security and information technology industry base C building, Patentee after: Beijing CEC Huada Electronic Design Co., Ltd. Address before: 100015 Beijing city Chaoyang District Gaojiayuan No. 1 Patentee before: Beijing CEC Huada Electronic Design Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101027 Termination date: 20200528 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |