JPH09106341A - バッファメモリ管理方法及びその装置 - Google Patents

Abstract

(57)【要約】 【課題】バッファメモリの空き領域等を指標するポイン
タを保持するレジスタの容量を小さくし半導体集積回路
装置の小型化を図る。 【解決手段】 バッファメモリ管理装置１５は、ＭＰレ
ジスタ３２及びＳＰレジスタ３３を備えている。ＭＰレ
ジスタ３２はバッファメモリ２９に対して光ディスク２
５との間でリードモード時には格納のための先頭アドレ
スを指標するポインタを複数アドレス単位で更新する。
又、ＭＰレジスタ３２はライトモード時には読み出しの
ための先頭アドレスを指標するポインタを複数アドレス
単位で更新する。ＳＰレジスタ３３はバッファメモリ２
９に対してパソコン２８との間でリードモード時には読
み出しのための先頭アドレスを指標するポインタを複数
アドレス単位で更新する。又、ＳＰレジスタ３３はライ
トモード時には格納のための先頭アドレスを指標するポ
インタを複数アドレス単位で更新する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はバッファメモリ管理
方法及びその装置に関する。光ディスク装置等のディス
ク装置とパソコン等の外部装置との間においてリードデ
ータ及びライトデータの授受を行う場合、ディスク装置
にある記録媒体に対する読み出し及び書き込み速度と外
部装置とディスク装置との間の転送速度が相違する。そ
のため、ディスク装置にはその相違を緩衝するためにバ
ッファメモリが設けられている。そして、このバッファ
メモリを管理制御するために管理装置が設けられてい
る。この管理装置においても回路規模を小さくするこ
と、及び、処理速度の高速化が望まれている。

【０００２】

【従来の技術】ディスク装置としての光ディスク装置
は、一般にパソコン等の外部装置と接続して使用され
る。ディスク装置には、４メガバイト、８メガバイト等
の大容量のバッファメモリを備えている。バッファメモ
リは、記録媒体としての光ディスクから読み出したパソ
コンに出力するためのデータが一旦格納される。その格
納されたデータは、バッファメモリから読み出されパソ
コンに転送される。又、バッファメモリは、パソコンか
ら転送された光ディスクに記録するためのデータが一旦
格納される。その格納されたデータは、バッファメモリ
から読み出され光ディスクに記録される。

【０００３】つまり、光ディスク装置において、データ
を光ディスクから読み出す読出速度は遅く、読み出した
データをパソコンに転送する転送速度は速い。又、パソ
コンから光ディスク装置にデータを転送する転送速度は
速く、光ディスクにデータを書き込む書込速度は遅い。
従って、この処理速度の相違は、処理速度の速いパソコ
ンの処理動作を制限する。

【０００４】そこで、パソコンは直接に光ディスクとの
間でのデータのやり取りをせずにバッファメモリを介し
てデータのやり取りを行うようにしている。図６は、バ
ッファメモリの動作を説明するための説明図である。バ
ッファメモリは、ＤＲＡＭよりなる。そして、バッファ
メモリは、例えばアドレス１００００ｈ〜８００００ｈ
（尚、ｈはアドレスを１６進法で表すことを意味してい
る。又、１アドレスに１バイトのデータが記録され
る。）までの記憶領域をパソコンと光ディスクとの間で
行われる読み出しデータ及び書込データを格納する格納
領域Ｚとして割り当て、この格納領域Ｚをリングバッフ
ァメモリとして使用している。

【０００５】又、格納領域Ｚにおいて、アドレス１００
００ｈをスタートアドレスＳＲＢとし、アドレス８００
００ｈをエンドアドレスＥＲＢとする。さらに、格納領
域Ｚにおいて、既に光ディスクから読み出されたデータ
が格納されている領域を満領域Ｚ１とし、データが格納
されていない領域を空き領域Ｚ２としている。

【０００６】そして、格納領域Ｚの満領域Ｚ１及び空き
領域Ｚ２の判定は光ディスクとバッファメモリとの間で
行われるデータの授受のために設けられたメディアポイ
ンタＭＰの内容と、パソコンとバッファメモリとの間で
行われるデータの授受のために設けられたＳＣＳＩポイ
ンタＳＰの内容に基づいて行われる。

【０００７】メディアポインタＭＰは、光ディスクから
読み出したデータを格納しパソコンに転送する場合（以
下、リードモードという）、光ディスクのデータを格納
するための先頭アドレスを指標する。又、メディアポイ
ンタＭＰは、パソコンから光ディスクにデータを記録す
る場合（以下、ライトモードという）、最初に読み出す
べきデータが記憶されているバッファメモリの先頭アド
レスを指標する。

【０００８】ＳＣＳＩポインタＳＰは、リードモードの
場合、最初に読み出すべきデータが記憶されているバッ
ファメモリの先頭アドレスを指標する。又、ＳＣＳＩポ
インタＳＰは、ライトモードの場合、パソコンからのデ
ータを格納するためのバッファメモリの先頭アドレスを
指標する。

【０００９】つまり、リードモードの場合には、光ディ
スクからのデータが順次格納されると格納された空き領
域Ｚ２は満領域Ｚ１となる。格納されたデータがバッフ
ァメモリからパソコンへ読み出されると読み出された満
領域Ｚ１は空き領域Ｚ２となる。この時、メディアポイ
ンタＭＰ及びＳＣＳＩポインタＳＰも更新されて行き、
リードモードの場合には、メディアポインタＭＰがＳＣ
ＳＩポインタＳＰより先行して行く。そして、例えば先
行していくメディアポインタＭＰがＳＣＳＩポインタＳ
Ｐに到達すると、即ち両ポインタＭＰ，ＳＰの内容が同
じになると、空き領域Ｚ２が無いとしてパソコンへの転
送は可能であるが空き領域Ｚ２ができるまで光ディスク
からデータの格納は不能と判定する。

【００１０】反対に、ライトモードの場合には、パソコ
ンからのデータが順次格納されると格納された空き領域
Ｚ２は満領域Ｚ１となる。格納されたデータがバッファ
メモリから光ディスクへ読み出されると読み出された満
領域Ｚ１は空き領域Ｚ２となる。この時、メディアポイ
ンタＭＰ及びＳＣＳＩポインタＳＰも更新されて行き、
ライトモードの場合には、図７に示すように、ＳＣＳＩ
ポインタＳＰがメディアポインタＭＰより先行して行
く。そして、例えば先行していくＳＣＳＩポインタＳＰ
がメディアポインタＭＰに到達すると、即ち両ポインタ
ＭＰ，ＳＰの内容が同じになると、空き領域Ｚ２が無い
として光ディスクへの転送は可能であるが空き領域Ｚ２
ができるまでパソコンからデータの格納は不能と判定す
る。

【００１１】つまり、メディアポインタＭＰの内容とＳ
ＣＳＩポインタＳＰの内容の大小をリードモードとライ
トモード毎に比較することによって格納領域Ｚの状態を
判定する。尚、バッファメモリは、格納が進み満領域Ｚ
１がエンドアドレスＥＲＢまで到達すると、空き領域Ｚ
２となっているスタートアドレスＳＲＢからデータの格
納を行うようになっていて、両ポインタＭＰ，ＳＰも同
様にその内容を更新する。

【００１２】

【発明が解決しようとする課題】上記した両ポインタＳ
Ｐ，ＭＰに基づいてバッファメモリの格納及び読み出し
の処理は、バッファメモリを管理する管理装置が行う。
両ポインタＳＰ，ＭＰはこの管理装置に内蔵されてい
る。そして、管理装置は両ポインタＳＰ，ＭＰの内容、
即ちアドレスの大小を比較判定して空き領域Ｚ２の有無
を判定している。この比較判定の際、両ポインタＳＰ，
ＭＰは少なくとも格納領域Ｚにおける全てのアドレスを
指標することができる容量が必要となる。

【００１３】ところで、例えば、８メガバイトの容量で
あって１アドレス１バイトのデータを記録するバッファ
メモリである場合には、両ポインタＳＰ，ＭＰは、全ア
ドレスを指標することができるためにはそれぞれ３バイ
トの容量を持つレジスタを確保する必要がある。従っ
て、両ポインタＳＰ，ＭＰを保持するレジスタは大容量
となり、１チップで構成された管理装置は大型化すると
いう問題があった。しかも、３バイトのアドレスを比較
処理するためには、比較回路の大型化及び比較プログラ
ム量も膨大になるという問題があった。

【００１４】本発明は上記問題点を解決するためになさ
れたものであって、バッファメモリの空き領域等を指標
するポインタを保持する容量を小さくでき半導体集積回
路装置の小型化を図ることができるバッファメモリ管理
装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明の原理は、記録媒体から読み出し外部装置
に転送されるリードモード時のデータ、及び、外部装置
から出力され記録媒体に書き込まれるライトモード時の
データを一時格納するバッファメモリに対して前記記録
媒体との間でリードモード時には格納のための先頭アド
レスを、又、ライトモード時には読み出しのための先頭
アドレスを指標する第１ポインタと、同じくバッファメ
モリに対して前記外部装置との間でリードモード時には
読み出しのための先頭アドレスを、又、ライトモード時
には格納のための先頭アドレスを指標する第２ポインタ
とを設け、前記第１及び第２ポインタの内容を比較して
バッファメモリにおける満領域及び空き領域の有無を判
定するバッファメモリ管理方法において、前記第１及び
第２ポインタにて指標されるアドレスを複数アドレス単
位で更新させるようにした。

【００１６】（作用）従って、本発明によれば、第１ポ
インタは、バッファメモリに対して記録媒体との間でリ
ードモード時には格納のための先頭アドレスを複数アド
レス単位で更新する。又、第１ポインタは、ライトモー
ド時には同様に読み出しのための先頭アドレスを複数ア
ドレス単位で更新する。

【００１７】第２ポインタは、バッファメモリに対して
外部装置との間でリードモード時には読み出しのための
先頭アドレスを複数アドレス単位で更新する。又、第２
ポインタは、ライトモード時には同様に格納のための先
頭アドレスを複数アドレス単位で更新する。

【００１８】従って、第１ポインタ及び第２ポインタを
保持するレジスタは、バッファメモリの全アドレスを指
標するだけのビット容量を必要としない。即ち、第１ポ
インタ及び第２ポインタを保持するレジスタは、更新す
る複数アドレス単位内に属するアドレスを指標する分だ
けの記憶容量を省略することができる。

【００１９】

【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１に従って説明する。図１は、光ディスク装
置内のデータ処理システムの概要を示すブロック回路図
である。光ディスク装置１０は、半導体チップ上に形成
されたデータ処理装置１１を備えている。データ処理装
置１１は、ＭＰＵインタフェース１２、判定回路部を構
成する内部プロセッサ１３、プログラムＲＯＭ１４、バ
ッファメモリ管理装置１５、ドライブインタフェース１
６、ＳＣＳＩインタフェース１７、及び、メモリコント
ローラ１８とから構成されている。

【００２０】ＭＰＵインタフェース１２は、内部バスを
介して内部プロセッサ１３、及び、バッファメモリ管理
装置１５に接続されている。又、ＭＰＵインタフェース
１２は、外部端子を介してＭＰＵ２０に接続されてい
る。ＭＰＵ２０は、データバスを介してプログラムＲＯ
Ｍ２１に接続されている。ＭＰＵ２０は、プログラムＲ
ＯＭ２１に記憶されたプログラムに従って動作し、サー
ボ回路２２を介してスピンドルモータ２３を駆動制御す
るとともに、ドライブヘッド２４を駆動制御する。従っ
て、記録媒体としての光ディスク２５は、スピンドルモ
ータ２３にて回転する。ドライブヘッド２４は、サーボ
回路２２にて目的のトラックの目的のセクタにシークさ
れる。ドライブヘッド２４は、ライトアンプ２６及びリ
ードアンプ２７と接続されている。ドライブヘッド２４
は、ライトアンプ２６を介してドライブインタフェース
１６からのデータ（ライトデータ）を光ディスク２５に
記録する。又、ドライブヘッド２４は、光ディスク２５
に記録されたデータを読み出し、その読み出したデータ
（リードデータ）をリードアンプ２７を介してドライブ
インタフェース１６に出力する。

【００２１】内部プロセッサ１３は、プログラムＲＯＭ
１４に記憶されたプログラムに従って動作し、バッファ
メモリ管理装置１５を制御する。バッファメモリ管理装
置１５は、ドライブインタフェース１６、ＳＣＳＩイン
タフェース１７、及び、メモリコントローラ１８と接続
されている。ＳＣＳＩインタフェース１７は、外部装置
としてのパソコン２８のＳＣＳＩインタフェース２８ａ
と接続されていて、パソコン２８と光ディスク装置１０
との間をＳＣＳＩ規格に基づくデータの授受を行うよう
になっている。メモリコントローラ１８は、バッファメ
モリ２９と接続されている。

【００２２】バッファメモリ２９は、本実施の形態では
記憶容量が８メガバイトのＤＲＡＭであって、パソコン
２８からの光ディスク２５に書き込むためのデータ、及
び、光ディスク２５から読み出されパソコン２８に出力
されるデータが一時格納される。バッファメモリ２９
は、本実施の形態ではアドレス１００００ｈ〜８０００
０ｈ（尚、ｈはアドレスを１６進法で表すことを意味し
ている。そして、１アドレスに１バイトのデータが記録
される。）までの領域をパソコン２８と光ディスク２５
との間で行われる読み出しデータ及び書込データを格納
する格納領域Ｚとして割り当て、この領域Ｚをリングバ
ッファメモリとして使用している。そして、格納領域Ｚ
において、アドレス１００００ｈをスタートアドレスＳ
ＲＢとし、アドレス８００００ｈをエンドアドレスＥＲ
Ｂとする。又、領域Ｚにおいて、既にデータが格納され
ている部分を満領域Ｚ１とし、データが格納されていな
い部分を空き領域Ｚ２とする。

【００２３】バッファメモリ管理装置１５は、ＳＣＳＩ
インタフェース１７を介してパソコン２８からの光ディ
スク２５に書き込むためのデータを入力しメモリコント
ローラ１８を介してバッファメモリ２９に格納する。管
理装置１５は、光ディスク２５から読み出されバッファ
メモリ２９に格納されたデータをメモリコントローラ１
８を介して読み出しＳＣＳＩインタフェース１７を介し
てパソコン２８に出力する。

【００２４】又、バッファメモリ管理装置１５は、ドラ
イブインタフェース１６を介してドライブヘッド２４か
らの光ディスク２５が読み出したデータを入力しメモリ
コントローラ１８を介してバッファメモリ２９に格納す
る。管理装置１５は、パソコン２８から出力されバッフ
ァメモリ２９に格納されたデータをメモリコントローラ
１８を介して読み出しドライブインタフェース１６を介
してドライブヘッド２４に出力する。尚、光ディスク２
５から読み出されるデータ及びパソコン２８から転送さ
れバッファメモリ２９に格納されるデータは、１セクタ
分のユーザデータであって、２００ｈアドレス分のデー
タ長を単位として格納される。従って、バッファメモリ
２９から読み出され転送されるデータ長も２００ｈアド
レス分のデータを単位として読み出され転送される。

【００２５】バッファメモリ管理装置１５は、判定回路
部３１、記録媒体用レジスタとしてのＭＰレジスタ３
２、外部装置用レジスタとしてのＳＰレジスタ３３、Ｍ
フラグ３４、Ｓフラグ３５、第１レジスタ３６、及び、
第２レジスタ３７を備えている。判定回路部３１は、Ｍ
Ｐレジスタ３２、ＳＰレジスタ３３、Ｍフラグ３４、及
び、Ｓフラグ３５の内容に基づいてバッファメモリ２９
のアドレス１００００ｈ〜８００００ｈまでの格納領域
Ｚに空き領域Ｚ２があるかどうかの判定を行うようにな
っている。

【００２６】ＭＰレジスタ３２は、リードモードの場合
には格納領域Ｚにおいて最後に書き込まれたデータのア
ドレス、即ち格納のための先頭アドレスを指標する第１
ポインタとしてのメディアポインタとして使用される。
又、ＭＰレジスタ３２は、ライトモードの場合には格納
領域Ｚにおいて最初に書き込まれたデータのアドレス、
即ち読み出しのための先頭アドレスを指標する第１ポイ
ンタとしてのメディアポインタとして使用される。

【００２７】ＭＰレジスタ３２は、２バイトからなり、
３バイトで表されるバッファメモリ２９の各アドレスに
対して上位２バイトの内容ＡＭＰが管理装置１５にて記
憶される。つまり、ＭＰレジスタ３２は図２に示すよう
にアドレス１００００ｈ〜８００００ｈを２００ｈアド
レスを１つのブロック単位として２００ｈアドレスおき
に１００００ｈ，１０２００ｈ，１０４００ｈ，……
…，７ＦＣ００ｈ，７ＦＥ００ｈ，８００００ｈとなる
飛んだアドレスを指標することになる。従って、ＭＰレ
ジスタ３２は、各ブロックＢにおいてブロックＢ内にあ
る下位１バイトで指標されるアドレスを指標することが
できない。

【００２８】ＳＰレジスタ３３は、ライタモードの場合
には格納領域Ｚにおいて最後に書き込まれたデータのア
ドレス、即ち格納のための先頭アドレスを指標する第２
ポインタとしてのＳＣＳＩポインタとして使用される。
又、ＳＰレジスタ３３は、リードモードの場合には格納
領域Ｚにおいて最初に書き込まれたデータのアドレス、
即ち読み出しのための先頭アドレスを指標する第２ポイ
ンタとしてのＳＣＳＩポインタとして使用される。

【００２９】ＳＰレジスタ３３は、ＭＰレジスタ３３と
同様には２バイトからなり、３バイトで表されるバッフ
ァメモリ２９の各アドレスに対して上位２バイトの内容
ＡＳＰが管理装置１５にて記憶される。つまり、ＳＰレ
ジスタ３３はＭＰレジスタ３２と同様に図２に示すよう
にアドレス１００００ｈ〜８００００ｈを２００ｈアド
レスを１つのブロック単位として２００ｈアドレスおき
に１００００ｈ，１０２００ｈ，１０４００ｈ，……
…，７ＦＣ００ｈ，７ＦＥ００ｈ，８００００ｈとなる
飛んだアドレスを指標することになる。従って、ＳＰレ
ジスタ３３は、各ブロックＢにおいてブロックＢ内にあ
る下位１バイトで指標されるアドレスを指標することが
できない。

【００３０】そして、リードモード時には、ＭＰレジス
タ３２の内容ＡＭＰがＳＰレジスタの内容ＡＳＰより先
行して行くことになる。反対に、ライトモード時には、
ＳＰレジスタの内容ＡＳＰがＭＰレジスタ３２の内容Ａ
ＭＰより先行して行くことになる。

【００３１】Ｍフラグ３４は、１ビットよりなり、ＭＰ
レジスタ３２のアドレスが２００ｈアドレスの単位で更
新され該アドレスがエンドアドレスＥＲＢまで到達し、
スタートアドレスＳＲＢに切り換わる毎にその時の内容
が「１」時には「０」に、又、「０」時には「１」に管
理装置１５にて変更される。

【００３２】Ｓフラグ３５は、１ビットよりなり、ＳＰ
レジスタ３３のアドレスが２００ｈアドレスの単位で更
新され該アドレスがエンドアドレスＥＲＢまで到達し、
スタートアドレスＳＲＢに切り換わる毎にその時の内容
が「１」時には「０」に、又、「０」時には「１」に管
理装置１５にて変更される。

【００３３】第１レジスタ３６は、３バイトよりなる。
そして、管理装置１５は、ライトモード時においてパソ
コン２８からバッファメモリ２９にデータを転送すると
きの先頭アドレスを、リードモード時においてバッファ
メモリ２９からパソコン２８へデータを転送するときの
先頭アドレスを記憶する。第２レジスタ３７は、３バイ
トよりなる。そして、管理装置１５は、リードモード時
において光ディスク２５からバッファメモリ２９にデー
タを転送するときの先頭アドレスを、ライトモード時に
おいてバッファメモリ２９から光ディスク２５へデータ
を転送するときの先頭アドレスを第２レジスタ３７に記
憶する。

【００３４】判定回路部３１は、パソコン２８とバッフ
ァメモリ２９との間でのデータ転送についてＭＰレジス
タ３２、ＳＰレジスタ３３、Ｍフラグ３４、及び、Ｓフ
ラグ３５の内容に基づいて以下のような判定を行う。ま
た、内部プロセッサ１３は、光ディスク２５とバッファ
メモリ２９との間でのデータ転送についてＭＰレジスタ
３２、ＳＰレジスタ３３、Ｍフラグ３４、及び、Ｓフラ
グ３５の内容に基づいて以下のような判定を行う。

【００３５】Ｍフラグ３４の内容Ｎ１、Ｓフラグ３５の
内容Ｎ２、ＭＰレジスタ３２の内容ＡＭＰ、ＳＰレジス
タ３３の内容ＡＳＰとする。 ［ライトモード時のパソコン２８からバッファメモリ２
９への転送］ （１）Ｎ１＝Ｎ２時、ＡＳＰ＞ＡＭＰの場合には、図４
（ａ）に示すように、空き領域Ｚ２が存在するため、判
定回路部３１はデータの格納が可能で転送できると判定
する。

【００３６】ＡＳＰ＝ＡＭＰの場合には、図４（ｂ）に
示すように、領域Ｚは全て空き領域Ｚ２なるので、判定
回路部３１はデータの格納が可能で転送できると判定す
る。 （２）Ｎ１≠Ｎ２時、ＡＳＰ＝ＡＭＰの場合には、図４
（ｃ）に示すように、全て満領域Ｚ１であるため、判定
回路部３１はデータの格納が不可能で転送不能と判定す
る。

【００３７】ＡＳＰ＜ＡＭＰの場合には、図４（ｄ）に
示すように、空き領域Ｚ２が存在するため、判定回路部
３１はデータの格納が可能で転送できると判定する。そ
して、判定回路部３１が転送可能と判定すると、バッフ
ァメモリ管理装置１５は第１レジスタ３６に記録された
先頭アドレスに従ってパソコン２８からのデータをバッ
ファメモリ２９に格納する。

【００３８】［リードモード時のバッファメモリ２９か
らパソコン２８への転送］ （１）Ｎ１＝Ｎ２時、ＡＳＰ＝ＡＭＰの場合には、図５
（ａ）に示すように、領域Ｚは全て空き領域Ｚ２なるの
で、判定回路部３１は読み出すデータが無く転送不能と
判定する。

【００３９】ＡＳＰ＜ＡＭＰの場合には、図５（ｂ）に
示すように、満領域Ｚ１が存在するため、判定回路部３
１はデータを読み出すことができ転送できると判定す
る。 （２）Ｎ１≠Ｎ２時、ＡＳＰ＞ＡＭＰの場合には、図５
（ｃ）に示すように、満領域Ｚ１が存在するため、判定
回路部３１はデータを読み出すことができ転送できると
判定する。

【００４０】ＡＳＰ＝ＡＭＰの場合には、図５（ｄ）に
示すように、全て満領域Ｚ１であるため、判定回路部３
１はデータを読み出すことができ転送できると判定す
る。そして、判定回路部３１が転送可能と判定すると、
バッファメモリ管理装置１５は第１レジスタ３６に記録
された先頭アドレスに従ってバッファメモリ２９のデー
タを読み出しパソコン２８に転送する。

【００４１】［ライトモード時のバッファメモリ２９か
ら光ディスク２５への転送］ （１）Ｎ１＝Ｎ２時、ＡＳＰ＞ＡＭＰの場合には、図４
（ａ）に示すように、満領域Ｚ１が存在するため、内部
プロセッサ１３はデータを読み出すことができ転送でき
ると判定する。

【００４２】ＡＳＰ＝ＡＭＰの場合には、図４（ｂ）に
示すように、領域Ｚは全て空き領域Ｚ２なるので、内部
プロセッサ１３は読み出すデータが無く転送不能と判定
する。

【００４３】（２）Ｎ１≠Ｎ２時、ＡＳＰ＝ＡＭＰの場
合には、図４（ｃ）に示すように、全て満領域Ｚ１であ
るため、内部プロセッサ１３はデータを読み出すことが
でき転送できると判定する。

【００４４】ＡＳＰ＜ＡＭＰの場合には、図４（ｄ）に
示すように、満領域Ｚ１が存在するため、内部プロセッ
サ１３はデータを読み出すことができ転送できると判定
する。

【００４５】そして、内部プロセッサ１３が転送可能と
判定すると、バッファメモリ管理装置１５は第２レジス
タ３７に記録された先頭アドレスに従ってバッファメモ
リ２９のデータを読み出し、光ディスク２５に転送す
る。

【００４６】［リードモード時の光ディスク２５からバ
ッファメモリ２９への転送］ （１）Ｎ１＝Ｎ２時、ＡＳＰ＝ＡＭＰの場合には、図５
（ａ）に示すように、領域Ｚは全て空き領域Ｚ２なるの
で、内部プロセッサ１３はデータの格納が可能で転送で
きると判定する。

【００４７】ＡＳＰ＜ＡＭＰの場合には、図５（ｂ）に
示すように、空き領域Ｚ２が存在するため、内部プロセ
ッサ１３はデータの格納が可能で転送できると判定す
る。 （２）Ｎ１≠Ｎ２時、ＡＳＰ＞ＡＭＰの場合には、図５
（ｃ）に示すように、空き領域Ｚ２が存在するため、内
部プロセッサ１３はデータの格納が可能で転送できると
判定する。

【００４８】ＡＳＰ＝ＡＭＰの場合には、図５（ｄ）に
示すように、全て満領域Ｚ１であるため、内部プロセッ
サ１３はデータの格納が不可能で転送不能と判定する。
そして、内部プロセッサ１３が転送可能と判定すると、
バッファメモリ管理装置１５は第２レジスタ３７に記録
された先頭アドレスに従って光ディスク２５からのデー
タをバッファメモリ２９に格納する。

【００４９】次に上記のように構成した光ディスク装置
１０の作用について説明する。 〔リードモード〕パソコン２８から光ディスク装置１０
に対して光ディスク２５のデータを読み出すための信号
を出力する。ＭＰＵ２０は、この信号に基づいてリード
モードとなる。ＭＰＵ２０は、サーボ回路２２を介して
スピンドルモータ２３及びドライブヘッド２４を駆動制
御して光ディスク２５のデータの読み出しを行う。

【００５０】一方、ＭＰＵ２０は、データ処理装置１１
の内部プロセッサ１３に対してリードモードのための処
理動作を実行させる。内部プロセッサ１３は、バッファ
メモリ管理装置１５に対して光ディスク２５からバッフ
ァメモリ２９へのデータの格納及びバッファメモリ２９
からパソコン２８へのデータ転送が可能かどうかの判定
を行わせる。

【００５１】今、図５（ａ）に示す領域Ｚが全て空き領
域Ｚ２の場合には、Ｍフラグ３４及びＳフラグ３５がＮ
１＝Ｎ２であって、ＭＰレジスタ３２の内容ＡＭＰとＳ
Ｐレジスタ３３の内容ＡＳＰが等しくなる。内部プロセ
ッサ１３は、両フラグ３４，３５の内容Ｎ１，Ｎ２、及
び、両レジスタ３２，３３の内容ＡＭＰ，ＡＳＰに基づ
いてデータの格納が可能と判定する。一方、判定回路部
３１は、パソコン２８へのデータ転送は不能と判定す
る。

【００５２】この判定結果に基づいてバッファメモリ管
理装置１５は、メモリコントローラ１８を介して第２レ
ジスタ３７に記録されたアドレスから光ディスク２５か
ら読み出したデータを格納させていく。この時、ＳＰレ
ジスタ３３の内容ＡＳＰはパソコン２８へのデータ転送
は不能で読み出しを行わないので更新されない。又、第
１レジスタ３６の内容も更新されない。一方、第２レジ
スタ３７の内容、即ちアドレスは、データが格納される
ため更新され、次に格納されるアドレスに更新されてい
く。

【００５３】この時、ＭＰレジスタ３２の内容ＡＭＰ
は、次の２００ｈ先のアドレスに更新される。従って、
この時点で、ＡＭＰ＞ＡＳＰなり、満領域Ｚ１が存在す
ることになる。その結果、内部プロセッサ１３は、両レ
ジスタ３２，３３の内容ＡＭＰ，ＡＳＰに基づいて、デ
ータの格納が可能と判定する。一方、判定回路部３１
は、パソコン２８へのデータ転送は可能と判定する。

【００５４】従って、バッファメモリ管理装置１５は、
第２レジスタ３７の内容に従って順次光ディスク２５か
ら読み出されたデータを格納して行く。一方、バッファ
メモリ管理装置１５は、第１レジスタ３６の内容に従っ
てバッファメモリ２９に格納されたデータを読み出しパ
ソコン２８に転送する。

【００５５】そして、バッファメモリ２９へのデータの
格納及び読み出しとともに、前記したように両フラグ３
４，３５の内容Ｎ１，Ｎ２、及び、両レジスタ３２，３
３の内容ＡＭＰ，ＡＳＰは、更新されて行く。バッファ
メモリ管理装置１５は、判定回路部３１をその更新され
た内容に基づいてデータの格納及び読み出しの可能有無
を判定させながら光ディスク２５のデータをバッファメ
モリ２９を介してパソコン２８に転送する。

【００５６】〔ライトモード〕パソコン２８から光ディ
スク装置１０に対して当該パソコン２８のデータを光デ
ィスク２５に書き込むための信号を出力する。ＭＰＵ２
０は、この信号に基づいてライトモードとなる。ＭＰＵ
２０は、サーボ回路２２を介してスピンドルモータ２３
及びドライブヘッド２４を駆動制御して光ディスク２５
へのデータの書込を行う。

【００５７】一方、ＭＰＵ２０は、データ処理装置１１
の内部プロセッサ１３に対してライトモードのための処
理動作を実行させる。内部プロセッサ１３は、バッファ
メモリ管理装置１５に対してパソコン２８からバッファ
メモリ２９へのデータの格納を行わせるとともに、バッ
ファメモリ２９から光ディスク２５へのデータ転送が可
能かどうかの判定を行う。

【００５８】今、図４（ｂ）に示す領域Ｚが全て空き領
域Ｚ２の場合には、Ｍフラグ３４及びＳフラグ３５がＮ
１＝Ｎ２であって、ＭＰレジスタ３２の内容ＡＭＰとＳ
Ｐレジスタ３３の内容ＡＳＰが等しくなる。判定回路部
３１は、両フラグ３４，３５の内容Ｎ１，Ｎ２、及び、
両レジスタ３２，３３の内容ＡＭＰ，ＡＳＰに基づいて
データの格納が可能と判定する。一方、内部プロセッサ
１３は、光ディスク２５へのデータ転送は不能と判定す
る。

【００５９】この判定結果に基づいてバッファメモリ管
理装置１５は、メモリコントローラ１８を介して第１レ
ジスタ３６に記録されたアドレスからパソコン２８から
出力されたデータを格納させていく。この時、ＭＰレジ
スタ３２の内容ＡＭＰは光ディスク２５へのデータ転送
は不能で読み出しを行わないので更新されない。又、第
２レジスタ３７の内容も更新されない。一方、第１レジ
スタ３６の内容、即ちアドレスは、データが格納される
ため更新され、次に格納されるアドレスに更新されてい
く。

【００６０】この時、ＳＰレジスタ３３の内容ＡＳＰ
は、次の２００ｈ先のアドレスに更新される。従って、
この時点で、ＡＳＰ＞ＡＭＰなり、満領域Ｚ１が存在す
ることになる。その結果、判定回路部３１は、両レジス
タ３２，３３の内容ＡＭＰ，ＡＳＰに基づいて、データ
の格納が可能と判定する。一方、内部プロセッサ１３
は、光ディスク２５へのデータ転送は可能と判定する。

【００６１】従って、バッファメモリ管理装置１５は、
第１レジスタ３６の内容に従って順次パソコン２８から
出力されたデータを格納して行く。一方、バッファメモ
リ管理装置１５は、第２レジスタ３７の内容に従ってバ
ッファメモリ２９に格納されたデータを読み出し光ディ
スク２５に転送する。

【００６２】そして、バッファメモリ２９へのデータの
格納及び読み出しとともに、前記したように両フラグ３
４，３５の内容Ｎ１，Ｎ２、及び、両レジスタ３２，３
３の内容ＡＭＰ，ＡＳＰは、更新されて行く。バッファ
メモリ管理装置１５は、判定回路部３１をその更新され
た内容に基づいてデータの格納及び読み出しの可能有無
を判定させながらパソコン２８のデータをバッファメモ
リ２９を介して光ディスク２５に転送する。

【００６３】以上詳述したように、本実施の形態によれ
ば、以下の効果を有する。 （１）バッファメモリ２９のアドレスを指標するＭＰレ
ジスタ３２及びＳＰレジスタ３３について、３バイトで
表されるアドレスを上位２バイトで指標するようにし
た。即ち、本実施の形態では、ＭＰレジスタ３２及びＳ
Ｐレジスタ３３で指標するアドレスを２００ｈアドレス
おきに指標するようにした。従って、従来のように全て
のアドレスを指標するために３バイトの容量を必要とす
るレジスタに比べて１バイト分だけその容量を小さくす
ることができる。その結果、その少なくなった分だけチ
ップ面積を小さくすることができ、データ処理装置１１
全体を小型化することができる。

【００６４】（２）判定回路部３１で比較する内容ＡＭ
Ｐ，ＡＳＰが２バイトと小さくなるため、その分だけ回
路規模を小さくすることができる。さらに、内部プロセ
ッサ１３及び判定回路部３１で比較する内容ＡＭＰ，Ａ
ＳＰが２バイトと小さくなるため、比較処理速度を速く
することができる。更に、内部プロセッサ１３におい
て、比較処理のためのプログラム量もその分だけ少なく
することができる。

【００６５】本発明は上記実施の形態に限定されるもの
ではなく、以下のように実施してもよい。 （１）前記実施の形態では、バッファメモリ２９に格納
されるデータ長の単位は、２００ｈアドレス分のユーザ
データのみが格納されるようにしたが、ユーザデータと
エラー訂正符号（ＥＣＣ）等を含む２６２ｈ、又は、２
５８ｈアドレス分に相当する長いデータ長のものでもよ
い。この場合、第１又は第２レジスタ３７の内容は、順
次アドレスを更新する。

【００６６】一方、ＭＰレジスタ３２及びＳＰレジスタ
３３の内容ＡＭＰ，ＡＳＰは、２００ｈアドレスの単位
で更新される。従って、例えばＳＰレジスタ３３の内容
ＡＳＰは、格納される前の内容ＡＳＰから２００ｈ先の
次のブロックＢのアドレスの前のアドレスまででデータ
の格納が完了された時にはそのままの内容ＡＳＰが保持
される。又、格納される前の内容ＡＭＰから２００ｈ先
の次のブロックＢのアドレスを超えたアドレスまでデー
タが格納された時には、ＳＰレジスタ３３の内容ＡＳＰ
は、その次の２００ｈ先のアドレスに更新される。

【００６７】尚、次のアドレスが超えてデータが格納さ
れる場合であって、そのアドレスが図３に示すようにエ
ンドアドレスＥＲＢを超える場合には、その格納される
データだけは、そのままエンドアドレスＥＲＢを超えて
格納するようにする。そして、以後、スタートアドレス
ＳＲＢから書き込むようにする。この場合、ＭＰレジス
タ３２又はＳＰレジスタ３３の内容ＡＭＰ，ＡＳＰは、
スタートアドレスＳＲＢとなる。従って、この場合には
ユーザデータのみのデータの授受以外のユーザデータに
エラー訂正符号（ＥＣＣ）等のその他のデータを付加し
てのデータの授受に行うことができる。

【００６８】（２）前記実施の形態は、ＭＰレジスタ３
２及びＳＰレジスタ３３の内容ＡＭＰ，ＡＳＰは、２０
０ｈアドレス単位で更新させたが、１００ｈアドレス単
位、４００ｈアドレス単位等種々変更して実施してもよ
い。

【００６９】（３）前記実施の形態では、ＳＣＳＩ規格
に基づいて光ディスク装置１０と外部装置としのパソコ
ン２８との間のデータ授受に具体化したが、ＡＴＡ規
格、例えばパソコン本体の外部装置としての制御装置
（ＣＰＵ）と当該パソコン本体内に内蔵された磁気ディ
スク装置との間でデータの授受を行うようにしたバッフ
ァメモリ管理装置に応用してもよい。

【００７０】

【発明の効果】以上詳述したように本発明によれば、バ
ッファメモリの空き領域等を指標するポインタを保持す
るレジスタの容量を小さくでき半導体集積回路装置の小
型化を図ることができる。

【図面の簡単な説明】

【図１】 データ処理システムの概要を示すブロック回
路図。

【図２】 バッファメモリの構成を説明するためのバッ
ファメモリの構成図。

【図３】 バッファメモリの別例を説明する説明図。

【図４】 （ａ）〜（ｄ）は格納領域における満領域と
空き領域との関係を示す説明図。

【図５】 （ａ）〜（ｄ）は格納領域における満領域と
空き領域との関係を示す説明図。

【図６】 リードモード時の満領域と空き領域との関係
を示す説明図。

【図７】 ライトモード時の満領域と空き領域との関係
を示す説明図。

【符号の説明】

１０ 光ディスク装置 １１ データ処理装置 １３ 内部プロセッサ １５ バッファメモリ管理装置 ２０ ＭＰＵ ２４ ドライブヘッド ２５ 光ディスク ２８ パソコン ２９ バッファメモリ ３１ 判定回路部 ３２ ＭＰレジスタ ３３ ＳＰレジスタ ３４ Ｍフラグ ３５ Ｓフラグ Ｚ 格納領域 Ｚ１ 満領域 Ｚ２ 空き領域

Claims (5)

【特許請求の範囲】
1. 【請求項１】 記録媒体から読み出し外部装置に転送さ
   れるリードモード時のデータ、及び、外部装置から出力
   され記録媒体に書き込まれるライトモード時のデータを
   一時格納するバッファメモリに対して前記記録媒体との
   間でリードモード時には格納のための先頭アドレスを、
   又、ライトモード時には読み出しのための先頭アドレス
   を指標する第１ポインタと、同じくバッファメモリに対
   して前記外部装置との間でリードモード時には読み出し
   のための先頭アドレスを、又、ライトモード時には格納
   のための先頭アドレスを指標する第２ポインタとを設
   け、前記第１及び第２ポインタの内容を比較して前記バ
   ッファメモリにおける満領域及び空き領域の有無を判定
   するバッファメモリ管理方法において、 前記第１及び第２ポインタにて指標されるアドレスを複
   数アドレス単位で更新させるようにしたことを特徴とす
   るバッファメモリ管理方法。
2. 【請求項２】 請求項１に記載のバッファメモリ管理方
   法において、前記バッファメモリはスタートアドレスと
   エンドアドレスとで定義された格納領域に前記データが
   格納されるリングバッファメモリであって、その格納領
   域中のアドレスの数は前記第１及び第２ポインタが更新
   する複数アドレスの整数倍であり、前記第１及び第２ポ
   インタが更新する複数アドレス分に相当するバッファメ
   モリの記憶領域は、リードモード時及びライトモード時
   に転送されるデータの単位データ長と一致するようにし
   たバッファメモリ管理方法。
3. 【請求項３】 請求項２に記載のバッファメモリ管理方
   法において、前記リードモード時及びライトモード時に
   転送されるデータは、記録媒体に書き込まれる１セクタ
   分のユーザデータであるバッファメモリ管理方法。
4. 【請求項４】 請求項１に記載のバッファメモリ管理方
   法において、前記バッファメモリはスタートアドレスと
   エンドアドレスとで定義された格納領域に前記データが
   格納されるリングバッファメモリであって、その格納領
   域中のアドレスの数は前記第１及び第２ポインタが更新
   する複数アドレスの整数倍であり、第１及び第２ポイン
   タが更新する複数アドレス分に相当するバッファメモリ
   の記憶領域は、リードモード時及びライトモード時に転
   送されるデータの単位データ長より小さく、前記バッフ
   ァに格納されるデータがエンドアドレスを超えて格納さ
   れる場合にはそのデータをエンドアドレスに続くアドレ
   スに格納した後、新たなデータは前記スタートアドレス
   から格納させるようにしたバッファメモリ管理方法。
5. 【請求項５】 記録媒体から読み出し外部装置に転送さ
   れるリードモード時のデータ、及び、外部装置から出力
   され記録媒体に書き込まれるライトモード時のデータを
   一時格納するバッファメモリに対して前記記録媒体との
   間でリードモード時には格納のための先頭アドレスを、
   又、ライトモード時には読み出しのための先頭アドレス
   を指標する第１ポインタを保持する記録媒体用レジスタ
   と、 前記バッファメモリに対して前記外部装置との間でリー
   ドモード時には読み出しのための先頭アドレスを、又、
   ライトモード時には格納のための先頭アドレスを指標す
   る第２ポインタを保持する外部装置用レジスタと、 前記記録媒体用レジスタと外部装置用レジスタの内容を
   比較して前記バッファメモリにおける満領域及び空き領
   域の有無を判定する判定回路部とを備えたバッファメモ
   リ管理装置において、 前記記録媒体用レジスタ及び外部装置用レジスタは、保
   持されるアドレスを複数アドレス単位で更新させるため
   に、全アドレスを指標するビット数に対して上位複数ビ
   ットを指標するだけの容量にて構成したことを特徴とす
   るバッファメモリ管理装置。