JPH09106341A - Method for controlling buffer memory and device therefor - Google Patents
Method for controlling buffer memory and device thereforInfo
- Publication number
- JPH09106341A JPH09106341A JP26452295A JP26452295A JPH09106341A JP H09106341 A JPH09106341 A JP H09106341A JP 26452295 A JP26452295 A JP 26452295A JP 26452295 A JP26452295 A JP 26452295A JP H09106341 A JPH09106341 A JP H09106341A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- data
- register
- address
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はバッファメモリ管理
方法及びその装置に関する。光ディスク装置等のディス
ク装置とパソコン等の外部装置との間においてリードデ
ータ及びライトデータの授受を行う場合、ディスク装置
にある記録媒体に対する読み出し及び書き込み速度と外
部装置とディスク装置との間の転送速度が相違する。そ
のため、ディスク装置にはその相違を緩衝するためにバ
ッファメモリが設けられている。そして、このバッファ
メモリを管理制御するために管理装置が設けられてい
る。この管理装置においても回路規模を小さくするこ
と、及び、処理速度の高速化が望まれている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a buffer memory management method and apparatus. In the case of exchanging read data and write data between a disk device such as an optical disk device and an external device such as a personal computer, the reading and writing speed with respect to the recording medium in the disk device and the transfer speed between the external device and the disk device. Is different. Therefore, the disk device is provided with a buffer memory to buffer the difference. A management device is provided to manage and control the buffer memory. Also in this management apparatus, it is desired to reduce the circuit scale and increase the processing speed.
【０００２】[0002]
【従来の技術】ディスク装置としての光ディスク装置
は、一般にパソコン等の外部装置と接続して使用され
る。ディスク装置には、４メガバイト、８メガバイト等
の大容量のバッファメモリを備えている。バッファメモ
リは、記録媒体としての光ディスクから読み出したパソ
コンに出力するためのデータが一旦格納される。その格
納されたデータは、バッファメモリから読み出されパソ
コンに転送される。又、バッファメモリは、パソコンか
ら転送された光ディスクに記録するためのデータが一旦
格納される。その格納されたデータは、バッファメモリ
から読み出され光ディスクに記録される。2. Description of the Related Art An optical disk device as a disk device is generally used by connecting to an external device such as a personal computer. The disk device is provided with a large-capacity buffer memory such as 4 megabytes and 8 megabytes. The buffer memory temporarily stores the data read from the optical disc as the recording medium and output to the personal computer. The stored data is read from the buffer memory and transferred to the personal computer. The buffer memory temporarily stores data to be recorded on the optical disc transferred from the personal computer. The stored data is read from the buffer memory and recorded on the optical disc.
【０００３】つまり、光ディスク装置において、データ
を光ディスクから読み出す読出速度は遅く、読み出した
データをパソコンに転送する転送速度は速い。又、パソ
コンから光ディスク装置にデータを転送する転送速度は
速く、光ディスクにデータを書き込む書込速度は遅い。
従って、この処理速度の相違は、処理速度の速いパソコ
ンの処理動作を制限する。That is, in the optical disk device, the reading speed for reading the data from the optical disk is slow, and the transfer speed for transferring the read data to the personal computer is fast. Further, the transfer speed for transferring data from the personal computer to the optical disk device is high, and the writing speed for writing data on the optical disk is low.
Therefore, this difference in processing speed limits the processing operation of a personal computer having a high processing speed.
【０００４】そこで、パソコンは直接に光ディスクとの
間でのデータのやり取りをせずにバッファメモリを介し
てデータのやり取りを行うようにしている。図６は、バ
ッファメモリの動作を説明するための説明図である。バ
ッファメモリは、ＤＲＡＭよりなる。そして、バッファ
メモリは、例えばアドレス１００００ｈ〜８００００ｈ
（尚、ｈはアドレスを１６進法で表すことを意味してい
る。又、１アドレスに１バイトのデータが記録され
る。）までの記憶領域をパソコンと光ディスクとの間で
行われる読み出しデータ及び書込データを格納する格納
領域Ｚとして割り当て、この格納領域Ｚをリングバッフ
ァメモリとして使用している。Therefore, the personal computer does not directly exchange data with the optical disc, but exchanges data with the buffer memory. FIG. 6 is an explanatory diagram for explaining the operation of the buffer memory. The buffer memory is a DRAM. The buffer memory has, for example, addresses 10000h to 80000h.
(Note that h means that the address is expressed in hexadecimal notation. One byte of data is recorded at one address.) Read data that is stored between the personal computer and the optical disk And a storage area Z for storing write data, and this storage area Z is used as a ring buffer memory.
【０００５】又、格納領域Ｚにおいて、アドレス１００
００ｈをスタートアドレスＳＲＢとし、アドレス８００
００ｈをエンドアドレスＥＲＢとする。さらに、格納領
域Ｚにおいて、既に光ディスクから読み出されたデータ
が格納されている領域を満領域Ｚ１とし、データが格納
されていない領域を空き領域Ｚ２としている。In the storage area Z, the address 100
00h as start address SRB and address 800
00h is the end address ERB. Further, in the storage area Z, an area in which data already read from the optical disk is stored is a full area Z1, and an area in which no data is stored is a free area Z2.
【０００６】そして、格納領域Ｚの満領域Ｚ１及び空き
領域Ｚ２の判定は光ディスクとバッファメモリとの間で
行われるデータの授受のために設けられたメディアポイ
ンタＭＰの内容と、パソコンとバッファメモリとの間で
行われるデータの授受のために設けられたＳＣＳＩポイ
ンタＳＰの内容に基づいて行われる。Then, the determination of the full area Z1 and the free area Z2 of the storage area Z is carried out between the optical disk and the buffer memory, the contents of the media pointer MP provided for data exchange, the personal computer and the buffer memory. This is performed based on the contents of the SCSI pointer SP provided for exchanging data between the two.
【０００７】メディアポインタＭＰは、光ディスクから
読み出したデータを格納しパソコンに転送する場合（以
下、リードモードという）、光ディスクのデータを格納
するための先頭アドレスを指標する。又、メディアポイ
ンタＭＰは、パソコンから光ディスクにデータを記録す
る場合（以下、ライトモードという）、最初に読み出す
べきデータが記憶されているバッファメモリの先頭アド
レスを指標する。The media pointer MP indicates the start address for storing the data of the optical disk when the data read from the optical disk is stored and transferred to the personal computer (hereinafter referred to as the read mode). Further, the media pointer MP indicates the head address of the buffer memory in which the data to be read first is stored when data is recorded from the personal computer to the optical disc (hereinafter referred to as write mode).
【０００８】ＳＣＳＩポインタＳＰは、リードモードの
場合、最初に読み出すべきデータが記憶されているバッ
ファメモリの先頭アドレスを指標する。又、ＳＣＳＩポ
インタＳＰは、ライトモードの場合、パソコンからのデ
ータを格納するためのバッファメモリの先頭アドレスを
指標する。In the read mode, the SCSI pointer SP indicates the head address of the buffer memory in which the data to be read first is stored. In the write mode, the SCSI pointer SP indicates the head address of the buffer memory for storing the data from the personal computer.
【０００９】つまり、リードモードの場合には、光ディ
スクからのデータが順次格納されると格納された空き領
域Ｚ２は満領域Ｚ１となる。格納されたデータがバッフ
ァメモリからパソコンへ読み出されると読み出された満
領域Ｚ１は空き領域Ｚ２となる。この時、メディアポイ
ンタＭＰ及びＳＣＳＩポインタＳＰも更新されて行き、
リードモードの場合には、メディアポインタＭＰがＳＣ
ＳＩポインタＳＰより先行して行く。そして、例えば先
行していくメディアポインタＭＰがＳＣＳＩポインタＳ
Ｐに到達すると、即ち両ポインタＭＰ，ＳＰの内容が同
じになると、空き領域Ｚ２が無いとしてパソコンへの転
送は可能であるが空き領域Ｚ２ができるまで光ディスク
からデータの格納は不能と判定する。That is, in the read mode, when the data from the optical disk is sequentially stored, the stored empty area Z2 becomes the full area Z1. When the stored data is read from the buffer memory to the personal computer, the read full area Z1 becomes a free area Z2. At this time, the media pointer MP and the SCSI pointer SP are also updated,
In the read mode, the media pointer MP is SC
It precedes the SI pointer SP. Then, for example, the preceding media pointer MP is the SCSI pointer S
When P is reached, that is, when the contents of both pointers MP and SP become the same, it is determined that there is no free area Z2, but transfer to the personal computer is possible, but it is determined that data cannot be stored from the optical disk until the free area Z2 is created.
【００１０】反対に、ライトモードの場合には、パソコ
ンからのデータが順次格納されると格納された空き領域
Ｚ２は満領域Ｚ１となる。格納されたデータがバッファ
メモリから光ディスクへ読み出されると読み出された満
領域Ｚ１は空き領域Ｚ２となる。この時、メディアポイ
ンタＭＰ及びＳＣＳＩポインタＳＰも更新されて行き、
ライトモードの場合には、図７に示すように、ＳＣＳＩ
ポインタＳＰがメディアポインタＭＰより先行して行
く。そして、例えば先行していくＳＣＳＩポインタＳＰ
がメディアポインタＭＰに到達すると、即ち両ポインタ
ＭＰ，ＳＰの内容が同じになると、空き領域Ｚ２が無い
として光ディスクへの転送は可能であるが空き領域Ｚ２
ができるまでパソコンからデータの格納は不能と判定す
る。On the other hand, in the write mode, when the data from the personal computer is sequentially stored, the stored empty area Z2 becomes the full area Z1. When the stored data is read from the buffer memory to the optical disc, the read full area Z1 becomes a free area Z2. At this time, the media pointer MP and the SCSI pointer SP are also updated,
In the write mode, as shown in FIG.
The pointer SP precedes the media pointer MP. Then, for example, the preceding SCSI pointer SP
Reaches the media pointer MP, that is, when the contents of both pointers MP and SP become the same, it is possible to transfer to the optical disc as there is no free area Z2, but free area Z2.
It is judged that the data cannot be stored from the personal computer until it is possible.
【００１１】つまり、メディアポインタＭＰの内容とＳ
ＣＳＩポインタＳＰの内容の大小をリードモードとライ
トモード毎に比較することによって格納領域Ｚの状態を
判定する。尚、バッファメモリは、格納が進み満領域Ｚ
１がエンドアドレスＥＲＢまで到達すると、空き領域Ｚ
２となっているスタートアドレスＳＲＢからデータの格
納を行うようになっていて、両ポインタＭＰ，ＳＰも同
様にその内容を更新する。That is, the contents of the media pointer MP and S
The state of the storage area Z is determined by comparing the contents of the CSI pointer SP for each read mode and write mode. In the buffer memory, storage progresses and full area Z
When 1 reaches the end address ERB, the empty area Z
Data is stored from the start address SRB that is 2, and the contents of both pointers MP and SP are similarly updated.
【００１２】[0012]
【発明が解決しようとする課題】上記した両ポインタＳ
Ｐ，ＭＰに基づいてバッファメモリの格納及び読み出し
の処理は、バッファメモリを管理する管理装置が行う。
両ポインタＳＰ，ＭＰはこの管理装置に内蔵されてい
る。そして、管理装置は両ポインタＳＰ，ＭＰの内容、
即ちアドレスの大小を比較判定して空き領域Ｚ２の有無
を判定している。この比較判定の際、両ポインタＳＰ，
ＭＰは少なくとも格納領域Ｚにおける全てのアドレスを
指標することができる容量が必要となる。Both pointers S described above are to be solved.
The processing of storing and reading the buffer memory based on P and MP is performed by the management device that manages the buffer memory.
Both pointers SP and MP are built in this management device. Then, the management device, contents of both pointers SP and MP,
That is, the presence or absence of the empty area Z2 is determined by comparing the sizes of the addresses. At the time of this comparison determination, both pointers SP,
The MP requires at least a capacity capable of indicating all addresses in the storage area Z.
【００１３】ところで、例えば、８メガバイトの容量で
あって１アドレス１バイトのデータを記録するバッファ
メモリである場合には、両ポインタＳＰ，ＭＰは、全ア
ドレスを指標することができるためにはそれぞれ３バイ
トの容量を持つレジスタを確保する必要がある。従っ
て、両ポインタＳＰ，ＭＰを保持するレジスタは大容量
となり、１チップで構成された管理装置は大型化すると
いう問題があった。しかも、３バイトのアドレスを比較
処理するためには、比較回路の大型化及び比較プログラ
ム量も膨大になるという問題があった。By the way, for example, in the case of a buffer memory having a capacity of 8 megabytes and recording 1-address 1-byte data, both pointers SP and MP are required to be able to index all addresses. It is necessary to secure a register with a capacity of 3 bytes. Therefore, there is a problem that the register holding both pointers SP and MP has a large capacity, and the management device configured by one chip becomes large in size. In addition, in order to compare the 3-byte address, there is a problem that the comparison circuit becomes large and the amount of comparison program becomes huge.
【００１４】本発明は上記問題点を解決するためになさ
れたものであって、バッファメモリの空き領域等を指標
するポインタを保持する容量を小さくでき半導体集積回
路装置の小型化を図ることができるバッファメモリ管理
装置を提供することを目的とする。The present invention has been made in order to solve the above-mentioned problems, and the capacity for holding a pointer for indicating an empty area of the buffer memory can be reduced, and the semiconductor integrated circuit device can be miniaturized. An object is to provide a buffer memory management device.
【００１５】[0015]
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の原理は、記録媒体から読み出し外部装置
に転送されるリードモード時のデータ、及び、外部装置
から出力され記録媒体に書き込まれるライトモード時の
データを一時格納するバッファメモリに対して前記記録
媒体との間でリードモード時には格納のための先頭アド
レスを、又、ライトモード時には読み出しのための先頭
アドレスを指標する第１ポインタと、同じくバッファメ
モリに対して前記外部装置との間でリードモード時には
読み出しのための先頭アドレスを、又、ライトモード時
には格納のための先頭アドレスを指標する第２ポインタ
とを設け、前記第１及び第２ポインタの内容を比較して
バッファメモリにおける満領域及び空き領域の有無を判
定するバッファメモリ管理方法において、前記第１及び
第２ポインタにて指標されるアドレスを複数アドレス単
位で更新させるようにした。In order to solve the above-mentioned problems, the principle of the present invention is to provide data in a read mode which is read from a recording medium and transferred to an external device, and output from the external device to a recording medium. A first index indicating a start address for storage in the read mode with respect to the recording medium and a start address for read in the write mode with respect to a buffer memory for temporarily storing data to be written in the write mode A pointer and a second pointer for indexing the start address for reading in the read mode in the read mode in the buffer memory and the start address for storing in the write mode are also provided to the buffer memory. A buffer memory that compares the contents of the 1st and 2nd pointers and determines whether there is a full area or a free area in the buffer memory. In Li management method, and so as to update the address indexed by the first and second pointers in multiple address basis.
【００１６】（作用）従って、本発明によれば、第１ポ
インタは、バッファメモリに対して記録媒体との間でリ
ードモード時には格納のための先頭アドレスを複数アド
レス単位で更新する。又、第１ポインタは、ライトモー
ド時には同様に読み出しのための先頭アドレスを複数ア
ドレス単位で更新する。(Operation) Therefore, according to the present invention, the first pointer updates the start address for storage in the buffer memory with respect to the recording medium in the read mode in units of a plurality of addresses. In the write mode, the first pointer also updates the start address for reading in units of a plurality of addresses.
【００１７】第２ポインタは、バッファメモリに対して
外部装置との間でリードモード時には読み出しのための
先頭アドレスを複数アドレス単位で更新する。又、第２
ポインタは、ライトモード時には同様に格納のための先
頭アドレスを複数アドレス単位で更新する。The second pointer updates the start address for reading in a plurality of address units with respect to the buffer memory in the read mode with the external device. Also, the second
Similarly, in the write mode, the pointer updates the start address for storage in units of a plurality of addresses.
【００１８】従って、第１ポインタ及び第２ポインタを
保持するレジスタは、バッファメモリの全アドレスを指
標するだけのビット容量を必要としない。即ち、第１ポ
インタ及び第２ポインタを保持するレジスタは、更新す
る複数アドレス単位内に属するアドレスを指標する分だ
けの記憶容量を省略することができる。Therefore, the register holding the first pointer and the second pointer does not need a bit capacity enough to index all the addresses of the buffer memory. That is, the storage capacity of the register holding the first pointer and the second pointer can be omitted as much as the index of the address belonging to the plurality of address units to be updated.
【００１９】[0019]
【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１に従って説明する。図１は、光ディスク装
置内のデータ処理システムの概要を示すブロック回路図
である。光ディスク装置１０は、半導体チップ上に形成
されたデータ処理装置１１を備えている。データ処理装
置１１は、ＭＰＵインタフェース１２、判定回路部を構
成する内部プロセッサ１３、プログラムＲＯＭ１４、バ
ッファメモリ管理装置１５、ドライブインタフェース１
６、ＳＣＳＩインタフェース１７、及び、メモリコント
ローラ１８とから構成されている。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a block circuit diagram showing an outline of a data processing system in an optical disk device. The optical disc device 10 includes a data processing device 11 formed on a semiconductor chip. The data processing device 11 includes an MPU interface 12, an internal processor 13 forming a determination circuit unit, a program ROM 14, a buffer memory management device 15, and a drive interface 1.
6, a SCSI interface 17, and a memory controller 18.
【００２０】ＭＰＵインタフェース１２は、内部バスを
介して内部プロセッサ１３、及び、バッファメモリ管理
装置１５に接続されている。又、ＭＰＵインタフェース
１２は、外部端子を介してＭＰＵ２０に接続されてい
る。ＭＰＵ２０は、データバスを介してプログラムＲＯ
Ｍ２１に接続されている。ＭＰＵ２０は、プログラムＲ
ＯＭ２１に記憶されたプログラムに従って動作し、サー
ボ回路２２を介してスピンドルモータ２３を駆動制御す
るとともに、ドライブヘッド２４を駆動制御する。従っ
て、記録媒体としての光ディスク２５は、スピンドルモ
ータ２３にて回転する。ドライブヘッド２４は、サーボ
回路２２にて目的のトラックの目的のセクタにシークさ
れる。ドライブヘッド２４は、ライトアンプ２６及びリ
ードアンプ２７と接続されている。ドライブヘッド２４
は、ライトアンプ２６を介してドライブインタフェース
１６からのデータ（ライトデータ）を光ディスク２５に
記録する。又、ドライブヘッド２４は、光ディスク２５
に記録されたデータを読み出し、その読み出したデータ
（リードデータ）をリードアンプ２７を介してドライブ
インタフェース１６に出力する。The MPU interface 12 is connected to the internal processor 13 and the buffer memory management device 15 via an internal bus. Further, the MPU interface 12 is connected to the MPU 20 via an external terminal. The MPU 20 executes the program RO via the data bus.
It is connected to M21. MPU20 is program R
It operates according to the program stored in the OM 21, drives and controls the spindle motor 23 and the drive head 24 via the servo circuit 22. Therefore, the optical disk 25 as a recording medium is rotated by the spindle motor 23. The drive head 24 seeks to a target sector of a target track by the servo circuit 22. The drive head 24 is connected to the write amplifier 26 and the read amplifier 27. Drive head 24
Records the data (write data) from the drive interface 16 on the optical disc 25 via the write amplifier 26. In addition, the drive head 24 is an optical disc 25.
The read data is read and the read data (read data) is output to the drive interface 16 via the read amplifier 27.
【００２１】内部プロセッサ１３は、プログラムＲＯＭ
１４に記憶されたプログラムに従って動作し、バッファ
メモリ管理装置１５を制御する。バッファメモリ管理装
置１５は、ドライブインタフェース１６、ＳＣＳＩイン
タフェース１７、及び、メモリコントローラ１８と接続
されている。ＳＣＳＩインタフェース１７は、外部装置
としてのパソコン２８のＳＣＳＩインタフェース２８ａ
と接続されていて、パソコン２８と光ディスク装置１０
との間をＳＣＳＩ規格に基づくデータの授受を行うよう
になっている。メモリコントローラ１８は、バッファメ
モリ２９と接続されている。The internal processor 13 is a program ROM
It operates according to the program stored in 14, and controls the buffer memory management device 15. The buffer memory management device 15 is connected to the drive interface 16, the SCSI interface 17, and the memory controller 18. The SCSI interface 17 is a SCSI interface 28a of a personal computer 28 as an external device.
Is connected to the personal computer 28 and the optical disk device 10.
Data is exchanged between the device and the device based on the SCSI standard. The memory controller 18 is connected to the buffer memory 29.
【００２２】バッファメモリ２９は、本実施の形態では
記憶容量が８メガバイトのＤＲＡＭであって、パソコン
２８からの光ディスク２５に書き込むためのデータ、及
び、光ディスク２５から読み出されパソコン２８に出力
されるデータが一時格納される。バッファメモリ２９
は、本実施の形態ではアドレス１００００ｈ〜８０００
０ｈ（尚、ｈはアドレスを１６進法で表すことを意味し
ている。そして、１アドレスに１バイトのデータが記録
される。）までの領域をパソコン２８と光ディスク２５
との間で行われる読み出しデータ及び書込データを格納
する格納領域Ｚとして割り当て、この領域Ｚをリングバ
ッファメモリとして使用している。そして、格納領域Ｚ
において、アドレス１００００ｈをスタートアドレスＳ
ＲＢとし、アドレス８００００ｈをエンドアドレスＥＲ
Ｂとする。又、領域Ｚにおいて、既にデータが格納され
ている部分を満領域Ｚ１とし、データが格納されていな
い部分を空き領域Ｚ２とする。The buffer memory 29, which is a DRAM having a storage capacity of 8 megabytes in the present embodiment, is data for writing to the optical disc 25 from the personal computer 28, and is read from the optical disc 25 and output to the personal computer 28. Data is temporarily stored. Buffer memory 29
Are addresses 10000h to 8000 in this embodiment.
The area up to 0h (here, h means that the address is represented in hexadecimal notation, and 1 byte of data is recorded at 1 address) is the personal computer 28 and the optical disk 25.
Is allocated as a storage area Z for storing read data and write data performed between the storage area and the storage area Z, and this area Z is used as a ring buffer memory. And the storage area Z
At address 10,000h, start address S
RB, address 80000h is end address ER
B. Further, in the area Z, a portion where data is already stored is set as a full area Z1, and a portion where data is not stored is set as a free area Z2.
【００２３】バッファメモリ管理装置１５は、ＳＣＳＩ
インタフェース１７を介してパソコン２８からの光ディ
スク２５に書き込むためのデータを入力しメモリコント
ローラ１８を介してバッファメモリ２９に格納する。管
理装置１５は、光ディスク２５から読み出されバッファ
メモリ２９に格納されたデータをメモリコントローラ１
８を介して読み出しＳＣＳＩインタフェース１７を介し
てパソコン２８に出力する。The buffer memory management device 15 uses the SCSI
Data for writing to the optical disc 25 from the personal computer 28 is input via the interface 17 and stored in the buffer memory 29 via the memory controller 18. The management device 15 stores the data read from the optical disc 25 and stored in the buffer memory 29 into the memory controller 1.
8 and outputs to the personal computer 28 via the SCSI interface 17.
【００２４】又、バッファメモリ管理装置１５は、ドラ
イブインタフェース１６を介してドライブヘッド２４か
らの光ディスク２５が読み出したデータを入力しメモリ
コントローラ１８を介してバッファメモリ２９に格納す
る。管理装置１５は、パソコン２８から出力されバッフ
ァメモリ２９に格納されたデータをメモリコントローラ
１８を介して読み出しドライブインタフェース１６を介
してドライブヘッド２４に出力する。尚、光ディスク２
５から読み出されるデータ及びパソコン２８から転送さ
れバッファメモリ２９に格納されるデータは、１セクタ
分のユーザデータであって、２００ｈアドレス分のデー
タ長を単位として格納される。従って、バッファメモリ
２９から読み出され転送されるデータ長も２００ｈアド
レス分のデータを単位として読み出され転送される。Further, the buffer memory management device 15 inputs the data read by the optical disk 25 from the drive head 24 via the drive interface 16 and stores it in the buffer memory 29 via the memory controller 18. The management device 15 outputs the data output from the personal computer 28 and stored in the buffer memory 29 to the drive head 24 via the read controller interface 16 via the memory controller 18. Incidentally, the optical disc 2
The data read from No. 5 and the data transferred from the personal computer 28 and stored in the buffer memory 29 are user data for one sector and are stored in units of a data length of 200h addresses. Therefore, the data length read from the buffer memory 29 and transferred is also read and transferred in units of data for 200h addresses.
【００２５】バッファメモリ管理装置１５は、判定回路
部３１、記録媒体用レジスタとしてのＭＰレジスタ３
２、外部装置用レジスタとしてのＳＰレジスタ３３、Ｍ
フラグ３４、Ｓフラグ３５、第１レジスタ３６、及び、
第２レジスタ３７を備えている。判定回路部３１は、Ｍ
Ｐレジスタ３２、ＳＰレジスタ３３、Ｍフラグ３４、及
び、Ｓフラグ３５の内容に基づいてバッファメモリ２９
のアドレス１００００ｈ〜８００００ｈまでの格納領域
Ｚに空き領域Ｚ２があるかどうかの判定を行うようにな
っている。The buffer memory management device 15 includes a determination circuit section 31 and an MP register 3 as a recording medium register.
2. SP register 33, M as a register for external device
Flag 34, S flag 35, first register 36, and
The second register 37 is provided. The determination circuit unit 31 is M
The buffer memory 29 is based on the contents of the P register 32, the SP register 33, the M flag 34, and the S flag 35.
It is configured to determine whether or not there is a free area Z2 in the storage area Z from the addresses 10000h to 80000h.
【００２６】ＭＰレジスタ３２は、リードモードの場合
には格納領域Ｚにおいて最後に書き込まれたデータのア
ドレス、即ち格納のための先頭アドレスを指標する第１
ポインタとしてのメディアポインタとして使用される。
又、ＭＰレジスタ３２は、ライトモードの場合には格納
領域Ｚにおいて最初に書き込まれたデータのアドレス、
即ち読み出しのための先頭アドレスを指標する第１ポイ
ンタとしてのメディアポインタとして使用される。In the read mode, the MP register 32 is a first index indicating the address of the last written data in the storage area Z, that is, the head address for storage.
Used as a media pointer as a pointer.
In the write mode, the MP register 32 stores the address of the first written data in the storage area Z,
That is, it is used as a media pointer as a first pointer that indicates the leading address for reading.
【００２７】ＭＰレジスタ３２は、２バイトからなり、
３バイトで表されるバッファメモリ２９の各アドレスに
対して上位２バイトの内容ＡＭＰが管理装置１５にて記
憶される。つまり、ＭＰレジスタ３２は図２に示すよう
にアドレス１００００ｈ〜８００００ｈを２００ｈアド
レスを１つのブロック単位として２００ｈアドレスおき
に１００００ｈ，１０２００ｈ，１０４００ｈ，……
…，７ＦＣ００ｈ，７ＦＥ００ｈ，８００００ｈとなる
飛んだアドレスを指標することになる。従って、ＭＰレ
ジスタ３２は、各ブロックＢにおいてブロックＢ内にあ
る下位１バイトで指標されるアドレスを指標することが
できない。The MP register 32 consists of 2 bytes,
The content AMP of the upper 2 bytes is stored in the management device 15 for each address of the buffer memory 29 represented by 3 bytes. That is, as shown in FIG. 2, the MP register 32 sets the addresses 10000h to 80000h as 200h addresses as one block unit and every 10000h, 10200h, 10400h, ...
.., 7FC00h, 7FE00h, 80,000h are used as indices. Therefore, the MP register 32 cannot index the address indexed by the lower 1 byte in the block B in each block B.
【００２８】ＳＰレジスタ３３は、ライタモードの場合
には格納領域Ｚにおいて最後に書き込まれたデータのア
ドレス、即ち格納のための先頭アドレスを指標する第２
ポインタとしてのＳＣＳＩポインタとして使用される。
又、ＳＰレジスタ３３は、リードモードの場合には格納
領域Ｚにおいて最初に書き込まれたデータのアドレス、
即ち読み出しのための先頭アドレスを指標する第２ポイ
ンタとしてのＳＣＳＩポインタとして使用される。In the writer mode, the SP register 33 is a second index indicating the address of the last written data in the storage area Z, that is, the start address for storage.
Used as a SCSI pointer as a pointer.
In the read mode, the SP register 33 stores the address of the first written data in the storage area Z,
That is, it is used as a SCSI pointer as a second pointer that indicates the leading address for reading.
【００２９】ＳＰレジスタ３３は、ＭＰレジスタ３３と
同様には２バイトからなり、３バイトで表されるバッフ
ァメモリ２９の各アドレスに対して上位２バイトの内容
ＡＳＰが管理装置１５にて記憶される。つまり、ＳＰレ
ジスタ３３はＭＰレジスタ３２と同様に図２に示すよう
にアドレス１００００ｈ〜８００００ｈを２００ｈアド
レスを１つのブロック単位として２００ｈアドレスおき
に１００００ｈ，１０２００ｈ，１０４００ｈ，……
…，７ＦＣ００ｈ，７ＦＥ００ｈ，８００００ｈとなる
飛んだアドレスを指標することになる。従って、ＳＰレ
ジスタ３３は、各ブロックＢにおいてブロックＢ内にあ
る下位１バイトで指標されるアドレスを指標することが
できない。Like the MP register 33, the SP register 33 consists of 2 bytes, and the contents ASP of the upper 2 bytes for each address of the buffer memory 29, which is represented by 3 bytes, is stored in the management device 15. . That is, as in the MP register 32, the SP register 33 has addresses 10000h to 80000h as 200h addresses as one block unit, and 10000h, 10200h, 10400h, etc. every 200h address as shown in FIG.
.., 7FC00h, 7FE00h, 80,000h are used as indices. Therefore, the SP register 33 cannot index the address indexed by the lower 1 byte in the block B in each block B.
【００３０】そして、リードモード時には、ＭＰレジス
タ３２の内容ＡＭＰがＳＰレジスタの内容ＡＳＰより先
行して行くことになる。反対に、ライトモード時には、
ＳＰレジスタの内容ＡＳＰがＭＰレジスタ３２の内容Ａ
ＭＰより先行して行くことになる。In the read mode, the content AMP of the MP register 32 precedes the content ASP of the SP register. On the contrary, in the light mode,
SP register contents ASP is MP register 32 contents A
It will go ahead of the MP.
【００３１】Ｍフラグ３４は、１ビットよりなり、ＭＰ
レジスタ３２のアドレスが２００ｈアドレスの単位で更
新され該アドレスがエンドアドレスＥＲＢまで到達し、
スタートアドレスＳＲＢに切り換わる毎にその時の内容
が「１」時には「０」に、又、「０」時には「１」に管
理装置１５にて変更される。The M flag 34 is made up of 1 bit, and MP
The address of the register 32 is updated in the unit of 200h address, and the address reaches the end address ERB,
Each time the start address SRB is switched, the content at that time is changed to "0" when it is "1" and to "1" when it is "0" by the management device 15.
【００３２】Ｓフラグ３５は、１ビットよりなり、ＳＰ
レジスタ３３のアドレスが２００ｈアドレスの単位で更
新され該アドレスがエンドアドレスＥＲＢまで到達し、
スタートアドレスＳＲＢに切り換わる毎にその時の内容
が「１」時には「０」に、又、「０」時には「１」に管
理装置１５にて変更される。The S flag 35 consists of 1 bit, and SP
The address of the register 33 is updated in units of 200h address, and the address reaches the end address ERB,
Each time the start address SRB is switched, the content at that time is changed to "0" when it is "1" and to "1" when it is "0" by the management device 15.
【００３３】第１レジスタ３６は、３バイトよりなる。
そして、管理装置１５は、ライトモード時においてパソ
コン２８からバッファメモリ２９にデータを転送すると
きの先頭アドレスを、リードモード時においてバッファ
メモリ２９からパソコン２８へデータを転送するときの
先頭アドレスを記憶する。第２レジスタ３７は、３バイ
トよりなる。そして、管理装置１５は、リードモード時
において光ディスク２５からバッファメモリ２９にデー
タを転送するときの先頭アドレスを、ライトモード時に
おいてバッファメモリ２９から光ディスク２５へデータ
を転送するときの先頭アドレスを第２レジスタ３７に記
憶する。The first register 36 consists of 3 bytes.
Then, the management device 15 stores the start address when transferring data from the personal computer 28 to the buffer memory 29 in the write mode, and the start address when transferring data from the buffer memory 29 to the personal computer 28 in the read mode. . The second register 37 consists of 3 bytes. Then, the management device 15 sets the start address when transferring data from the optical disc 25 to the buffer memory 29 in the read mode and the start address when transferring data from the buffer memory 29 to the optical disc 25 in the write mode as the second address. It is stored in the register 37.
【００３４】判定回路部３１は、パソコン２８とバッフ
ァメモリ２９との間でのデータ転送についてＭＰレジス
タ３２、ＳＰレジスタ３３、Ｍフラグ３４、及び、Ｓフ
ラグ３５の内容に基づいて以下のような判定を行う。ま
た、内部プロセッサ１３は、光ディスク２５とバッファ
メモリ２９との間でのデータ転送についてＭＰレジスタ
３２、ＳＰレジスタ３３、Ｍフラグ３４、及び、Ｓフラ
グ３５の内容に基づいて以下のような判定を行う。The judgment circuit section 31 judges the following data transfer between the personal computer 28 and the buffer memory 29 based on the contents of the MP register 32, SP register 33, M flag 34 and S flag 35. I do. Further, the internal processor 13 makes the following determination on the data transfer between the optical disk 25 and the buffer memory 29 based on the contents of the MP register 32, the SP register 33, the M flag 34, and the S flag 35. .
【００３５】Ｍフラグ３４の内容Ｎ１、Ｓフラグ３５の
内容Ｎ２、ＭＰレジスタ３２の内容ＡＭＰ、ＳＰレジス
タ３３の内容ＡＳＰとする。 ［ライトモード時のパソコン２８からバッファメモリ２
９への転送］ （１）Ｎ１＝Ｎ２時、ＡＳＰ＞ＡＭＰの場合には、図４
（ａ）に示すように、空き領域Ｚ２が存在するため、判
定回路部３１はデータの格納が可能で転送できると判定
する。The contents N1 of the M flag 34, the contents N2 of the S flag 35, the contents AMP of the MP register 32, and the contents ASP of the SP register 33 are assumed. [From the personal computer 28 in the write mode to the buffer memory 2
9 transfer] (1) When N1 = N2 and ASP> AMP, FIG.
As shown in (a), since there is a free area Z2, the determination circuit unit 31 determines that the data can be stored and can be transferred.
【００３６】ＡＳＰ＝ＡＭＰの場合には、図４（ｂ）に
示すように、領域Ｚは全て空き領域Ｚ２なるので、判定
回路部３１はデータの格納が可能で転送できると判定す
る。 （２）Ｎ１≠Ｎ２時、ＡＳＰ＝ＡＭＰの場合には、図４
（ｃ）に示すように、全て満領域Ｚ１であるため、判定
回路部３１はデータの格納が不可能で転送不能と判定す
る。In the case of ASP = AMP, as shown in FIG. 4 (b), since the area Z is entirely the empty area Z2, the judgment circuit section 31 judges that the data can be stored and can be transferred. (2) When N1 ≠ N2 and ASP = AMP, FIG.
As shown in (c), since the entire area is Z1, the determination circuit unit 31 determines that data cannot be stored and cannot be transferred.
【００３７】ＡＳＰ＜ＡＭＰの場合には、図４（ｄ）に
示すように、空き領域Ｚ２が存在するため、判定回路部
３１はデータの格納が可能で転送できると判定する。そ
して、判定回路部３１が転送可能と判定すると、バッフ
ァメモリ管理装置１５は第１レジスタ３６に記録された
先頭アドレスに従ってパソコン２８からのデータをバッ
ファメモリ２９に格納する。If ASP <AMP, as shown in FIG. 4 (d), the determination circuit section 31 determines that the data can be stored and can be transferred because the free area Z2 exists. When the determination circuit unit 31 determines that the transfer is possible, the buffer memory management device 15 stores the data from the personal computer 28 in the buffer memory 29 according to the head address recorded in the first register 36.
【００３８】［リードモード時のバッファメモリ２９か
らパソコン２８への転送］ （１）Ｎ１＝Ｎ２時、ＡＳＰ＝ＡＭＰの場合には、図５
（ａ）に示すように、領域Ｚは全て空き領域Ｚ２なるの
で、判定回路部３１は読み出すデータが無く転送不能と
判定する。[Transfer from the buffer memory 29 to the personal computer 28 in the read mode] (1) When N1 = N2 and ASP = AMP, FIG.
As shown in (a), since the entire area Z is the free area Z2, the determination circuit unit 31 determines that there is no data to read and transfer is impossible.
【００３９】ＡＳＰ＜ＡＭＰの場合には、図５（ｂ）に
示すように、満領域Ｚ１が存在するため、判定回路部３
１はデータを読み出すことができ転送できると判定す
る。 （２）Ｎ１≠Ｎ２時、ＡＳＰ＞ＡＭＰの場合には、図５
（ｃ）に示すように、満領域Ｚ１が存在するため、判定
回路部３１はデータを読み出すことができ転送できると
判定する。In the case of ASP <AMP, as shown in FIG. 5 (b), the full area Z1 exists, so the determination circuit unit 3
1 determines that the data can be read and can be transferred. (2) When N1 ≠ N2 and ASP> AMP, FIG.
As shown in (c), since the full area Z1 exists, the determination circuit unit 31 determines that the data can be read and can be transferred.
【００４０】ＡＳＰ＝ＡＭＰの場合には、図５（ｄ）に
示すように、全て満領域Ｚ１であるため、判定回路部３
１はデータを読み出すことができ転送できると判定す
る。そして、判定回路部３１が転送可能と判定すると、
バッファメモリ管理装置１５は第１レジスタ３６に記録
された先頭アドレスに従ってバッファメモリ２９のデー
タを読み出しパソコン２８に転送する。In the case of ASP = AMP, as shown in FIG. 5 (d), since the entire area is the full area Z1, the determination circuit unit 3
1 determines that the data can be read and can be transferred. When the determination circuit unit 31 determines that the transfer is possible,
The buffer memory management device 15 reads the data in the buffer memory 29 according to the head address recorded in the first register 36 and transfers it to the personal computer 28.
【００４１】［ライトモード時のバッファメモリ２９か
ら光ディスク２５への転送］ （１）Ｎ１＝Ｎ２時、ＡＳＰ＞ＡＭＰの場合には、図４
（ａ）に示すように、満領域Ｚ１が存在するため、内部
プロセッサ１３はデータを読み出すことができ転送でき
ると判定する。[Transfer from Buffer Memory 29 to Optical Disc 25 in Write Mode] (1) When N1 = N2 and ASP> AMP, FIG.
As shown in (a), since the full area Z1 exists, the internal processor 13 determines that the data can be read and can be transferred.
【００４２】ＡＳＰ＝ＡＭＰの場合には、図４（ｂ）に
示すように、領域Ｚは全て空き領域Ｚ２なるので、内部
プロセッサ１３は読み出すデータが無く転送不能と判定
する。In the case of ASP = AMP, as shown in FIG. 4B, since the area Z is entirely the empty area Z2, the internal processor 13 determines that there is no data to read and transfer is impossible.
【００４３】（２）Ｎ１≠Ｎ２時、ＡＳＰ＝ＡＭＰの場
合には、図４（ｃ）に示すように、全て満領域Ｚ１であ
るため、内部プロセッサ１３はデータを読み出すことが
でき転送できると判定する。(2) When N1 ≠ N2 and ASP = AMP, as shown in FIG. 4C, since the entire area is Z1, the internal processor 13 can read and transfer the data. judge.
【００４４】ＡＳＰ＜ＡＭＰの場合には、図４（ｄ）に
示すように、満領域Ｚ１が存在するため、内部プロセッ
サ１３はデータを読み出すことができ転送できると判定
する。When ASP <AMP, as shown in FIG. 4 (d), since the full area Z1 exists, the internal processor 13 determines that the data can be read and can be transferred.
【００４５】そして、内部プロセッサ１３が転送可能と
判定すると、バッファメモリ管理装置１５は第２レジス
タ３７に記録された先頭アドレスに従ってバッファメモ
リ２９のデータを読み出し、光ディスク２５に転送す
る。When the internal processor 13 determines that the transfer is possible, the buffer memory management device 15 reads the data in the buffer memory 29 according to the head address recorded in the second register 37 and transfers it to the optical disc 25.
【００４６】［リードモード時の光ディスク２５からバ
ッファメモリ２９への転送］ （１）Ｎ１＝Ｎ２時、ＡＳＰ＝ＡＭＰの場合には、図５
（ａ）に示すように、領域Ｚは全て空き領域Ｚ２なるの
で、内部プロセッサ１３はデータの格納が可能で転送で
きると判定する。[Transfer from the optical disk 25 to the buffer memory 29 in the read mode] (1) When N1 = N2 and ASP = AMP, FIG.
As shown in (a), since the entire area Z is the free area Z2, the internal processor 13 determines that the data can be stored and can be transferred.
【００４７】ＡＳＰ＜ＡＭＰの場合には、図５（ｂ）に
示すように、空き領域Ｚ２が存在するため、内部プロセ
ッサ１３はデータの格納が可能で転送できると判定す
る。 （２）Ｎ１≠Ｎ２時、ＡＳＰ＞ＡＭＰの場合には、図５
（ｃ）に示すように、空き領域Ｚ２が存在するため、内
部プロセッサ１３はデータの格納が可能で転送できると
判定する。If ASP <AMP, as shown in FIG. 5 (b), the internal processor 13 determines that the data can be stored and can be transferred because the free area Z2 exists. (2) When N1 ≠ N2 and ASP> AMP, FIG.
As shown in (c), since the free area Z2 exists, the internal processor 13 determines that the data can be stored and can be transferred.
【００４８】ＡＳＰ＝ＡＭＰの場合には、図５（ｄ）に
示すように、全て満領域Ｚ１であるため、内部プロセッ
サ１３はデータの格納が不可能で転送不能と判定する。
そして、内部プロセッサ１３が転送可能と判定すると、
バッファメモリ管理装置１５は第２レジスタ３７に記録
された先頭アドレスに従って光ディスク２５からのデー
タをバッファメモリ２９に格納する。In the case of ASP = AMP, as shown in FIG. 5 (d), since the entire area is Z1, the internal processor 13 determines that the data cannot be stored and cannot be transferred.
When the internal processor 13 determines that the transfer is possible,
The buffer memory management device 15 stores the data from the optical disk 25 in the buffer memory 29 according to the head address recorded in the second register 37.
【００４９】次に上記のように構成した光ディスク装置
１０の作用について説明する。 〔リードモード〕パソコン２８から光ディスク装置１０
に対して光ディスク２５のデータを読み出すための信号
を出力する。ＭＰＵ２０は、この信号に基づいてリード
モードとなる。ＭＰＵ２０は、サーボ回路２２を介して
スピンドルモータ２３及びドライブヘッド２４を駆動制
御して光ディスク２５のデータの読み出しを行う。Next, the operation of the optical disk device 10 configured as described above will be described. [Read mode] From the personal computer 28 to the optical disk device 10
In response to this, a signal for reading the data on the optical disc 25 is output. The MPU 20 enters the read mode based on this signal. The MPU 20 drives and controls the spindle motor 23 and the drive head 24 via the servo circuit 22 to read data from the optical disc 25.
【００５０】一方、ＭＰＵ２０は、データ処理装置１１
の内部プロセッサ１３に対してリードモードのための処
理動作を実行させる。内部プロセッサ１３は、バッファ
メモリ管理装置１５に対して光ディスク２５からバッフ
ァメモリ２９へのデータの格納及びバッファメモリ２９
からパソコン２８へのデータ転送が可能かどうかの判定
を行わせる。On the other hand, the MPU 20 includes the data processing device 11
And causes the internal processor 13 to execute the processing operation for the read mode. The internal processor 13 stores data in the buffer memory 29 from the optical disk 25 to the buffer memory management device 15 and stores the data in the buffer memory 29.
From the computer 28 to the personal computer 28 is determined.
【００５１】今、図５（ａ）に示す領域Ｚが全て空き領
域Ｚ２の場合には、Ｍフラグ３４及びＳフラグ３５がＮ
１＝Ｎ２であって、ＭＰレジスタ３２の内容ＡＭＰとＳ
Ｐレジスタ３３の内容ＡＳＰが等しくなる。内部プロセ
ッサ１３は、両フラグ３４，３５の内容Ｎ１，Ｎ２、及
び、両レジスタ３２，３３の内容ＡＭＰ，ＡＳＰに基づ
いてデータの格納が可能と判定する。一方、判定回路部
３１は、パソコン２８へのデータ転送は不能と判定す
る。Now, when the area Z shown in FIG. 5A is all empty area Z2, the M flag 34 and the S flag 35 are set to N.
1 = N2, the contents of MP register 32 AMP and S
The contents ASP of the P register 33 become equal. The internal processor 13 determines that data can be stored based on the contents N1 and N2 of both flags 34 and 35 and the contents AMP and ASP of both registers 32 and 33. On the other hand, the determination circuit unit 31 determines that data transfer to the personal computer 28 is impossible.
【００５２】この判定結果に基づいてバッファメモリ管
理装置１５は、メモリコントローラ１８を介して第２レ
ジスタ３７に記録されたアドレスから光ディスク２５か
ら読み出したデータを格納させていく。この時、ＳＰレ
ジスタ３３の内容ＡＳＰはパソコン２８へのデータ転送
は不能で読み出しを行わないので更新されない。又、第
１レジスタ３６の内容も更新されない。一方、第２レジ
スタ３７の内容、即ちアドレスは、データが格納される
ため更新され、次に格納されるアドレスに更新されてい
く。Based on this determination result, the buffer memory management device 15 stores the data read from the optical disk 25 from the address recorded in the second register 37 via the memory controller 18. At this time, the contents ASP of the SP register 33 cannot be updated because the data transfer to the personal computer 28 is impossible and the contents are not read. Moreover, the contents of the first register 36 are not updated. On the other hand, the content of the second register 37, that is, the address is updated because the data is stored, and is updated to the address to be stored next.
【００５３】この時、ＭＰレジスタ３２の内容ＡＭＰ
は、次の２００ｈ先のアドレスに更新される。従って、
この時点で、ＡＭＰ＞ＡＳＰなり、満領域Ｚ１が存在す
ることになる。その結果、内部プロセッサ１３は、両レ
ジスタ３２，３３の内容ＡＭＰ，ＡＳＰに基づいて、デ
ータの格納が可能と判定する。一方、判定回路部３１
は、パソコン２８へのデータ転送は可能と判定する。At this time, the contents AMP of the MP register 32
Is updated to the address 200h ahead. Therefore,
At this point, AMP> ASP, and the full area Z1 exists. As a result, the internal processor 13 determines that the data can be stored based on the contents AMP and ASP of the registers 32 and 33. On the other hand, the determination circuit unit 31
Determines that data transfer to the personal computer 28 is possible.
【００５４】従って、バッファメモリ管理装置１５は、
第２レジスタ３７の内容に従って順次光ディスク２５か
ら読み出されたデータを格納して行く。一方、バッファ
メモリ管理装置１５は、第１レジスタ３６の内容に従っ
てバッファメモリ２９に格納されたデータを読み出しパ
ソコン２８に転送する。Therefore, the buffer memory management device 15
The data read from the optical disc 25 is sequentially stored according to the contents of the second register 37. On the other hand, the buffer memory management device 15 reads the data stored in the buffer memory 29 according to the contents of the first register 36 and transfers it to the personal computer 28.
【００５５】そして、バッファメモリ２９へのデータの
格納及び読み出しとともに、前記したように両フラグ３
４，３５の内容Ｎ１，Ｎ２、及び、両レジスタ３２，３
３の内容ＡＭＰ，ＡＳＰは、更新されて行く。バッファ
メモリ管理装置１５は、判定回路部３１をその更新され
た内容に基づいてデータの格納及び読み出しの可能有無
を判定させながら光ディスク２５のデータをバッファメ
モリ２９を介してパソコン２８に転送する。Then, as well as storing and reading data in the buffer memory 29, both flags 3 are read as described above.
4 and 35 contents N1 and N2, and both registers 32 and 3
The contents AMP and ASP of 3 are updated. The buffer memory management device 15 transfers the data of the optical disc 25 to the personal computer 28 through the buffer memory 29 while determining the presence / absence of data storage / readout on the basis of the updated contents by the determination circuit unit 31.
【００５６】〔ライトモード〕パソコン２８から光ディ
スク装置１０に対して当該パソコン２８のデータを光デ
ィスク２５に書き込むための信号を出力する。ＭＰＵ２
０は、この信号に基づいてライトモードとなる。ＭＰＵ
２０は、サーボ回路２２を介してスピンドルモータ２３
及びドライブヘッド２４を駆動制御して光ディスク２５
へのデータの書込を行う。[Write Mode] The personal computer 28 outputs a signal for writing the data of the personal computer 28 to the optical disc 25 to the optical disc device 10. MPU2
0 becomes the write mode based on this signal. MPU
20 is a spindle motor 23 via a servo circuit 22.
And drive the drive head 24 to control the optical disk 25.
Write data to.
【００５７】一方、ＭＰＵ２０は、データ処理装置１１
の内部プロセッサ１３に対してライトモードのための処
理動作を実行させる。内部プロセッサ１３は、バッファ
メモリ管理装置１５に対してパソコン２８からバッファ
メモリ２９へのデータの格納を行わせるとともに、バッ
ファメモリ２９から光ディスク２５へのデータ転送が可
能かどうかの判定を行う。On the other hand, the MPU 20 includes the data processing device 11
And causes the internal processor 13 to execute the processing operation for the write mode. The internal processor 13 causes the buffer memory management device 15 to store data from the personal computer 28 into the buffer memory 29, and also determines whether data transfer from the buffer memory 29 to the optical disc 25 is possible.
【００５８】今、図４（ｂ）に示す領域Ｚが全て空き領
域Ｚ２の場合には、Ｍフラグ３４及びＳフラグ３５がＮ
１＝Ｎ２であって、ＭＰレジスタ３２の内容ＡＭＰとＳ
Ｐレジスタ３３の内容ＡＳＰが等しくなる。判定回路部
３１は、両フラグ３４，３５の内容Ｎ１，Ｎ２、及び、
両レジスタ３２，３３の内容ＡＭＰ，ＡＳＰに基づいて
データの格納が可能と判定する。一方、内部プロセッサ
１３は、光ディスク２５へのデータ転送は不能と判定す
る。Now, when the area Z shown in FIG. 4B is all empty area Z2, the M flag 34 and the S flag 35 are set to N.
1 = N2, the contents of MP register 32 AMP and S
The contents ASP of the P register 33 become equal. The determination circuit unit 31 includes the contents N1 and N2 of both flags 34 and 35, and
It is determined that data can be stored based on the contents AMP and ASP of both registers 32 and 33. On the other hand, the internal processor 13 determines that data transfer to the optical disc 25 is impossible.
【００５９】この判定結果に基づいてバッファメモリ管
理装置１５は、メモリコントローラ１８を介して第１レ
ジスタ３６に記録されたアドレスからパソコン２８から
出力されたデータを格納させていく。この時、ＭＰレジ
スタ３２の内容ＡＭＰは光ディスク２５へのデータ転送
は不能で読み出しを行わないので更新されない。又、第
２レジスタ３７の内容も更新されない。一方、第１レジ
スタ３６の内容、即ちアドレスは、データが格納される
ため更新され、次に格納されるアドレスに更新されてい
く。Based on this determination result, the buffer memory management device 15 stores the data output from the personal computer 28 from the address recorded in the first register 36 via the memory controller 18. At this time, the content AMP of the MP register 32 is not updated because data transfer to the optical disc 25 is impossible and reading is not performed. Also, the contents of the second register 37 are not updated. On the other hand, the content of the first register 36, that is, the address, is updated because the data is stored, and is updated to the address to be stored next.
【００６０】この時、ＳＰレジスタ３３の内容ＡＳＰ
は、次の２００ｈ先のアドレスに更新される。従って、
この時点で、ＡＳＰ＞ＡＭＰなり、満領域Ｚ１が存在す
ることになる。その結果、判定回路部３１は、両レジス
タ３２，３３の内容ＡＭＰ，ＡＳＰに基づいて、データ
の格納が可能と判定する。一方、内部プロセッサ１３
は、光ディスク２５へのデータ転送は可能と判定する。At this time, the contents ASP of the SP register 33
Is updated to the address 200h ahead. Therefore,
At this point, ASP> AMP, and the full area Z1 exists. As a result, the determination circuit unit 31 determines that the data can be stored based on the contents AMP and ASP of the registers 32 and 33. On the other hand, the internal processor 13
Determines that data transfer to the optical disc 25 is possible.
【００６１】従って、バッファメモリ管理装置１５は、
第１レジスタ３６の内容に従って順次パソコン２８から
出力されたデータを格納して行く。一方、バッファメモ
リ管理装置１５は、第２レジスタ３７の内容に従ってバ
ッファメモリ２９に格納されたデータを読み出し光ディ
スク２５に転送する。Therefore, the buffer memory management device 15
The data output from the personal computer 28 is sequentially stored according to the contents of the first register 36. On the other hand, the buffer memory management device 15 reads the data stored in the buffer memory 29 according to the contents of the second register 37 and transfers it to the optical disc 25.
【００６２】そして、バッファメモリ２９へのデータの
格納及び読み出しとともに、前記したように両フラグ３
４，３５の内容Ｎ１，Ｎ２、及び、両レジスタ３２，３
３の内容ＡＭＰ，ＡＳＰは、更新されて行く。バッファ
メモリ管理装置１５は、判定回路部３１をその更新され
た内容に基づいてデータの格納及び読み出しの可能有無
を判定させながらパソコン２８のデータをバッファメモ
リ２９を介して光ディスク２５に転送する。Then, as well as storing and reading data in the buffer memory 29, both flags 3 are read as described above.
4 and 35 contents N1 and N2, and both registers 32 and 3
The contents AMP and ASP of 3 are updated. The buffer memory management device 15 transfers the data of the personal computer 28 to the optical disc 25 via the buffer memory 29 while making the determination circuit unit 31 determine whether the data can be stored or read based on the updated contents.
【００６３】以上詳述したように、本実施の形態によれ
ば、以下の効果を有する。 （１）バッファメモリ２９のアドレスを指標するＭＰレ
ジスタ３２及びＳＰレジスタ３３について、３バイトで
表されるアドレスを上位２バイトで指標するようにし
た。即ち、本実施の形態では、ＭＰレジスタ３２及びＳ
Ｐレジスタ３３で指標するアドレスを２００ｈアドレス
おきに指標するようにした。従って、従来のように全て
のアドレスを指標するために３バイトの容量を必要とす
るレジスタに比べて１バイト分だけその容量を小さくす
ることができる。その結果、その少なくなった分だけチ
ップ面積を小さくすることができ、データ処理装置１１
全体を小型化することができる。As described in detail above, according to this embodiment, the following effects are obtained. (1) Regarding the MP register 32 and the SP register 33 that index the address of the buffer memory 29, the address represented by 3 bytes is indexed by the upper 2 bytes. That is, in the present embodiment, the MP register 32 and S
Addresses indexed by the P register 33 are indexed every 200h addresses. Therefore, the capacity can be reduced by 1 byte as compared with the conventional register which requires a capacity of 3 bytes for indexing all addresses. As a result, the chip area can be reduced by the reduced amount, and the data processing device 11
The whole can be reduced in size.
【００６４】（２）判定回路部３１で比較する内容ＡＭ
Ｐ，ＡＳＰが２バイトと小さくなるため、その分だけ回
路規模を小さくすることができる。さらに、内部プロセ
ッサ１３及び判定回路部３１で比較する内容ＡＭＰ，Ａ
ＳＰが２バイトと小さくなるため、比較処理速度を速く
することができる。更に、内部プロセッサ１３におい
て、比較処理のためのプログラム量もその分だけ少なく
することができる。(2) Contents AM to be compared by the judgment circuit section 31
Since P and ASP are as small as 2 bytes, the circuit scale can be reduced accordingly. Further, contents AMP and A to be compared by the internal processor 13 and the determination circuit unit 31.
Since the SP is as small as 2 bytes, the comparison processing speed can be increased. Furthermore, in the internal processor 13, the amount of programs for comparison processing can be reduced accordingly.
【００６５】本発明は上記実施の形態に限定されるもの
ではなく、以下のように実施してもよい。 （１）前記実施の形態では、バッファメモリ２９に格納
されるデータ長の単位は、２００ｈアドレス分のユーザ
データのみが格納されるようにしたが、ユーザデータと
エラー訂正符号（ＥＣＣ）等を含む２６２ｈ、又は、２
５８ｈアドレス分に相当する長いデータ長のものでもよ
い。この場合、第１又は第２レジスタ３７の内容は、順
次アドレスを更新する。The present invention is not limited to the above embodiment, but may be carried out as follows. (1) In the above embodiment, the unit of the data length stored in the buffer memory 29 is such that only the user data for 200h addresses is stored, but the user data and the error correction code (ECC) are included. 262h or 2
It may have a long data length corresponding to 58h addresses. In this case, the contents of the first or second register 37 sequentially update the address.
【００６６】一方、ＭＰレジスタ３２及びＳＰレジスタ
３３の内容ＡＭＰ，ＡＳＰは、２００ｈアドレスの単位
で更新される。従って、例えばＳＰレジスタ３３の内容
ＡＳＰは、格納される前の内容ＡＳＰから２００ｈ先の
次のブロックＢのアドレスの前のアドレスまででデータ
の格納が完了された時にはそのままの内容ＡＳＰが保持
される。又、格納される前の内容ＡＭＰから２００ｈ先
の次のブロックＢのアドレスを超えたアドレスまでデー
タが格納された時には、ＳＰレジスタ３３の内容ＡＳＰ
は、その次の２００ｈ先のアドレスに更新される。On the other hand, the contents AMP and ASP of the MP register 32 and the SP register 33 are updated in units of 200h address. Therefore, for example, the content ASP of the SP register 33 is retained as it is when the data storage is completed from the content ASP before being stored to the address before the address of the next block B 200h ahead. . Further, when data is stored from the content AMP before being stored to the address exceeding the address of the next block B 200h ahead, the content ASP of the SP register 33 is stored.
Is updated to the address 200h ahead.
【００６７】尚、次のアドレスが超えてデータが格納さ
れる場合であって、そのアドレスが図３に示すようにエ
ンドアドレスＥＲＢを超える場合には、その格納される
データだけは、そのままエンドアドレスＥＲＢを超えて
格納するようにする。そして、以後、スタートアドレス
ＳＲＢから書き込むようにする。この場合、ＭＰレジス
タ３２又はＳＰレジスタ３３の内容ＡＭＰ，ＡＳＰは、
スタートアドレスＳＲＢとなる。従って、この場合には
ユーザデータのみのデータの授受以外のユーザデータに
エラー訂正符号（ＥＣＣ）等のその他のデータを付加し
てのデータの授受に行うことができる。If the next address is exceeded and the data is stored, and the address exceeds the end address ERB as shown in FIG. 3, only the stored data remains the end address. Store beyond the ERB. Then, after that, writing is performed from the start address SRB. In this case, the contents AMP and ASP of the MP register 32 or the SP register 33 are
It becomes the start address SRB. Therefore, in this case, it is possible to send / receive data by adding other data such as an error correction code (ECC) to the user data other than the sending / receiving of only the user data.
【００６８】（２）前記実施の形態は、ＭＰレジスタ３
２及びＳＰレジスタ３３の内容ＡＭＰ，ＡＳＰは、２０
０ｈアドレス単位で更新させたが、１００ｈアドレス単
位、４００ｈアドレス単位等種々変更して実施してもよ
い。(2) In the above embodiment, the MP register 3
2 and the contents of the SP register 33 AMP and ASP are 20
Although it is updated in 0h address units, various changes such as 100h address units and 400h address units may be performed.
【００６９】（３）前記実施の形態では、ＳＣＳＩ規格
に基づいて光ディスク装置１０と外部装置としのパソコ
ン２８との間のデータ授受に具体化したが、ＡＴＡ規
格、例えばパソコン本体の外部装置としての制御装置
（ＣＰＵ）と当該パソコン本体内に内蔵された磁気ディ
スク装置との間でデータの授受を行うようにしたバッフ
ァメモリ管理装置に応用してもよい。(3) In the above embodiment, the data transfer between the optical disk device 10 and the personal computer 28 as an external device is embodied based on the SCSI standard. It may be applied to a buffer memory management device adapted to exchange data between the control device (CPU) and the magnetic disk device built in the personal computer body.
【００７０】[0070]
【発明の効果】以上詳述したように本発明によれば、バ
ッファメモリの空き領域等を指標するポインタを保持す
るレジスタの容量を小さくでき半導体集積回路装置の小
型化を図ることができる。As described above in detail, according to the present invention, it is possible to reduce the capacity of the register for holding the pointer that indicates the free area of the buffer memory and the like, and to reduce the size of the semiconductor integrated circuit device.
【図１】 データ処理システムの概要を示すブロック回
路図。FIG. 1 is a block circuit diagram showing an outline of a data processing system.
【図２】 バッファメモリの構成を説明するためのバッ
ファメモリの構成図。FIG. 2 is a configuration diagram of a buffer memory for explaining the configuration of the buffer memory.
【図３】 バッファメモリの別例を説明する説明図。FIG. 3 is an explanatory diagram illustrating another example of a buffer memory.
【図４】 （ａ）〜（ｄ）は格納領域における満領域と
空き領域との関係を示す説明図。4A to 4D are explanatory views showing the relationship between a full area and a free area in a storage area.
【図５】 （ａ）〜（ｄ）は格納領域における満領域と
空き領域との関係を示す説明図。5A to 5D are explanatory views showing the relationship between a full area and a free area in a storage area.
【図６】 リードモード時の満領域と空き領域との関係
を示す説明図。FIG. 6 is an explanatory diagram showing a relationship between a full area and an empty area in a read mode.
【図７】 ライトモード時の満領域と空き領域との関係
を示す説明図。FIG. 7 is an explanatory diagram showing a relationship between a full area and an empty area in a write mode.
１０ 光ディスク装置 １１ データ処理装置 １３ 内部プロセッサ １５ バッファメモリ管理装置 ２０ ＭＰＵ ２４ ドライブヘッド ２５ 光ディスク ２８ パソコン ２９ バッファメモリ ３１ 判定回路部 ３２ ＭＰレジスタ ３３ ＳＰレジスタ ３４ Ｍフラグ ３５ Ｓフラグ Ｚ 格納領域 Ｚ１ 満領域 Ｚ２ 空き領域 10 optical disk device 11 data processing device 13 internal processor 15 buffer memory management device 20 MPU 24 drive head 25 optical disk 28 personal computer 29 buffer memory 31 determination circuit section 32 MP register 33 SP register 34 M flag 35 S flag Z storage area Z1 full area Z2 Free space
Claims (5)
れるリードモード時のデータ、及び、外部装置から出力
され記録媒体に書き込まれるライトモード時のデータを
一時格納するバッファメモリに対して前記記録媒体との
間でリードモード時には格納のための先頭アドレスを、
又、ライトモード時には読み出しのための先頭アドレス
を指標する第１ポインタと、同じくバッファメモリに対
して前記外部装置との間でリードモード時には読み出し
のための先頭アドレスを、又、ライトモード時には格納
のための先頭アドレスを指標する第２ポインタとを設
け、前記第１及び第２ポインタの内容を比較して前記バ
ッファメモリにおける満領域及び空き領域の有無を判定
するバッファメモリ管理方法において、 前記第１及び第２ポインタにて指標されるアドレスを複
数アドレス単位で更新させるようにしたことを特徴とす
るバッファメモリ管理方法。1. A recording medium for a buffer memory for temporarily storing data in a read mode which is read from a recording medium and transferred to an external device, and data which is output from an external device and written in a recording medium in a write mode. And the start address for storing in read mode,
Further, in the write mode, the first pointer for indicating the leading address for reading and the leading address for reading in the buffer memory with the external device are also stored in the reading mode and in the writing mode. And a second pointer for indexing the start address for determining the presence or absence of a full area and a free area in the buffer memory by comparing the contents of the first and second pointers. And a buffer memory management method characterized in that the address indexed by the second pointer is updated in units of a plurality of addresses.
法において、前記バッファメモリはスタートアドレスと
エンドアドレスとで定義された格納領域に前記データが
格納されるリングバッファメモリであって、その格納領
域中のアドレスの数は前記第１及び第２ポインタが更新
する複数アドレスの整数倍であり、前記第１及び第２ポ
インタが更新する複数アドレス分に相当するバッファメ
モリの記憶領域は、リードモード時及びライトモード時
に転送されるデータの単位データ長と一致するようにし
たバッファメモリ管理方法。2. The buffer memory management method according to claim 1, wherein the buffer memory is a ring buffer memory in which the data is stored in a storage area defined by a start address and an end address. The number of addresses therein is an integral multiple of the plurality of addresses updated by the first and second pointers, and the storage area of the buffer memory corresponding to the plurality of addresses updated by the first and second pointers is in the read mode. And a buffer memory management method adapted to match a unit data length of data transferred in the write mode.
法において、前記リードモード時及びライトモード時に
転送されるデータは、記録媒体に書き込まれる１セクタ
分のユーザデータであるバッファメモリ管理方法。3. The buffer memory management method according to claim 2, wherein the data transferred in the read mode and the write mode is user data for one sector written in a recording medium.
法において、前記バッファメモリはスタートアドレスと
エンドアドレスとで定義された格納領域に前記データが
格納されるリングバッファメモリであって、その格納領
域中のアドレスの数は前記第１及び第２ポインタが更新
する複数アドレスの整数倍であり、第１及び第２ポイン
タが更新する複数アドレス分に相当するバッファメモリ
の記憶領域は、リードモード時及びライトモード時に転
送されるデータの単位データ長より小さく、前記バッフ
ァに格納されるデータがエンドアドレスを超えて格納さ
れる場合にはそのデータをエンドアドレスに続くアドレ
スに格納した後、新たなデータは前記スタートアドレス
から格納させるようにしたバッファメモリ管理方法。4. The buffer memory management method according to claim 1, wherein the buffer memory is a ring buffer memory in which the data is stored in a storage area defined by a start address and an end address. The number of addresses therein is an integral multiple of the plurality of addresses updated by the first and second pointers, and the storage area of the buffer memory corresponding to the plurality of addresses updated by the first and second pointers is in the read mode and If the data length is smaller than the unit data length of the data transferred in the write mode and the data stored in the buffer exceeds the end address, the new data is stored after the data is stored at the address following the end address. A buffer memory management method for storing data from the start address.
れるリードモード時のデータ、及び、外部装置から出力
され記録媒体に書き込まれるライトモード時のデータを
一時格納するバッファメモリに対して前記記録媒体との
間でリードモード時には格納のための先頭アドレスを、
又、ライトモード時には読み出しのための先頭アドレス
を指標する第１ポインタを保持する記録媒体用レジスタ
と、 前記バッファメモリに対して前記外部装置との間でリー
ドモード時には読み出しのための先頭アドレスを、又、
ライトモード時には格納のための先頭アドレスを指標す
る第２ポインタを保持する外部装置用レジスタと、 前記記録媒体用レジスタと外部装置用レジスタの内容を
比較して前記バッファメモリにおける満領域及び空き領
域の有無を判定する判定回路部とを備えたバッファメモ
リ管理装置において、 前記記録媒体用レジスタ及び外部装置用レジスタは、保
持されるアドレスを複数アドレス単位で更新させるため
に、全アドレスを指標するビット数に対して上位複数ビ
ットを指標するだけの容量にて構成したことを特徴とす
るバッファメモリ管理装置。5. A recording medium for a buffer memory for temporarily storing data in a read mode which is read from a recording medium and transferred to an external device, and data which is output from an external device and written in a recording medium in a write mode. And the start address for storing in read mode,
In addition, in the write mode, between the recording medium register holding a first pointer for indicating the start address for reading, and the external device with respect to the buffer memory, the start address for reading in the read mode, or,
In the write mode, the contents of the recording medium register and the external device register for holding a second pointer that indicates the start address for storage are compared with the contents of the recording medium register and the external device register to compare the full area and the empty area of the buffer memory. In a buffer memory management device including a determination circuit unit that determines presence / absence, the recording medium register and the external device register have the number of bits indicating all addresses in order to update the held address in a unit of a plurality of addresses. A buffer memory management device characterized in that the buffer memory management device is configured with a capacity that only indicates the upper bits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26452295A JPH09106341A (en) | 1995-10-12 | 1995-10-12 | Method for controlling buffer memory and device therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26452295A JPH09106341A (en) | 1995-10-12 | 1995-10-12 | Method for controlling buffer memory and device therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09106341A true JPH09106341A (en) | 1997-04-22 |
Family
ID=17404431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26452295A Withdrawn JPH09106341A (en) | 1995-10-12 | 1995-10-12 | Method for controlling buffer memory and device therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09106341A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109992535A (en) * | 2017-12-29 | 2019-07-09 | 华为技术有限公司 | A kind of storage controlling method, device and system |
-
1995
- 1995-10-12 JP JP26452295A patent/JPH09106341A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109992535A (en) * | 2017-12-29 | 2019-07-09 | 华为技术有限公司 | A kind of storage controlling method, device and system |
| CN109992535B (en) * | 2017-12-29 | 2024-01-30 | 华为技术有限公司 | Storage control method, device and system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100193779B1 (en) | Semiconductor disk device | |
| JP3330187B2 (en) | Memory card | |
| JP2002520691A (en) | Method and apparatus for storing different data structures | |
| JP2000510634A (en) | Increased memory performance in flash memory devices by performing simultaneous write operations to multiple devices | |
| US20080109627A1 (en) | Nonvolatile Memory Device And Method For Accessing Nonvolatile Memory Device | |
| JPH11282629A (en) | Method for dynamically mapping data and command between systems and signal carrier medium and device | |
| JPH0122940B2 (en) | ||
| JPH09171486A (en) | Pc card | |
| KR100659915B1 (en) | Method and apparatus for transferring data | |
| JPS6232494B2 (en) | ||
| US20060277326A1 (en) | Data transfer system and method | |
| JPH09106341A (en) | Method for controlling buffer memory and device therefor | |
| JPH07210468A (en) | Semiconductor auxiliary memory | |
| US6523105B1 (en) | Recording medium control device and method | |
| JPS5938930A (en) | Optical disk controller | |
| JP2852935B2 (en) | Information playback device | |
| JPS6331809B2 (en) | ||
| JP2001209577A (en) | Information recording and reproducing device | |
| JPH0143332B2 (en) | ||
| JPH0541037A (en) | Digital data recording and reproducing device | |
| JP2003178280A (en) | Memory card | |
| JPS607521A (en) | Control system for file memory | |
| JPS6243745A (en) | Information processor | |
| JPH09114598A (en) | Disk cache device | |
| JPH08179894A (en) | Memory system, and memory system applied to disk recording and reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |