JP2852935B2

JP2852935B2 - 情報再生装置

Info

Publication number: JP2852935B2
Application number: JP1075416A
Authority: JP
Inventors: 重之谷輪
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-03-28
Filing date: 1989-03-28
Publication date: 1999-02-03
Anticipated expiration: 2014-02-03
Also published as: US5689630A; JPH02254680A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、１つの情報ブロックに複数種類の情報が含
まれる情報記録フォーマットを有する記録媒体を用いる
情報再生装置に関する。

［従来の技術］この種の情報記録再生装置における情報の記録は、一
般にある定まったブロックを１単位として行なわれる。
このブロックは、通常セクタと呼ばれており、所定のビ
ット数のデータやエラー訂正コード等から構成される。

第９図は、このセクタ50のフォーマットの一例を示す
模式図である。

このセクタ50は、アドレス情報51と、ユーザデータ52
と、コントロールデータ53より構成されている。通常の
アクセス時には、上記アドレス情報51を再生することに
より、セクタ50の位置を確認し、目標のセクタへ到達す
る。そして、ユーザデータ52とコントロールデータ53と
の記録または再生を行なう。

コントロールデータ53は、ユーザデータ52の管理等に
用いられるものであり、通常はホストコンピュータ等の
上位装置へは伝送されない。

また、上記セクタ50を複数個まとめて構成したブロッ
クをトラックという。

第10図は、このようなトラック60のフォーマットの一
例を示す模式図である。

各トラック60には、10個のセクタ50と１個の交替セク
タ70が設けられている。この交替セクタ70は、通常のセ
クタ50がディフェクト等で使用できない場合に用いるも
のであり、そのフォーマットは通常のセクタと同様であ
る。

なお、このようなトラック60は、情報記録媒体がディ
スク状である場合、円周１周分で１トラックとすること
が多い。

第11図は、従来の記録再生方式による情報記録再生装
置を概念的に説明するブロック図である。

この装置において、情報記録媒体19上の情報を再生す
る場合、目標セクタの先頭データから再生した順番に記
憶手段６へ転送する。そして転送終了後、マイクロプロ
セッサ５が、記憶手段６内の各セクタの情報からコント
ロールデータ53だけを抜取り、このコントロールデータ
53に基づいて図示しない上位装置へ転送する転送データ
を構成する。このとき、通常セクタ50にデフェクト等が
あるため、再生不可能であった場合には、対応する交替
セクタ70で代替する。この交替セクタ70の構成は、第12
図に示すように、通常のセクタ50と同様であり、アドレ
ス情報71と、ユーザデータ72と、コントロールデータ73
より構成されている。不良セクタ50と交替セクタ70の対
応関係は交替セクタ70のコントロールデータ73より判断
する。

［発明が解決しようとする課題］しかしながら、上記従来技術では、情報記録媒体19か
ら再生したすべての情報を同一の記憶手段に連続して取
込む構成であるため、一旦情報を記憶手段に取込んだ
後、上位装置へ転送するための転送データを再構築する
にあたり、以下のような欠点があった。

（Ａ）各セクタの情報からコントロールデータのみを取
り出す必要があり、制御が複雑である。

（Ｂ）転送データを上位装置へ転送する場合に、有効な
データの位置が連続しておらず、制御が複雑でしかも処
理時間が長くかかる。

また、（Ｂ）の不都合を解消するため、記憶手段を別
に用意し、ここに転送用データを集めて上位装置へ送る
こも可能であるが、このように転送用データを別の記憶
手段に入れ換えるために、時間が長くかかる問題点があ
る。

本発明は、記録媒体において読出対象の情報ブロック
に欠陥があった場合でも、正しいデータを迅速に再構成
してコンピュータへ転送することができる情報再生装置
を提供することを目的とする。

［課題を解決するための手段］本発明は、複数の情報記録ブロックと少なくとも１つ
の交替記録ブロックとを有する情報トラックを複数有
し、上記情報記録ブロックおよび上記交替記録ブロック
の各々がブロックの位置を表すアドレスデータと任意の
ユーザデータと上記ユーザデータを管理する制御データ
とを記録している記録媒体からデータを読み出し、コン
ピュータへ転送する情報再生装置において、上記記録媒
体に記録された情報を読み出す読出手段と、第１、第
２、第３の記憶領域を有し、上記読出手段により読み出
したデータを一時的に記憶する記憶手段と、上記読出手
段から読み出されたデータを上記記憶手段へ転送する転
送手段と、上記情報記録ブロックと上記交替記録ブロッ
クからのデータを読み出させ、上記情報記録ブロックか
らのユーザデータを上記記憶手段の第１の記憶領域に記
憶させ、上記交替記録ブロックからのユーザ情報を上記
第２の記憶領域に記憶させ、上記情報記録ブロックおよ
び上記交替記録ブロックからの制御データを上記第３の
記憶領域に記憶させ、上記コンピュータへ転送する１単
位の情報が上記記憶手段に記憶された後、上記第３の記
憶領域に記憶された制御データにしたがって上記第１、
第２の記憶領域に記憶されているユーザデータを再構成
し、再構成したユーザデータを上記コンピュータへ転送
させる制御手段とを有することを特徴とする。

［作用］本発明では、記録媒体の各情報ブロックに設けられた
情報記録ブロックおよび交替記録ブロックからデータを
読み出してバッファに記憶するときに、情報記録ブロッ
クのユーザデータ、交替記録ブロックのユーザデータ、
情報記録ブロックと交替記録ブロックの制御データとい
う種類毎に異なる記憶領域にデータを記憶させ、制御デ
ータにしたがって情報記録ブロックのユーザデータと交
替記録ブロックのユーザデータを再構成してコンピュー
タへ転送することにより、記録媒体において読出対象の
情報ブロックに欠陥があった場合でも、正しいデータを
迅速に再構成してコンピュータへ転送することができ
る。

また、このような各種の情報を複数の格納先に転送す
る制御をDMAによって行えば、さらに制御が簡単にな
り、迅速な処理を得ることができる。

［実施例］第１図は、本発明の第１実施例による情報記録再生装
置を概念的に示すブロック図である。

この情報記録再生装置１に用いられる情報記録媒体19
は、通常のセクタ50と交替セクタ70とから構成されるト
ラック60を有するものであり、各セクタ50、70は、第９
図および第12図に示すものと同様に、アドレス情報51、
71と、ユーザデータ52、72と、コントロールデータ53、
73とを有している。

情報記録再生装置１は、交替セクタ70のための記憶手
段２と、通常のセクタ50のコントロールデータ53を格納
するための記憶手段３と、通常のセクタ50のユーザデー
タ52を格納するための記憶手段４と、上記記憶手段３の
コントロールデータ53に基づいて、記憶手段２の交替セ
クタ70を用いることにより、記憶手段４のユーザデータ
を再構成するためのマイクロプロセッサ５とを有してい
る。

第２図は、この情報記録再生装置１における再生時の
動作を示すフローチャートである。

まず、情報記録媒体19が情報再生装置１に装着される
と、図示しない上位装置からの再生コマンドの受信待ち
状態となる（S1）。そして再生コマンドを受信すると、
目標のセクタまでシークし（S2）、目標セクタのアドレ
ス情報を再生する（S3）。ここで目標セクタが交替セク
タ70であるか否かの判定を行ない（S4）、交替セクタ70
でない場合には、続いてユーザデータ52を再生し、これ
をユーザデータ用記憶手段４へ転送して記憶する（S
6）。

次に、コントロールデータ53を再生し、これをコント
ロールデータ用記憶手段３へ転送し記憶する（S7）。

また、S4において交替セクタ70である場合には、この
交替セクタのデータを交替セクタ用記憶手段２へ転送し
て記憶する（S5）。

以下同様にして上位装置から指示されたセクタ数だけ
上記S3〜S7の動作を繰返す。そして要求されたデータを
再生し終ったならば（S8）、代替処理を行なう（S9）。
この代替処理においては、マイクロプロセッサ５は、予
め分類して記憶されているデータのうち、コントロール
データ用記憶手段３のデータを連続して読出し、交替セ
クタ用記憶手段２のデータをユーザデータ用記憶手段４
の所定の位置へ転送し、上位装置への転送用データを構
成するものである。そしてこの処理がすべて終了した
後、マイクロプロセッサ５は、ユーザデータ用記憶手段
４から上位装置へ順に連続してデータを送出する（S1
0）。

このようにして再生コマンドに対する処理が終了し、
次のコマンド入力待ちの状態へ移行する。

また、情報の記録については、従来とほぼ同様に、ユ
ーザデータ用記憶手段４へ上位装置よりデータを転送
し、これと同時にマイクロプロセッサ５によりコントロ
ールデータ53をコントロールデータ用記憶手段３へ書込
む。そして、情報記録媒体19への記録時に、ユーザデー
タに続いてコントロールデータを出力し順次記録する。

また、交替セクタ70は、不良セクタが発生した場合、
対応するユーザデータ52をユーザデータ用記憶手段４か
ら出力し、交替に関するコントロールデータ53を付加し
て記録する。したがって記録時には、交替セクタ用記憶
手段２は使用しなくてもよい。

また、第３図は、本発明の第２実施例を示すブロック
図である。

この情報記録再生装置１は、ディスク状の情報記録媒
体19に対し情報の記録または再生を行なうものであり、
装置全体を制御するマイクロプロセッサ20と、各種メモ
リや入出力装置間におけるDMA転送を行なうDMAコントロ
ーラ21と、リード／ライト部23との記録／再生データの
送受信またはコマンド／ステータスデータの送受信を行
なうドライブコントローラ22と、情報記録媒体19から情
報を再生してドライブコントローラ22へ伝送したり、反
対にドライブコントローラ22から伝送された情報を情報
記録媒体19へ記録するリード／ライト部23と、再生時に
はDMAコントローラ21によってドライブコントローラ22
から転送された再生情報を記憶し、記録時にはDMAコン
トローラ21によってホストインタフェースコントローラ
17から転送された記録情報を記憶するバッファメモリ14
〜16へ、再生時には上位のホストコンピュータ18へ再生
情報を転送し、記録時にはホストコンピュータ18から記
録情報を受信するホストインタフェースコントローラ17
とを有している。

また、情報記録媒体19は、光ディスクとして構成さ
れ、リード／ライト部23から出力される光ビーム130に
よりデータの書込みおよび再生を行なうようになってい
る。この情報記録媒体19は、通常のセクタ50と交替セク
タ70とを有している。通常のセクタ50は、アドレス情報
51とユーザデータ52とコントロールデータ53より構成さ
れている。また交替セクタ70は、アドレス情報71と交替
データ72とコントロールデータ73より構成されている。

第４図は、このような情報記録再生装置１の再生時に
おけるマイクロプロセッサ20を中心とする制御動作を示
すフローチャートである。

この情報記録再生装置１では、上記情報記録媒体19が
装着された状態で、ホストコンピュータ18からホストイ
ンタフェースコントローラ17に再生コマンドが送られ、
これをマイクロプロセッサ20が受取ると（S21）、マイ
クロプロセッサ20は、この再生コマンドドライブコント
ローラ22へ伝送する前にシークコマンドをドライブコン
トローラ22を通してリード／ライト部23へ送出する（S2
2）。このシークコマンドは、目標のセクタへ光ビーム1
30を移動させるコマンドである。

リード／ライト部23は、上記シークコマンドに従って
光ビーム130を移動させ、各セクタのアドレス情報51を
順次再生していき、目標のセクタ50を探し出す（S2
3）。そして、このセクタ50のアドレス情報51は、同時
にドライブコントローラ22へ送られ、ドライブコントロ
ーラ22では、このアドレス情報51から現在の光ビームの
位置を知ることになる。このようにしてリード／ライト
部23の制御により、光ビーム130が目標のセクタに到達
すると（S24）、この到達した旨の情報がドライブコン
トローラ22を通してマイクロプロセッサ20へ伝えられ
る。

ここでマイクロプロセッサ20は、上記再生コマンドを
ドライブコントローラ22へ送出する（S25）。この再生
コマンドには目標のセクタのアドレス情報51が含まれて
おり、上記シークコマンド同様にリード／ライト部23へ
伝えられる。これによって光ビーム130は、再びセクタ
のアドレス情報51を再生していき（S26）、目標のセク
タのアドレス情報51を確認後（S27）、そのセクタのユ
ーザデータ52とコントロールデータ53とをドライブコン
トローラ22へ送る（S28）。ドライブコントローラ22で
は、セクタの先頭から予め設定されたデータ数に従っ
て、ユーザデータ52およびコントロールデータ53をバッ
ファメモリ14およびバッファメモリ15へとDMA転送する
べく種別に応じたDMAリクエストデータをDMAコントロー
ラ21へ送出する（S29）。DMAコントローラ11は、マイク
ロプロセッサ20のDMAチャンネルにより、異なる転送先
が設定されており、この指示に従って各データをバッフ
ァメモリ14または15に転送する（S30）。

以下同様にして所望のセクタを再生していく。

また、上記S27において、再生したアドレス情報から
交替セクタ70であることが判明した場合には、交替セク
タ70のユーザデータ72がバッファメモリ16へDMA転送さ
れる（S31）。

また、交替セクタ70のコントロールデータ73は、バッ
ファメモリ15へDMA転送される（S32）。

なお、上記交替セクタ70の判断は、各セクタのアドレ
ス情報を順次マイクロプロセッサ20が読んで判断しても
よいし、あるいは交替セクタ70のアドレス情報を予めマ
イクロプロセッサ20がドライブコントローラ22へ設定し
ておき、ドライブコントローラ22によって読出したアド
レスと比較し判断するようにしてもよい。

このようにして要求されたすべてのセクタの再生が終
了すると（S33）、マイクロプロセッサ20はバッファメ
モリ15に記憶されているコントロールデータ52から代替
処理の必要を判断する（S34）。そして、代替処理が必
要な場合には、バッファメモリ16に蓄えられている交換
用のデータを対応するバッファメモリ14のユーザデータ
部に転送していく（S35）。この場合、バッファメモリ1
4内の不良なデータは上書きにより正しいデータに書換
えられる。そしてこれらの処理が終了すると、マイクロ
プロセッサ20は、DMAコントローラ21を制御し、処理済
みのユーザデータをバッファメモリ14からホストインタ
フェースコントローラ17を経てホストコンピュータ18へ
転送する（S36）。

第５図は、情報記録再生装置１の記録時におけるマイ
クロプロセッサ20を中心とする制御動作を示すフローチ
ャートである。

まず、再生の場合と同様に、ホストコンピュータ18か
ら記録コマンドを受信すると（S41）、マイクロプロセ
ッサ20は、シークコマンドを送出して（S42）、リード
／ライト部13に目標セクタをシークさせる（S43）。ま
た、この動作と並行してホストコンピュータ18から記録
すべきデータがバッファメモリ14に転送される（S4
4）。このデータ転送は、DMAコントローラ21によるDMA
転送によって行なわれる。また、すべての記録すべきデ
ータがバッファメモリ14に転送されると、マイクロプロ
セッサ20は、コントロールデータを出力し、バッファメ
モリ15に順次蓄積する（S45）。そして、上記リード／
ライト部23によるシークが目標のセクタに達し（S4
6）、かつ上記コントロールデータがバッファメモリ15
に必要なだけ蓄積されると（S47）、マイクロプロセッ
サ20は記録コマンドをドライブコントローラ22を通して
リード／ライト部23へ送る（S48）。またこれと同時
に、DMAコントローラ21は、バッファメモリ14内のユー
ザデータとバッファメモリ15内のコントロールデータと
を所定量ずつドライブコントローラ22へ順次DMA転送す
る（S49）。ドライブコントローラ22は、DMA転送された
各データを順次リード／ライト部23へ転送し（S50）、
リード／ライト部23では、光ビーム130により情報記録
媒体19上の所定位置に記録を行なう（S51）。また、交
替セクタ70に関しては、たとえば一連の記録を終了後、
記録した部分を再生し、不良があったセクタを交替セク
タに記録し直す（S52）。この場合、コントロールデー
タ73は、対応する不良セクタのアドレス情報等を含むこ
とになる。

以上のような動作を繰返すことにより、すべてのデー
タを記録して処理を終了する（S53）。

次に上記ドライブコントローラ22について詳細に説明
する。

第６図は、上記ドライブコントローラ22の詳細を示す
ブロック図である。

このドライブコントローラ22は、入力バッファ200
と、上記セクタ50のアドレス情報51のバイト数を設定す
るレジスタ201と、上記セクタ50のユーザデータ52のバ
イト数を設定するレジスタ202と、上記セクタ50のコン
トロールデータ53のバイト数を設定するレジスタ203
と、これらレジスタ201〜203等の制御を行なうコントロ
ーラ204を有している。このコントローラ204には、ライ
ト信号＊WR、リード信号＊RDおよびアドレス情報ADが入
力される。なお、＊印は負論理データを示している。

またこのドライブコントローラ22には、上記各レジス
タ201〜203に設定されたバイト数をコントローラ204の
制御により切換えるためのセレクタ209と、上記リード
／ライト部23からの再生データまたはステータスデータ
を受信するレシーバ210と、このレシーバ210を通して受
信されたリードクロックRCLKを分周する分周回路211
と、この分周回路211にて分周されたリードクロック
２、４、8CLKを計数するカウンタ212と、上記コントロ
ーラ204の制御によりDMAのチャンネル０〜２を動作させ
るDMAチャンネルコントローラ213〜215と、上記レシー
バ210で受信されたシリアルのリードデータRDataをパラ
レルデータに変換するS/P回路216と、このS/P回路216で
パラレルデータに変換されたデータを保持するレジスタ
217と、上記バッファ200を通してデータバスDBより入力
されたデータをコントローラ204の制御により保持する
レジスタ224と、このレジスタ224にて保持されたパラレ
ルデータをシリアルデータに変換するP/S回路225と、上
記レシーバ210を通して入力されたリードクロックをカ
ウンタ212のカウント出力により制御するANDゲート226
と、上記P/S回路225からのシリアル出力等を送信するト
ランスミッタ227とが設けられている。

各DMAチャンネルコントローラ213〜215は、各チャン
ネルを示すリクエスト信号DRQ0〜DRQ2を入力するととも
に、各チャンネルを示すアクノリッジ信号DACK0〜DACK2
を出力する。

上記トランスミッタ227からは、上記リードクロックR
CLKをANDゲート226によって制御してつくられるライト
クロックWCLKと、上記P/S回路225により生成されるシリ
アルライトデータWDataを出力する。

第７図（ａ）〜（ｋ）は、以上のようなドライブコン
トローラ22における再生時の入出力信号のタイミングを
示すタイミングチャートである。

第７図中（ａ）は上記シリアルリードデータRDataを
示し、（ｂ）は上記リードクロックRCLKを示す。また、
第７図中（ｃ）〜（ｅ）は上記分周回路211にて分周さ
れた２分周クロック、４分周クロックおよび８分周クロ
ックを示す。さらに、第７図中（ｆ）は上記リクエスト
信号DRQ0、（ｇ）は上記アクノリッジ信号DACK0を示
し、（ｈ）はこのDMAチャンネル０で転送されるパラレ
ル変換後の再生ユーザデータを示す。また、第７図中
（ｉ）は上記リクエスト信号DRQ1、（ｊ）は上記アクノ
リッジ信号DACK1を示し、（ｋ）はこのDMAチャンネル１
で転送されるパラレル変換後の再生コントロールデータ
を示している。

また、第７図中（ａ）において、RD1はシリアルのユ
ーザデータ、RD2はシリアルのコントロールデータであ
る。そして、第７図中（ｈ）において、URD1は、上記RD
1をパラレル変換した後のユーザデータであり、第７図
中（ｋ）において、CRD2は、上記RD2をパラレル変換し
た後のコントロールデータである。

さらに、第７図中、T1はDMAチャンネルの切換えタイ
ミングを示し、また、E1〜E5は、各信号の立上りまたは
立下りの各エッジを示している。

第８図（ａ）〜（ｌ）は、上記ドライブコントローラ
22における記録時の入出力信号のタイミングを示すタイ
ミングチャートである。

第８図中（ａ）はリファレンスクロック（上記リード
クロックRCLK）を示し、（ｂ）〜（ｄ）は上記分周回路
211にて分周された２分周クロック、４分周クロックお
よび８分周クロックを示し、さらに（ｅ）は上記８分周
クロックの反転信号＊8CLKを示す。また、第８図中
（ｆ）は上記リクエスト信号DRQ0、（ｇ）は上記アクノ
リッジ信号DACK0を示し、（ｈ）はこのDMAチャンネル０
で転送されるパラレルのライトデータを示す。さらに、
第８図中（ｉ）は上記シリアルのライトデータWDataを
示し、（ｊ）は上記ライトクロックWCLKを示す。また、
第８図中（ｋ）は上記リクエスト信号DRQ1、（ｌ）は上
記アクノリッジ信号DACK1を示す。

また、第８図中（ｈ）において、WD1はパラレルのユ
ーザデータ、WD2はパラレルのコントロールデータであ
る。また、第８図中（ｉ）において、UWD1は、上記WD1
をシリアル変換した後のユーザデータであり、UWD2は、
上記WD2をシリアル変換した後のコントロールデータで
ある。、さらに、第８図中、T2はDMAチャンネルの切換えタイ
ミングを示し、また、E6〜E10は、各信号の立上りまた
は立下りのエッジを示している。

以下、上記ドライブコントローラ22の動作について説
明する。

まず、再生または記録動作に入る前に、セクタ50を構
成する各データのバイト数をマイクロプロセッサ20によ
りレジスタ201〜203に設定する。なおこの動作は、アド
レスにより各レジスタ201〜203を指定してデータバスDB
にバイト数を示す情報を送出することにより行なう。こ
れにより、レジスタ201には、アドレス情報51のバイト
数が、レジスタ202には、ユーザデータ52のバイト数
が、レジスタ203には、コントロールデータ53のバイト
数が、それぞれ格納される。

次に、リード／ライト部23へ記録コマンドまたは再生
コマンドを送ることになるが、ここでは、まず再生コマ
ンドを送った場合について説明する。

リード／ライト部23が再生コマンドを受信すると、ま
ず目標とするセクタ50へシーク動作を行なう。次に、目
標のセクタ50のアドレス情報51を再生し、上記リードク
ロックRCLKに同期させてドライブコントローラ22へ伝送
する。ドライブコントローラ22では、レシーバ210によ
りこれらの信号を受信し、リードデータRDataは、上記S
/P回路216へ入力され、リードクロックRCLKは分周回路2
11とS/P回路216に入力される。S/P回路216では、リード
クロックRCLKによりリードデータRDataを順次取込み、
パラレルデータに変換して８ビット分が揃ったところ
で、レジスタ217に送り保持する。同時にS/P回路216
は、８ビットのパラレルデータが揃ったことをDMAチャ
ンネルコントローラ213に通知する。タイミング的に
は、上記８分周クロック8CLKの立上りE1により、上記リ
クエスト信号DRQ0の立上がりE2が発生する。

これを受信したDMAチャンネルコントローラ213は、リ
クエスト信号DRQ0（E2）を通してDMAコントローラ21にD
MA転送要求を出力する。DMAコントローラ21は、この要
求に答えることができる場合には、アクノリッジ信号DA
CK0（E4）によってその旨をDMAチャンネルコントローラ
213に伝えると同時に、レジスタ217に保持されているア
ドレス情報51をバッファメモリ14へDMA転送する。マイ
クロプロセッサ20は、バッファメモリ14内のアドレス情
報51を見て現在のセクタ位置を確認する。

こうして現在位置を確認した後、ユーザデータ再生動
作に入る。ユーザデータ52およびコントロールデータ53
の再生は、アドレス情報51の再生動作とほぼ同様にして
い行なわれる。ただし、ユーザデータ52のバイト数はレ
ジスタ202に保持されており、コントローラ204が制御し
てセレクタ209にカウンタ212へ送られる。また、コント
ロールデータ53のバイト数はレジスタ203に格納されて
おり、このレジスタ203からユーザデータ52と同様にし
てカウンタ212へ送られる。

ここでパラレルデータ転送のタイミングについて説明
する。

第７図（ａ）において、シリアルリードデータRD1
は、S/P回路216によりパラレルデータに変換されレジス
タ211に保持される。

また、８周分クロック8CLKの立上がりE1からリクエス
ト信号DRQ0の立上がりE2が発生し、同時にアクノリッジ
信号DACK0のリセット（E3）が実行される。また、アク
ノリッジ信号DACK0の立上がりE4によりリクエスト信号D
RQ0がリセット（E5）される。

一方、分周回路211で８分周されたクロック8CLKは、
カウンタ212へ入力されバイト数の計数が行なわれる。
このカウンタ212は、コントローラ204の制御に基いてセ
レクタ209を通して与えられたバイト数から予めレジス
タ201に設定された値をカウントダウンしていき、残り
が０バイトになったところで、その旨をコントローラ20
4へ伝える。コントローラ204では、セレクタ209を制御
し、セレクトするレジスタを切換え、さらにDMA転送す
るチャンネルの切換えを行なう。

次に、記録動作について説明する。

この記録動作は、リード／ライト部23から入力される
リファレンスクロック（上記リードクロックRCLK）に同
期して行なわれる。ただし、セクタ50のアドレス情報51
は、再生時と同様に再生される。

リファレンスクロックRCLKは、レシーバ210で受信さ
れ、分周回路211にて各分周比で分周され、カウンタ212
へ入力される。カウンタ212では、この入力分周信号を
反転した後、コントローラ204へ送る。コントローラ204
は、使用するDMAチャンネルによりチャンネルコントロ
ーラ213〜215を選択し、上記反転分周信号を送出する。
上記第８図は、DMAチャンネル０からDMAチャンネル１へ
制御が切換わるところを示している。

DMAチャンネルコントローラ213では、反転８分周クロ
ック＊8CLKの立上がりE6に同期してリクエスト信号DRQ0
を立上がらせ（E7）、DMAコントローラ21にDMA転送要求
を出力する。このとき、アクノリッジ信号DACK0をリセ
ットする（E8）。その後DMAコントローラ21は、アクノ
リッジ信号DACK0を立上がらせ（E9）、同時にパラレル
データをレジスタ224に書込む。レジスタ224に保持され
たデータWD1、WD2は、P/S回路225へ取込まれ、ここでシ
リアルデータUWD1、CWD2に変換された後、トランスミッ
タ227よりライトクロックWCLKに同期してリード／ライ
ト部23へ伝送される。ライトクロックWCLKは、カウンタ
212の出力によりANDゲート226でゲートされ、必要なタ
イミングでのみライトクロック端子へ出力される。

なお、セクタ50のユーザデータ52とコントロールデー
タ53のタイミングの切換えは、再生時とほぼ同様であ
る。

［発明の効果］本発明では、記録媒体の各情報ブロックに設けられた
情報記録ブロックおよび交替記録ブロックからデータを
読み出してバッファに記憶するときに、情報記録ブロッ
クのユーザデータ、交替記録ブロックのユーザデータ、
情報記録ブロックと交替記憶ブロックの制御データとい
う種類毎に異なる記憶領域にデータを記憶させ、制御デ
ータにしたがって情報記録ブロックのユーザデータと交
替記録ブロックのユーザデータを再構成してコンピュー
タへ転送することにより、記録媒体において読出対象の
情報ブロックに欠陥があった場合でも、正しいデータを
迅速に再構成してコンピュータへ転送することができる
効果がある。

【図面の簡単な説明】

第１図は、本発明の第１実施例による情報記録再生装置
を概念的に示すブロック図である。第２図は、同第１実施例における再生時の動作を示すフ
ローチャートである。第３図は、本発明の第２実施例を示すブロック図であ
る。第４図は、同第２実施例の再生時におけるマイクロプロ
セッサを中心とする制御動作を示すフローチャートであ
る。第５図は、同第２実施例の記録時におけるマイクロプロ
セッサを中心とする制御動作を示すフローチャートであ
る。第６図は、同第２実施例に設けられるドライブコントロ
ーラの詳細を示すブロック図である。第７図は、上記ドライブコントローラにおける再生時の
入出力信号のタイミングを示すタイミングチャートであ
る。第８図は、上記ドライブコントローラにおける記録時の
入出力信号のタイミングを示すタイミングチャートであ
る。第９図は、記録媒体の記録セクタのフォーマットの一例
を示す模式図である。第10図は、記録媒体のトラックのフォーマットの一例を
示す模式図である。第11図は、従来の記録再生方式による情報記録再生装置
を概念的に説明するブロック図である。第12図は、記録媒体の交替セクタのフォーマットの一例
を示す模式図である。１……情報記録再生装置、２、３、４……記録手段、
５、20……マイクロプロセッサ、14、15、16……バッフ
ァメモリ、18……ホストコンピュータ、19……情報記録
媒体、21……DMAコントローラ、22……ドライブコント
ローラ、23……リード／ライト部、50、70……セクタ、
51、71……アドレス情報、52、72……ユーザデータ、5
3、73……コントロールデータ、60……トラック。

Claims

(57)【特許請求の範囲】

【請求項１】複数の情報記録ブロックと少なくとも１つ
の交替記録ブロックとを有する情報トラックを複数有
し、上記情報記録ブロックおよび上記交替記録ブロック
の各々がブロックの位置を表すアドレスデータと任意の
ユーザデータと上記ユーザデータを管理する制御データ
とを記録している記録媒体からデータを読み出し、コン
ピュータへ転送する情報再生装置において、上記記録媒体に記録された情報を読み出す読出手段と、第１、第２、第３の記憶領域を有し、上記読出手段によ
り読み出したデータを一時的に記憶する記憶手段と、上記読出手段から読み出されたデータを上記記憶手段へ
転送する転送手段と、上記情報記録ブロックと上記交替記録ブロックからのデ
ータを読み出させ、上記情報記録ブロックからのユーザ
データを上記記憶手段の第１の記憶領域に記憶させ、上
記交替記録ブロックからのユーザ情報を上記第２の記憶
領域に記憶させ、上記情報記録ブロックおよび上記交替
記録ブロックからの制御データを上記第３の記憶領域に
記憶させ、上記コンピュータへ転送する１単位の情報が
上記記憶手段に記憶された後、上記第３の記憶領域に記
憶された制御データにしたがって上記第１、第２の記憶
領域に記憶されているユーザデータを再構成し、再構成
したユーザデータを上記コンピュータへ転送させる制御
手段と、を有することを特徴とする情報再生装置。
【請求項２】請求項（１）において、上記転送手段は、上記読出手段により読み出されたデー
タを上記記憶手段へDMA転送することを特徴とする情報
再生装置。
【請求項３】請求項（１）において、上記制御手段は、上記制御データにしたがって、上記第
２の領域のユーザデータを上記第１の領域の適切な位置
に格納することを特徴とする情報再生装置。