JPH0888172A - 多結晶シリコン膜の作製方法 - Google Patents
多結晶シリコン膜の作製方法Info
- Publication number
- JPH0888172A JPH0888172A JP22214794A JP22214794A JPH0888172A JP H0888172 A JPH0888172 A JP H0888172A JP 22214794 A JP22214794 A JP 22214794A JP 22214794 A JP22214794 A JP 22214794A JP H0888172 A JPH0888172 A JP H0888172A
- Authority
- JP
- Japan
- Prior art keywords
- film
- poly
- sige
- amorphous silicon
- crystallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 結晶性に優れ、低温プロセスにより短時間で
作製することができ、ＴＦＴに適用した場合に良好な特
性を得ることができるｐｏｌｙ−Ｓｉ膜を得る。 【構成】 絶縁性基板１０１上にａ−Ｓｉ膜１０２およ
びａ−ＳｉＧｅ（ＳｉxＧｅ1-x、０≦ｘ＜１）膜１０３
を基板側からこの順に成膜する。これらを熱処理により
結晶化させると、低温で結晶化可能なＳｉＧｅが先に短
時間で結晶化する。ａ−Ｓｉは、ｐｏｌｙ−ＳｉＧｅの
優れた結晶性を引き継いで、短時間で結晶化させること
ができる。結晶化の後、ｐｏｌｙ−ＳｉＧｅ膜をエッチ
ング除去することにより、結晶性の優れたｐｏｌｙ−Ｓ
ｉ膜が得られる。
作製することができ、ＴＦＴに適用した場合に良好な特
性を得ることができるｐｏｌｙ−Ｓｉ膜を得る。 【構成】 絶縁性基板１０１上にａ−Ｓｉ膜１０２およ
びａ−ＳｉＧｅ（ＳｉxＧｅ1-x、０≦ｘ＜１）膜１０３
を基板側からこの順に成膜する。これらを熱処理により
結晶化させると、低温で結晶化可能なＳｉＧｅが先に短
時間で結晶化する。ａ−Ｓｉは、ｐｏｌｙ−ＳｉＧｅの
優れた結晶性を引き継いで、短時間で結晶化させること
ができる。結晶化の後、ｐｏｌｙ−ＳｉＧｅ膜をエッチ
ング除去することにより、結晶性の優れたｐｏｌｙ−Ｓ
ｉ膜が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば太陽電池や薄膜
トランジスタ（以下、ＴＦＴと称する）等に好適に用い
られる結晶性の優れた多結晶シリコン膜の作製方法に関
する。
トランジスタ（以下、ＴＦＴと称する）等に好適に用い
られる結晶性の優れた多結晶シリコン膜の作製方法に関
する。
【０００２】
【従来の技術】近年、安価なガラス基板を用いて高性能
な薄型ディスプレイを実現することができるアクティブ
マトリックス型液晶パネル（以下、ＡＭＬＣＤと称す
る）や長尺のイメージセンサ等に用いるために、多結晶
シリコン（以下、ｐｏｌｙ−Ｓｉと称する。）ＴＦＴの
開発が行われている。このようなＡＭＬＣＤやイメージ
センサ等の用途においては、駆動回路もｐｏｌｙ−Ｓｉ
・ＴＦＴで構成して表示部やセンサー部と一体化する
と、さらに低コスト化、小型化等のメリットが期待でき
る。
な薄型ディスプレイを実現することができるアクティブ
マトリックス型液晶パネル（以下、ＡＭＬＣＤと称す
る）や長尺のイメージセンサ等に用いるために、多結晶
シリコン（以下、ｐｏｌｙ−Ｓｉと称する。）ＴＦＴの
開発が行われている。このようなＡＭＬＣＤやイメージ
センサ等の用途においては、駆動回路もｐｏｌｙ−Ｓｉ
・ＴＦＴで構成して表示部やセンサー部と一体化する
と、さらに低コスト化、小型化等のメリットが期待でき
る。
【０００３】例えばＡＭＬＣＤの場合、駆動回路に用い
られるｐｏｌｙ−Ｓｉ・ＴＦＴは５〜２０ＭＨｚ程度で
動作する必要がある。このような高性能なｐｏｌｙ−Ｓ
ｉ・ＴＦＴを実現するためには、チャンネル部のｐｏｌ
ｙ−Ｓｉ膜は結晶性が優れたものでなければならない。
一方、基板材料として安価なガラス基板を用いるため
に、ＴＦＴ製造の最高プロセス温度は６００℃程度に制
限されるので、低温で結晶性の優れたｐｏｌｙ−Ｓｉ膜
を作製する必要がある。
られるｐｏｌｙ−Ｓｉ・ＴＦＴは５〜２０ＭＨｚ程度で
動作する必要がある。このような高性能なｐｏｌｙ−Ｓ
ｉ・ＴＦＴを実現するためには、チャンネル部のｐｏｌ
ｙ−Ｓｉ膜は結晶性が優れたものでなければならない。
一方、基板材料として安価なガラス基板を用いるため
に、ＴＦＴ製造の最高プロセス温度は６００℃程度に制
限されるので、低温で結晶性の優れたｐｏｌｙ−Ｓｉ膜
を作製する必要がある。
【０００４】従来、低温で結晶性の優れたｐｏｌｙ−Ｓ
ｉ膜を得る方法として、非晶質シリコン（以下、ａ−Ｓ
ｉと称する）を成膜し、これを炉アニールして結晶化さ
せる固相成長法が検討されてきた。この方法によれば、
数μｍの結晶粒のｐｏｌｙ−Ｓｉ膜が得られる。しか
し、固相成長法により得られるｐｏｌｙ−Ｓｉ膜は結晶
粒内の欠陥が多く、これを用いたＴＦＴは移動度がＮｃ
ｈで最高４０ｃｍ2／Ｖ・ｓ程度、Ｐｃｈで３０ｃｍ2／
Ｖ・ｓ程度の特性しか得られない。また、固相成長法
は、結晶化に２４〜７２Ｈの長時間を要する。
ｉ膜を得る方法として、非晶質シリコン（以下、ａ−Ｓ
ｉと称する）を成膜し、これを炉アニールして結晶化さ
せる固相成長法が検討されてきた。この方法によれば、
数μｍの結晶粒のｐｏｌｙ−Ｓｉ膜が得られる。しか
し、固相成長法により得られるｐｏｌｙ−Ｓｉ膜は結晶
粒内の欠陥が多く、これを用いたＴＦＴは移動度がＮｃ
ｈで最高４０ｃｍ2／Ｖ・ｓ程度、Ｐｃｈで３０ｃｍ2／
Ｖ・ｓ程度の特性しか得られない。また、固相成長法
は、結晶化に２４〜７２Ｈの長時間を要する。
【０００５】
【発明が解決しようとする課題】上記結晶化時間を短縮
させるために、以下の２つの方法が提案されている。そ
の一つは、ａ−Ｓｉ膜の上表面または基板表面にＳｉと
格子定数が近いＣａＦ2、ＰｒＯ2またはＳｒＴｉＯ3等
からなる多結晶膜を成膜し、この多結晶膜を結晶核発生
層としてａ−Ｓｉ膜を固相成長させる方法である（特開
平４−３４９６１６号、特開平４−３４９６１７号およ
び特開平４−３４９６１８号）。しかし、この提案方法
では、熱処理の際に結晶核発生層のＣａ等が不純物とし
て混入する可能性が高く、また、結晶核発生層とＳｉ膜
との格子不整合等の問題がある。
させるために、以下の２つの方法が提案されている。そ
の一つは、ａ−Ｓｉ膜の上表面または基板表面にＳｉと
格子定数が近いＣａＦ2、ＰｒＯ2またはＳｒＴｉＯ3等
からなる多結晶膜を成膜し、この多結晶膜を結晶核発生
層としてａ−Ｓｉ膜を固相成長させる方法である（特開
平４−３４９６１６号、特開平４−３４９６１７号およ
び特開平４−３４９６１８号）。しかし、この提案方法
では、熱処理の際に結晶核発生層のＣａ等が不純物とし
て混入する可能性が高く、また、結晶核発生層とＳｉ膜
との格子不整合等の問題がある。
【０００６】他の方法は、リンドープａ−Ｓｉの核発生
がノンドープａ−Ｓｉの核発生に比べて速いことを利用
して、ノンドープのａ−Ｓｉ膜上にリンドープのａ−Ｓ
ｉ膜を成膜して熱処理する方法である｛ＪＪＡＰ，Ｖｏ
ｌ．３２（１９９３）ｐｐ３７２０−３７２８｝。しか
し、ＴＦＴにおいては、一般にｐｏｌｙ−Ｓｉ膜の厚み
を１００ｎｍ以下で作製するので、リンドープａ−Ｓｉ
膜からの粒界拡散などによりノンドープａ−Ｓｉ膜へ不
純物が拡散する等の問題が生じる。リンのようなドーパ
ントは、微量であっても拡散するとＴＦＴの閾値にシフ
ト等が生じ、特性に悪影響を及ぼす。よって、この方法
は、太陽電池のように厚膜のｐｏｌｙ−Ｓｉ膜を用いる
場合にしか適用できない。
がノンドープａ−Ｓｉの核発生に比べて速いことを利用
して、ノンドープのａ−Ｓｉ膜上にリンドープのａ−Ｓ
ｉ膜を成膜して熱処理する方法である｛ＪＪＡＰ，Ｖｏ
ｌ．３２（１９９３）ｐｐ３７２０−３７２８｝。しか
し、ＴＦＴにおいては、一般にｐｏｌｙ−Ｓｉ膜の厚み
を１００ｎｍ以下で作製するので、リンドープａ−Ｓｉ
膜からの粒界拡散などによりノンドープａ−Ｓｉ膜へ不
純物が拡散する等の問題が生じる。リンのようなドーパ
ントは、微量であっても拡散するとＴＦＴの閾値にシフ
ト等が生じ、特性に悪影響を及ぼす。よって、この方法
は、太陽電池のように厚膜のｐｏｌｙ−Ｓｉ膜を用いる
場合にしか適用できない。
【０００７】近年、多結晶シリコンゲルマニウム（Ｓｉ
xＧｅ1-x、０≦ｘ＜１）が注目されている（特開平４−
３５０１９号やＡＭＬＣＤｓ ’９３）。この多結晶シ
リコンゲルマニウム（以下、ＳｉＧｅと称する。）は、
Ｇｅの融点がＳｉより低いためより低温で結晶化し、透
過型電子顕微鏡を用いて観察すると、同じ固相成長を行
った場合でもｐｏｌｙ−Ｓｉに比べて双晶の少ない結晶
性のよいものが得られる。しかし、ＳｉＧｅにおいて
は、Ｇｅ分率が高くなるとバンドギャップの減少等によ
り膜抵抗が低くなり、ＴＦＴのチャネル領域にＳｉＧｅ
が存在するとオフ電流が増加するという問題がある。ま
た、ＴＦＴのゲート絶縁膜として一般的に用いられるＳ
ｉＯ2膜をｐｏｌｙ−ＳｉＧｅ膜上に成膜すると、Ｓｉ
Ｇｅ膜表面のＧｅが酸化されてＧｅＯやＧｅＯ2が形成
される。６００℃程度で形成されるこれらのゲルマニウ
ム酸化物は一般に吸湿性等の特性が劣っていることが知
られており、これらがＴＦＴの特性に悪影響を及ぼすこ
とは明らかである。
xＧｅ1-x、０≦ｘ＜１）が注目されている（特開平４−
３５０１９号やＡＭＬＣＤｓ ’９３）。この多結晶シ
リコンゲルマニウム（以下、ＳｉＧｅと称する。）は、
Ｇｅの融点がＳｉより低いためより低温で結晶化し、透
過型電子顕微鏡を用いて観察すると、同じ固相成長を行
った場合でもｐｏｌｙ−Ｓｉに比べて双晶の少ない結晶
性のよいものが得られる。しかし、ＳｉＧｅにおいて
は、Ｇｅ分率が高くなるとバンドギャップの減少等によ
り膜抵抗が低くなり、ＴＦＴのチャネル領域にＳｉＧｅ
が存在するとオフ電流が増加するという問題がある。ま
た、ＴＦＴのゲート絶縁膜として一般的に用いられるＳ
ｉＯ2膜をｐｏｌｙ−ＳｉＧｅ膜上に成膜すると、Ｓｉ
Ｇｅ膜表面のＧｅが酸化されてＧｅＯやＧｅＯ2が形成
される。６００℃程度で形成されるこれらのゲルマニウ
ム酸化物は一般に吸湿性等の特性が劣っていることが知
られており、これらがＴＦＴの特性に悪影響を及ぼすこ
とは明らかである。
【０００８】本発明は、このような従来技術の課題を解
決すべくなされたものであり、結晶性に優れ、低温プロ
セスにより短時間で作製することができ、ＴＦＴに適用
した場合に良好な特性を得ることができるｐｏｌｙ−Ｓ
ｉ膜の作製方法を提供することを目的とする。
決すべくなされたものであり、結晶性に優れ、低温プロ
セスにより短時間で作製することができ、ＴＦＴに適用
した場合に良好な特性を得ることができるｐｏｌｙ−Ｓ
ｉ膜の作製方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のｐｏｌｙ−Ｓｉ
膜の作製方法は、絶縁性基板上にａ−Ｓｉ膜およびａ−
ＳｉＧｅ（ＳｉxＧｅ1-x、０≦ｘ＜１）膜を基板側から
この順に成膜する工程と、該ａ−Ｓｉ膜およびａ−Ｓｉ
Ｇｅ膜を熱処理により結晶化させる工程と、結晶化した
シリコンゲルマニウム膜を除去する工程とを含み、その
ことにより上記目的が達成される。
膜の作製方法は、絶縁性基板上にａ−Ｓｉ膜およびａ−
ＳｉＧｅ（ＳｉxＧｅ1-x、０≦ｘ＜１）膜を基板側から
この順に成膜する工程と、該ａ−Ｓｉ膜およびａ−Ｓｉ
Ｇｅ膜を熱処理により結晶化させる工程と、結晶化した
シリコンゲルマニウム膜を除去する工程とを含み、その
ことにより上記目的が達成される。
【００１０】前記熱処理として、非晶質シリコンゲルマ
ニウム膜の結晶化が起こり、かつ、非晶質シリコン膜の
結晶化が起こらない温度で加熱し、その後、非晶質シリ
コン膜の結晶化が起こる温度で加熱するようにするのが
望ましい。
ニウム膜の結晶化が起こり、かつ、非晶質シリコン膜の
結晶化が起こらない温度で加熱し、その後、非晶質シリ
コン膜の結晶化が起こる温度で加熱するようにするのが
望ましい。
【００１１】前記非晶質シリコンゲルマニウム膜を、非
晶質シリコン膜と非晶質シリコンゲルマニウム膜との界
面側から基板とは反対側の表面に向かって連続的または
段階的にゲルマニウム分率が高くなるように成膜するの
が望ましい。
晶質シリコン膜と非晶質シリコンゲルマニウム膜との界
面側から基板とは反対側の表面に向かって連続的または
段階的にゲルマニウム分率が高くなるように成膜するの
が望ましい。
【００１２】前記非晶質シリコン膜および非晶質シリコ
ンゲルマニウム膜を大気に晒さずに連続的に成膜するの
が望ましい。
ンゲルマニウム膜を大気に晒さずに連続的に成膜するの
が望ましい。
【００１３】
【作用】本発明においては、絶縁性基板上にａ−Ｓｉ膜
およびａ−ＳｉＧｅ膜を基板側からこの順に成膜してい
る。ＳｉとＧｅとは格子定数が近いので、Ｓｉ単結晶上
にＳｉＧｅをエピタキシャル成長させることができる。
およびａ−ＳｉＧｅ膜を基板側からこの順に成膜してい
る。ＳｉとＧｅとは格子定数が近いので、Ｓｉ単結晶上
にＳｉＧｅをエピタキシャル成長させることができる。
【００１４】次に、これらを熱処理により結晶化させ
る。このとき、低温での結晶化が可能なＳｉＧｅが先に
短時間で結晶化する。ａ−Ｓｉは、ｐｏｌｙ−ＳｉＧｅ
の結晶性を引き継いで基板表面方向に膜厚の距離だけ成
長すればよいので、短時間で結晶化させることができ
る。また、結晶性の優れたｐｏｌｙ−ＳｉＧｅの結晶性
を引き継いでいるので、良好な結晶性とすることができ
る。この熱処理は、ａ−Ｓｉが結晶化する６００℃程度
で行うことができるので、ガラス基板等を用いることが
できる。また、熱処理時間を短時間にすることにより製
造プロセスの短時間化を図ることができ、ガラス基板の
熱収縮も低減することができる。
る。このとき、低温での結晶化が可能なＳｉＧｅが先に
短時間で結晶化する。ａ−Ｓｉは、ｐｏｌｙ−ＳｉＧｅ
の結晶性を引き継いで基板表面方向に膜厚の距離だけ成
長すればよいので、短時間で結晶化させることができ
る。また、結晶性の優れたｐｏｌｙ−ＳｉＧｅの結晶性
を引き継いでいるので、良好な結晶性とすることができ
る。この熱処理は、ａ−Ｓｉが結晶化する６００℃程度
で行うことができるので、ガラス基板等を用いることが
できる。また、熱処理時間を短時間にすることにより製
造プロセスの短時間化を図ることができ、ガラス基板の
熱収縮も低減することができる。
【００１５】ＳｉＧｅは低温で結晶化可能であるが、低
抵抗であり、組み合わせるゲート絶縁膜として適当なも
のが無く、ＴＦＴのチャネル部として必ずしも優れてい
る訳ではない。よって、上述した結晶化の後、ｐｏｌｙ
−ＳｉＧｅ膜をエッチング除去してｐｏｌｙ−Ｓｉ膜の
みを残す。Ｇｅは、Ｓｉと同じＩＶ族で半導体であるの
で、ｐｏｌｙ−Ｓｉ膜中にＧｅが拡散して不純物程度に
混入しても問題は生じない。
抵抗であり、組み合わせるゲート絶縁膜として適当なも
のが無く、ＴＦＴのチャネル部として必ずしも優れてい
る訳ではない。よって、上述した結晶化の後、ｐｏｌｙ
−ＳｉＧｅ膜をエッチング除去してｐｏｌｙ−Ｓｉ膜の
みを残す。Ｇｅは、Ｓｉと同じＩＶ族で半導体であるの
で、ｐｏｌｙ−Ｓｉ膜中にＧｅが拡散して不純物程度に
混入しても問題は生じない。
【００１６】ところで、最初からａ−Ｓｉが結晶化する
６００℃程度の温度で熱処理するとａ−ＳｉＧｅの結晶
成長を短時間で行うことができるが、その場合、ａ−Ｓ
ｉから核発生した結晶成長が生じるおそれがある。よっ
て、初めにａ−ＳｉＧｅ膜の結晶化が起こり、かつ、ａ
−Ｓｉ膜の結晶化が起こらないような低温で熱処理して
ａ−ＳｉＧｅを先に結晶化させ、次に、ａ−Ｓｉ膜の結
晶化が起こる温度で熱処理するのが望ましい。この場
合、２回の熱処理工程を必要とするが、ａ−ＳｉＧｅ膜
の結晶成長の最低限界温度はＧｅ分率により２５０℃〜
５５０℃程度に変化するが、一般にａ−Ｓｉ膜は５５０
℃では結晶化しない。したがって、ａ−ＳｉＧｅの結晶
成長は、結晶成長の最低限界温度より比較的高い温度で
熱処理できるので、短時間で結晶化させることができ
る。
６００℃程度の温度で熱処理するとａ−ＳｉＧｅの結晶
成長を短時間で行うことができるが、その場合、ａ−Ｓ
ｉから核発生した結晶成長が生じるおそれがある。よっ
て、初めにａ−ＳｉＧｅ膜の結晶化が起こり、かつ、ａ
−Ｓｉ膜の結晶化が起こらないような低温で熱処理して
ａ−ＳｉＧｅを先に結晶化させ、次に、ａ−Ｓｉ膜の結
晶化が起こる温度で熱処理するのが望ましい。この場
合、２回の熱処理工程を必要とするが、ａ−ＳｉＧｅ膜
の結晶成長の最低限界温度はＧｅ分率により２５０℃〜
５５０℃程度に変化するが、一般にａ−Ｓｉ膜は５５０
℃では結晶化しない。したがって、ａ−ＳｉＧｅの結晶
成長は、結晶成長の最低限界温度より比較的高い温度で
熱処理できるので、短時間で結晶化させることができ
る。
【００１７】ＳｉＧｅ膜は、Ｇｅの濃度（Ｇｅ分率）が
高い方がより低温で結晶化させることができる。しか
し、Ｇｅ濃度が高くなるとＳｉとの格子不整合が大きく
なるので、ａ−Ｓｉがｐｏｌｙ−ＳｉＧｅの結晶性を引
き継いで結晶成長することが困難になる。ＳｉＧｅは任
意の割合で混晶を作ることができるので、ａ−Ｓｉ膜と
ａ−ＳｉＧｅ膜との界面付近はＧｅ濃度を低くし、基板
とは反対側の表面に向かって図３（ａ）に示すように連
続的に、または図３（ｂ）に示すように段階的にＧｅ濃
度が高くなるようにａ−ＳｉＧｅ膜を成膜すると、Ｓｉ
との格子不整合を避けることができる。なお、図３中の
３０１は基板であり、３０２はａ−Ｓｉ膜、３０４はａ
−ＳｉＧｅ膜、３０３はａ−ＳｉＧｅ連続的遷移層、３
０５はａ−ＳｉＧｅ段階的遷移層である。
高い方がより低温で結晶化させることができる。しか
し、Ｇｅ濃度が高くなるとＳｉとの格子不整合が大きく
なるので、ａ−Ｓｉがｐｏｌｙ−ＳｉＧｅの結晶性を引
き継いで結晶成長することが困難になる。ＳｉＧｅは任
意の割合で混晶を作ることができるので、ａ−Ｓｉ膜と
ａ−ＳｉＧｅ膜との界面付近はＧｅ濃度を低くし、基板
とは反対側の表面に向かって図３（ａ）に示すように連
続的に、または図３（ｂ）に示すように段階的にＧｅ濃
度が高くなるようにａ−ＳｉＧｅ膜を成膜すると、Ｓｉ
との格子不整合を避けることができる。なお、図３中の
３０１は基板であり、３０２はａ−Ｓｉ膜、３０４はａ
−ＳｉＧｅ膜、３０３はａ−ＳｉＧｅ連続的遷移層、３
０５はａ−ＳｉＧｅ段階的遷移層である。
【００１８】ａ−Ｓｉがｐｏｌｙ−ＳｉＧｅの結晶性を
引き継いで結晶成長するためには、ａ−Ｓｉ膜とｐｏｌ
ｙ−ＳｉＧｅ膜との界面がクリーンであることが必要で
ある。よって、ａ−Ｓｉ膜およびａ−ＳｉＧｅ膜は大気
に晒さずに連続的に成膜するのが望ましい。連続成膜が
困難な場合には、ａ−ＳｉＧｅ膜を成膜する直前にＨＦ
クリーン等によりａ−Ｓｉ膜表面をクリーニングして成
膜装置にセットしてもよい。
引き継いで結晶成長するためには、ａ−Ｓｉ膜とｐｏｌ
ｙ−ＳｉＧｅ膜との界面がクリーンであることが必要で
ある。よって、ａ−Ｓｉ膜およびａ−ＳｉＧｅ膜は大気
に晒さずに連続的に成膜するのが望ましい。連続成膜が
困難な場合には、ａ−ＳｉＧｅ膜を成膜する直前にＨＦ
クリーン等によりａ−Ｓｉ膜表面をクリーニングして成
膜装置にセットしてもよい。
【００１９】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００２０】（実施例１）図１（ａ）〜（ｄ）は、本実
施例１におけるｐｏｌｙ−Ｓｉ膜の作製方法を示す断面
図である。この実施例では、以下のようにしてサンプル
１〜３のｐｏｌｙ−Ｓｉ膜を作製した。また、比較例と
して、サンプル４〜５のｐｏｌｙ−Ｓｉ膜も作製した。
施例１におけるｐｏｌｙ−Ｓｉ膜の作製方法を示す断面
図である。この実施例では、以下のようにしてサンプル
１〜３のｐｏｌｙ−Ｓｉ膜を作製した。また、比較例と
して、サンプル４〜５のｐｏｌｙ−Ｓｉ膜も作製した。
【００２１】（サンプル１）まず、図１（ａ）に示すよ
うに、石英基板等の絶縁性基板１０１上に、厚み１００
ｎｍのａ−Ｓｉ膜１０２および厚み１００ｎｍのａ−Ｓ
ｉxＧｅ1-x（ｘ＝０）膜１０３を成膜した。このとき、
成膜はＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法により行い、成膜条件は下記表１に示すような条
件とした。また、２つの膜１０２と１０３とは真空を破
らずに連続的に成膜した。
うに、石英基板等の絶縁性基板１０１上に、厚み１００
ｎｍのａ−Ｓｉ膜１０２および厚み１００ｎｍのａ−Ｓ
ｉxＧｅ1-x（ｘ＝０）膜１０３を成膜した。このとき、
成膜はＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法により行い、成膜条件は下記表１に示すような条
件とした。また、２つの膜１０２と１０３とは真空を破
らずに連続的に成膜した。
【００２２】
【表１】
【００２３】次に、Ｎ2雰囲気中、４５０℃で第１のア
ニールを行い、図１（ｂ）に示すようにａ−ＳｉＧｅ膜
１０３を結晶成長させてｐｏｌｙ−ＳｉＧｅ膜１０４を
形成した。
ニールを行い、図１（ｂ）に示すようにａ−ＳｉＧｅ膜
１０３を結晶成長させてｐｏｌｙ−ＳｉＧｅ膜１０４を
形成した。
【００２４】続いて、Ｎ2雰囲気中、６００℃で第２の
アニールを行い、図１（ｃ）に示すようにａ−Ｓｉ膜１
０２を結晶成長させてｐｏｌｙ−Ｓｉ膜１０５を形成し
た。
アニールを行い、図１（ｃ）に示すようにａ−Ｓｉ膜１
０２を結晶成長させてｐｏｌｙ−Ｓｉ膜１０５を形成し
た。
【００２５】その後、ＨＦ：Ｈ2Ｏ2＝１：４の混合液を
用いてｐｏｌｙ−ＳｉＧｅ膜１０５をエッチング除去し
て図１（ｄ）に示すようなｐｏｌｙ−Ｓｉ膜１０５を得
た。
用いてｐｏｌｙ−ＳｉＧｅ膜１０５をエッチング除去し
て図１（ｄ）に示すようなｐｏｌｙ−Ｓｉ膜１０５を得
た。
【００２６】（サンプル２）厚み１００ｎｍのａ−Ｓｉ
膜および厚み１００ｎｍのａ−ＳｉxＧｅ1-x（ｘ＝０．
４）膜を上記表１に示すような成膜条件で真空を破らず
に連続的に成膜し、第１のアニール温度を５３０℃とし
た以外はサンプル１と同様にしてｐｏｌｙ−Ｓｉ膜１０
５を得た。
膜および厚み１００ｎｍのａ−ＳｉxＧｅ1-x（ｘ＝０．
４）膜を上記表１に示すような成膜条件で真空を破らず
に連続的に成膜し、第１のアニール温度を５３０℃とし
た以外はサンプル１と同様にしてｐｏｌｙ−Ｓｉ膜１０
５を得た。
【００２７】（サンプル３）厚み１００ｎｍのａ−Ｓｉ
膜および厚み１００ｎｍのａ−ＳｉxＧｅ1-x（ｘ＝０．
６）膜を上記表１に示すような成膜条件で真空を破らず
に連続的に成膜し、第１のアニール温度を５５０℃とし
た以外はサンプル１と同様にしてｐｏｌｙ−Ｓｉ膜１０
５を得た。
膜および厚み１００ｎｍのａ−ＳｉxＧｅ1-x（ｘ＝０．
６）膜を上記表１に示すような成膜条件で真空を破らず
に連続的に成膜し、第１のアニール温度を５５０℃とし
た以外はサンプル１と同様にしてｐｏｌｙ−Ｓｉ膜１０
５を得た。
【００２８】（サンプル４＝比較例）絶縁性基板上に、
厚み１００ｎｍのａ−Ｓｉ膜を上記表１に示すような成
膜条件で成膜し、Ｎ2雰囲気中６００℃でアニールを行
ってｐｏｌｙ−Ｓｉ膜を得た。
厚み１００ｎｍのａ−Ｓｉ膜を上記表１に示すような成
膜条件で成膜し、Ｎ2雰囲気中６００℃でアニールを行
ってｐｏｌｙ−Ｓｉ膜を得た。
【００２９】（サンプル５＝比較例）絶縁性基板上に、
厚み１００ｎｍのａ−ＳｉxＧｅ1-x（ｘ＝０．４）膜を
上記表１に示すような成膜条件で成膜し、Ｎ2雰囲気中
５３０℃でアニールを行ってｐｏｌｙ−ＳｉＧｅ膜を得
た。
厚み１００ｎｍのａ−ＳｉxＧｅ1-x（ｘ＝０．４）膜を
上記表１に示すような成膜条件で成膜し、Ｎ2雰囲気中
５３０℃でアニールを行ってｐｏｌｙ−ＳｉＧｅ膜を得
た。
【００３０】図２（ａ）および図２（ｂ）は、上述のよ
うにして得られたサンプル１〜５についての結晶成長の
様子を調査すべく、紫外線（ＵＶ）反射スペクトルを測
定した結果を示す。（ａ）はａ−ＳｉＧｅ膜の結晶化が
起こり、かつ、ａ−Ｓｉ膜の結晶化が起こらないような
温度で熱処理した第１のアニール工程後の結果を示し、
（ｂ）はａ−Ｓｉ膜の結晶化が起こる温度で熱処理した
第２のアニール工程後の結果を示す。この測定は、紫外
線反射率の２８０ｎｍ付近のピーク強度を測定してい
る。このピークはバンド間遷移のＥ２バンドに対応して
おり、非晶質から結晶に変化すると電子のバンド状態の
変化に対応してピーク強度が変化する。
うにして得られたサンプル１〜５についての結晶成長の
様子を調査すべく、紫外線（ＵＶ）反射スペクトルを測
定した結果を示す。（ａ）はａ−ＳｉＧｅ膜の結晶化が
起こり、かつ、ａ−Ｓｉ膜の結晶化が起こらないような
温度で熱処理した第１のアニール工程後の結果を示し、
（ｂ）はａ−Ｓｉ膜の結晶化が起こる温度で熱処理した
第２のアニール工程後の結果を示す。この測定は、紫外
線反射率の２８０ｎｍ付近のピーク強度を測定してい
る。このピークはバンド間遷移のＥ２バンドに対応して
おり、非晶質から結晶に変化すると電子のバンド状態の
変化に対応してピーク強度が変化する。
【００３１】図２（ａ）によれば、サンプル１〜３のａ
−ＳｉＧｅ膜は５〜７時間程度で結晶化が完了し、サン
プル２と同じ組成比のサンプル５のａ−ＳｉＧｅ膜は結
晶化に１６時間程度を必要としている。このことから理
解されるように、アニール時間はアニール温度および成
膜条件により変化するだけでなく、基板の影響もかなり
大きい。一方、図２（ｂ）によれば、サンプル１〜３の
ａ−Ｓｉ膜は５時間程度で結晶化が完了し、サンプル４
のａ−Ｓｉ膜は結晶化に４８時間程度を必要としてい
る。これは、サンプル１〜３のａ−Ｓｉ膜がｐｏｌｙ−
ＳｉＧｅ膜の結晶性を引き継いで結晶成長するため、短
時間で結晶化するからである。このように、Ｓｉ膜上に
ａ−ＳｉＧｅ膜を成膜すると、ガラス基板上に成膜する
場合よりもａ−ＳｉＧｅ膜およびａ−Ｓｉ膜共に短時間
で結晶化できるので、プロセスの短時間化、基板の熱収
縮の低減等を図ることができる。
−ＳｉＧｅ膜は５〜７時間程度で結晶化が完了し、サン
プル２と同じ組成比のサンプル５のａ−ＳｉＧｅ膜は結
晶化に１６時間程度を必要としている。このことから理
解されるように、アニール時間はアニール温度および成
膜条件により変化するだけでなく、基板の影響もかなり
大きい。一方、図２（ｂ）によれば、サンプル１〜３の
ａ−Ｓｉ膜は５時間程度で結晶化が完了し、サンプル４
のａ−Ｓｉ膜は結晶化に４８時間程度を必要としてい
る。これは、サンプル１〜３のａ−Ｓｉ膜がｐｏｌｙ−
ＳｉＧｅ膜の結晶性を引き継いで結晶成長するため、短
時間で結晶化するからである。このように、Ｓｉ膜上に
ａ−ＳｉＧｅ膜を成膜すると、ガラス基板上に成膜する
場合よりもａ−ＳｉＧｅ膜およびａ−Ｓｉ膜共に短時間
で結晶化できるので、プロセスの短時間化、基板の熱収
縮の低減等を図ることができる。
【００３２】図４は、サンプル２およびサンプル４につ
いて、透過型電子顕微鏡（ＴＥＭ）像を示す。（ａ）は
サンプル２を、（ｂ）はサンプル４を示し、（ｃ）はサ
ンプル２の電子線回折像を、（ｄ）はサンプル４の電子
線回折像を示す。サンプル４には従来の固相成長法によ
り得られるｐｏｌｙ−Ｓｉのように双晶欠陥が多数見ら
れるが、サンプル２にはそのような双晶欠陥が見られ
ず、結晶性が優れている。
いて、透過型電子顕微鏡（ＴＥＭ）像を示す。（ａ）は
サンプル２を、（ｂ）はサンプル４を示し、（ｃ）はサ
ンプル２の電子線回折像を、（ｄ）はサンプル４の電子
線回折像を示す。サンプル４には従来の固相成長法によ
り得られるｐｏｌｙ−Ｓｉのように双晶欠陥が多数見ら
れるが、サンプル２にはそのような双晶欠陥が見られ
ず、結晶性が優れている。
【００３３】（実施例２）本実施例２では、上述した実
施例１で作製したＰｏｌｙ−Ｓｉ膜（サンプル１〜４）
を用いて、図５（ｆ）に示すようなプレーナ型ＴＦＴを
作製した。
施例１で作製したＰｏｌｙ−Ｓｉ膜（サンプル１〜４）
を用いて、図５（ｆ）に示すようなプレーナ型ＴＦＴを
作製した。
【００３４】このＴＦＴは、絶縁性基板５０１上にｐｏ
ｌｙ−Ｓｉ膜からなる半導体層５０２が形成され、その
上を覆うようにゲート絶縁膜５０３が形成されている。
ゲート絶縁膜５０３の上にはＴＦＴのチャネルとなる半
導体層５０２の中央部と重畳するようにゲート電極５０
４が形成され、その上を覆うように層間絶縁膜５０５が
形成されている。層間絶縁核５０５の上にはＡｌ電極５
０６が形成され、ゲート絶縁膜５０３と層間絶縁膜５０
５とに形成されたコンタクトホールを通って半導体層５
０２のソース部およびドレイン部（図示せず）と接続さ
れている。
ｌｙ−Ｓｉ膜からなる半導体層５０２が形成され、その
上を覆うようにゲート絶縁膜５０３が形成されている。
ゲート絶縁膜５０３の上にはＴＦＴのチャネルとなる半
導体層５０２の中央部と重畳するようにゲート電極５０
４が形成され、その上を覆うように層間絶縁膜５０５が
形成されている。層間絶縁核５０５の上にはＡｌ電極５
０６が形成され、ゲート絶縁膜５０３と層間絶縁膜５０
５とに形成されたコンタクトホールを通って半導体層５
０２のソース部およびドレイン部（図示せず）と接続さ
れている。
【００３５】この実施例では、以下のようにしてＴＦＴ
を作製した。まず、図５（ａ）に示すように、実施例１
で得られたｐｏｌｙ−Ｓｉ膜（サンプル１〜４）をパタ
ーニングして半導体層５０２とした。
を作製した。まず、図５（ａ）に示すように、実施例１
で得られたｐｏｌｙ−Ｓｉ膜（サンプル１〜４）をパタ
ーニングして半導体層５０２とした。
【００３６】次に、図５（ｂ）に示すように、ＡＰ（常
圧）ＣＶＤ法によりＳｉＯ１2膜を１００ｎｍ成膜して
ゲート絶縁膜５０３を形成し、Ｎ2雰囲気中、６００℃
で１２時間の緻密化アニールを行った。
圧）ＣＶＤ法によりＳｉＯ１2膜を１００ｎｍ成膜して
ゲート絶縁膜５０３を形成し、Ｎ2雰囲気中、６００℃
で１２時間の緻密化アニールを行った。
【００３７】その後、図５（ｃ）に示すように、ＬＰ
（減圧）ＣＶＤ法によりＰｏｌｙ−Ｓｉ膜を３００ｎｍ
成膜し、これをパターニングしてゲート電極５０４を形
成した。
（減圧）ＣＶＤ法によりＰｏｌｙ−Ｓｉ膜を３００ｎｍ
成膜し、これをパターニングしてゲート電極５０４を形
成した。
【００３８】次に、図５（ｄ）に示すように、ゲート電
極５０４をマスクとして半導体層５０２にリンイオンを
１×１０15ｃｍ-2注入することによりソース部およびド
レイン部（図示せず）を形成した。この時、半導体層５
０２のゲート電極５０４下部分にはリンイオンが注入さ
れずにチャネル部となる。
極５０４をマスクとして半導体層５０２にリンイオンを
１×１０15ｃｍ-2注入することによりソース部およびド
レイン部（図示せず）を形成した。この時、半導体層５
０２のゲート電極５０４下部分にはリンイオンが注入さ
れずにチャネル部となる。
【００３９】その後、図５（ｅ）に示すように、ＡＰＣ
ＶＤ法によりＳｉＯ2膜を５００ｎｍ成膜し、層間絶縁
膜５０５を形成した。
ＶＤ法によりＳｉＯ2膜を５００ｎｍ成膜し、層間絶縁
膜５０５を形成した。
【００４０】続いて、Ｎ2雰囲気中、６００℃で２０時
間のアニールを行い、ソース部およびドレイン部を活性
化させた。次に、図５（ｆ）に示すように、ゲート絶縁
膜５０３および層間絶縁膜５０５にコンタクトホールを
形成し、Ａｌ電極５０６を形成してＴＦＴを完成した。
間のアニールを行い、ソース部およびドレイン部を活性
化させた。次に、図５（ｆ）に示すように、ゲート絶縁
膜５０３および層間絶縁膜５０５にコンタクトホールを
形成し、Ａｌ電極５０６を形成してＴＦＴを完成した。
【００４１】表２は、得られたＴＦＴの特性を評価した
結果を示す。
結果を示す。
【００４２】
【表２】
【００４３】表２から理解されるように、サンプル１〜
３のｐｏｌｙ−Ｓｉ膜を用いたＴＦＴは、サンプル４の
ｐｏｌｙ−Ｓｉ膜を用いたＴＦＴに比べてＶTHおよびＳ
が低い。また、従来のＴＦＴは移動度４０ｃｍ2／Ｖ・
ｓｅｃ程度であるのに対して、サンプル１〜３のＴＦＴ
は８０〜１００ｃｍ2／Ｖ・ｓｅｃ程度と高く、結晶性
を反映して優れた特性が得られた。
３のｐｏｌｙ−Ｓｉ膜を用いたＴＦＴは、サンプル４の
ｐｏｌｙ−Ｓｉ膜を用いたＴＦＴに比べてＶTHおよびＳ
が低い。また、従来のＴＦＴは移動度４０ｃｍ2／Ｖ・
ｓｅｃ程度であるのに対して、サンプル１〜３のＴＦＴ
は８０〜１００ｃｍ2／Ｖ・ｓｅｃ程度と高く、結晶性
を反映して優れた特性が得られた。
【００４４】（実施例３）この実施例３では、ａ−Ｓｉ
膜との界面側から基板とは反対側の表面に向かって連続
的または段階的にＧｅ分率（１−ｘ）が高くなるように
ａ−ＳｉxＧｅ1-x（０≦ｘ＜１）膜を成膜し、サンプル
６およびサンプル７のｐｏｌｙ−Ｓｉ膜を作製した。
膜との界面側から基板とは反対側の表面に向かって連続
的または段階的にＧｅ分率（１−ｘ）が高くなるように
ａ−ＳｉxＧｅ1-x（０≦ｘ＜１）膜を成膜し、サンプル
６およびサンプル７のｐｏｌｙ−Ｓｉ膜を作製した。
【００４５】（サンプル６）まず、図６（ａ）に示すよ
うに、絶縁性基板６０１上に、ＰＥＣＶＤ法によりａ−
Ｓｉ膜６０２、ａ−ＳｉＧｅ連続的遷移層６０３、およ
びａ−ＳｉＧｅ膜６０４を下記表３に示すような成膜条
件で真空を破らずに連続的に成膜した。
うに、絶縁性基板６０１上に、ＰＥＣＶＤ法によりａ−
Ｓｉ膜６０２、ａ−ＳｉＧｅ連続的遷移層６０３、およ
びａ−ＳｉＧｅ膜６０４を下記表３に示すような成膜条
件で真空を破らずに連続的に成膜した。
【００４６】
【表３】
【００４７】次に、実施例１と同様に、Ｎ2雰囲気中で
まず４５０℃、５時間アニールした後、６００℃、５時
間アニールを行ってｐｏｌｙ−ＳｉＧｅ膜およびｐｏｌ
ｙ−Ｓｉ膜を形成した。
まず４５０℃、５時間アニールした後、６００℃、５時
間アニールを行ってｐｏｌｙ−ＳｉＧｅ膜およびｐｏｌ
ｙ−Ｓｉ膜を形成した。
【００４８】その後、ＨＦ：Ｈ2Ｏ2＝１：４の混合液を
用いてｐｏｌｙ−ＳｉＧｅ膜をエッチング除去してｐｏ
ｌｙ−Ｓｉ膜を得た。
用いてｐｏｌｙ−ＳｉＧｅ膜をエッチング除去してｐｏ
ｌｙ−Ｓｉ膜を得た。
【００４９】（サンプル７）図６（ａ）のａ−ＳｉＧｅ
連続的遷移層６０３の代わりに図６（ｂ）に示すような
ａ−ＳｉＧｅ段階的遷移層６０５を、上記表３に示すよ
うな条件で連続的に成膜した以外はサンプル６と同様に
してｐｏｌｙ−Ｓｉ膜を得た。
連続的遷移層６０３の代わりに図６（ｂ）に示すような
ａ−ＳｉＧｅ段階的遷移層６０５を、上記表３に示すよ
うな条件で連続的に成膜した以外はサンプル６と同様に
してｐｏｌｙ−Ｓｉ膜を得た。
【００５０】表４は、上記サンプル６およびサンプル７
のｐｏｌｙ−Ｓｉ膜を用いて実施例２と同様にして作製
したＴＦＴの特性を評価した結果を示す。
のｐｏｌｙ−Ｓｉ膜を用いて実施例２と同様にして作製
したＴＦＴの特性を評価した結果を示す。
【００５１】
【表４】
【００５２】表４から理解されるように、サンプル６お
よびサンプル７のｐｏｌｙ−Ｓｉ膜を用いたＴＦＴは、
サンプル１のｐｏｌｙ−Ｓｉ膜を用いたＴＦＴに比べて
ＶTHが低い。また、サンプル１のＴＦＴは移動度１００
ｃｍ2／Ｖ・ｓｅｃ程度であるのに対して、サンプル６
およびサンプル７のＴＦＴは１３０ｃｍ2／Ｖ・ｓｅｃ
程度と高い。このことから、Ｇｅ濃度が中間の値となっ
た層６０３、６０５を設けることによりｐｏｌｙ−Ｓｉ
膜の結晶性をさらに改善できることが分かる。
よびサンプル７のｐｏｌｙ−Ｓｉ膜を用いたＴＦＴは、
サンプル１のｐｏｌｙ−Ｓｉ膜を用いたＴＦＴに比べて
ＶTHが低い。また、サンプル１のＴＦＴは移動度１００
ｃｍ2／Ｖ・ｓｅｃ程度であるのに対して、サンプル６
およびサンプル７のＴＦＴは１３０ｃｍ2／Ｖ・ｓｅｃ
程度と高い。このことから、Ｇｅ濃度が中間の値となっ
た層６０３、６０５を設けることによりｐｏｌｙ−Ｓｉ
膜の結晶性をさらに改善できることが分かる。
【００５３】更に、比較のために、ａ−Ｓｉ膜成膜後に
大気に晒してサンプル８およびサンプル９のｐｏｌｙ−
Ｓｉ膜を作製した。
大気に晒してサンプル８およびサンプル９のｐｏｌｙ−
Ｓｉ膜を作製した。
【００５４】（サンプル８）ａ−Ｓｉ膜成膜後に大気に
晒し、ＨＦクリーンを行ってａ−ＳｉＧｅ層を成膜した
以外はサンプル２と同様にしてｐｏｌｙ−Ｓｉ膜を作製
した。得られたｐｏｌｙ−Ｓｉ膜は、完全に結晶化が完
了していた。
晒し、ＨＦクリーンを行ってａ−ＳｉＧｅ層を成膜した
以外はサンプル２と同様にしてｐｏｌｙ−Ｓｉ膜を作製
した。得られたｐｏｌｙ−Ｓｉ膜は、完全に結晶化が完
了していた。
【００５５】（サンプル９）ＨＦクリーンを行わなかっ
た以外はサンプル８と同様にしてｐｏｌｙ−Ｓｉ膜を作
製した。得られたｐｏｌｙ−Ｓｉ膜はａ−Ｓｉがかなり
残っており、結晶化が不完全であった。
た以外はサンプル８と同様にしてｐｏｌｙ−Ｓｉ膜を作
製した。得られたｐｏｌｙ−Ｓｉ膜はａ−Ｓｉがかなり
残っており、結晶化が不完全であった。
【００５６】上記表４に、上記サンプル８およびサンプ
ル９のｐｏｌｙ−Ｓｉ膜を用いて実施例２と同様にして
作製したＴＦＴの特性を評価した結果を示す。
ル９のｐｏｌｙ−Ｓｉ膜を用いて実施例２と同様にして
作製したＴＦＴの特性を評価した結果を示す。
【００５７】表４から理解されるように、サンプル８の
ｐｏｌｙ−Ｓｉ膜を用いたＴＦＴは、サンプル２のｐｏ
ｌｙ−Ｓｉ膜を用いたＴＦＴとほぼ同程度の特性が得ら
れているが、サンプル９のｐｏｌｙ−Ｓｉ膜を用いたＴ
ＦＴはＳｉＧｅ膜の結晶化の際のバラツキが反映されて
特性のバラツキが大きい。このことから、ａ−Ｓｉ膜と
ａ−ＳｉＧｅ膜との界面をクリーンに保つのが重要であ
ることが分かる。したがって、本発明においては、ａ−
Ｓｉ膜およびａ−ＳｉＧｅ膜は大気に晒さず連続的に成
膜するようにしている。なお、万一、ａ−Ｓｉ膜を大気
に晒した場合には、界面をクリーニングすべく、ＨＦク
リーンなどの界面処理を行うことが好ましい。その他の
界面処理としては、Ｈ2プラズマ処理、フッ素ガス処理
等の界面クリーニング法として知られている方法を利用
することができる。
ｐｏｌｙ−Ｓｉ膜を用いたＴＦＴは、サンプル２のｐｏ
ｌｙ−Ｓｉ膜を用いたＴＦＴとほぼ同程度の特性が得ら
れているが、サンプル９のｐｏｌｙ−Ｓｉ膜を用いたＴ
ＦＴはＳｉＧｅ膜の結晶化の際のバラツキが反映されて
特性のバラツキが大きい。このことから、ａ−Ｓｉ膜と
ａ−ＳｉＧｅ膜との界面をクリーンに保つのが重要であ
ることが分かる。したがって、本発明においては、ａ−
Ｓｉ膜およびａ−ＳｉＧｅ膜は大気に晒さず連続的に成
膜するようにしている。なお、万一、ａ−Ｓｉ膜を大気
に晒した場合には、界面をクリーニングすべく、ＨＦク
リーンなどの界面処理を行うことが好ましい。その他の
界面処理としては、Ｈ2プラズマ処理、フッ素ガス処理
等の界面クリーニング法として知られている方法を利用
することができる。
【００５８】上記説明においては、ａ−Ｓｉ膜およびａ
−ＳｉＧｅ膜をＰＥＣＶＤ法により成膜したが、ａ−Ｓ
ｉ膜およびａ−ＳｉＧｅ膜を成膜できる方法であればい
ずれでもよく、例えばＬＰＣＶＤ法、ＥＢ（Ｅｌｅｃｔ
ｒｏｎ Ｂｅａｍ）蒸着法、スパッタ法等を用いてもよ
い。その場合、アニール温度およびアニール時間などは
多少変化することがある。
−ＳｉＧｅ膜をＰＥＣＶＤ法により成膜したが、ａ−Ｓ
ｉ膜およびａ−ＳｉＧｅ膜を成膜できる方法であればい
ずれでもよく、例えばＬＰＣＶＤ法、ＥＢ（Ｅｌｅｃｔ
ｒｏｎ Ｂｅａｍ）蒸着法、スパッタ法等を用いてもよ
い。その場合、アニール温度およびアニール時間などは
多少変化することがある。
【００５９】また、上記説明においては、ＴＦＴとして
ＮチャネルＴＦＴを作製したが、ＰチャネルＴＦＴを作
製してもよい。また、厚膜のｐｏｌｙ−Ｓｉ膜を作製す
ることにより太陽電池等のデバイスに適用することもで
きる。
ＮチャネルＴＦＴを作製したが、ＰチャネルＴＦＴを作
製してもよい。また、厚膜のｐｏｌｙ−Ｓｉ膜を作製す
ることにより太陽電池等のデバイスに適用することもで
きる。
【００６０】
【発明の効果】以上の説明から明らかなように、本発明
によれば、低温で結晶化可能なＳｉＧｅを先に短時間で
結晶化でき、ｐｏｌｙ−ＳｉＧｅの結晶性を引き継いだ
状態でａ−Ｓｉを短時間で結晶化させることができる。
このように熱処理時間を短時間にすることができるの
で、製造プロセスの短時間化を図ることができる。ま
た、短時間で熱処理を行うことができるので、基板の熱
収縮も低減することができ、安価なガラス基板を用いる
ことができる。また、ｐｏｌｙ−Ｓｉ膜は、ｐｏｌｙ−
ＳｉＧｅ膜の良好な結晶性を引き継いでいるので、良好
な結晶性のものが得られる。ａ−Ｓｉ膜の上にａ−Ｓｉ
Ｇｅ膜を成膜しているので、結晶化の後、ｐｏｌｙ−Ｓ
ｉＧｅ膜を除去することによりｐｏｌｙ−Ｓｉ膜のみを
ＴＦＴのチャネル部として残すことができる。
によれば、低温で結晶化可能なＳｉＧｅを先に短時間で
結晶化でき、ｐｏｌｙ−ＳｉＧｅの結晶性を引き継いだ
状態でａ−Ｓｉを短時間で結晶化させることができる。
このように熱処理時間を短時間にすることができるの
で、製造プロセスの短時間化を図ることができる。ま
た、短時間で熱処理を行うことができるので、基板の熱
収縮も低減することができ、安価なガラス基板を用いる
ことができる。また、ｐｏｌｙ−Ｓｉ膜は、ｐｏｌｙ−
ＳｉＧｅ膜の良好な結晶性を引き継いでいるので、良好
な結晶性のものが得られる。ａ−Ｓｉ膜の上にａ−Ｓｉ
Ｇｅ膜を成膜しているので、結晶化の後、ｐｏｌｙ−Ｓ
ｉＧｅ膜を除去することによりｐｏｌｙ−Ｓｉ膜のみを
ＴＦＴのチャネル部として残すことができる。
【００６１】また、本発明によれば、初めにａ−ＳｉＧ
ｅ膜の結晶化が起こり、かつ、ａ−Ｓｉ膜の結晶化が起
こらないような低温で熱処理してａ−ＳｉＧｅを先に結
晶化させ、次に、ａ−Ｓｉ膜の結晶化が起こる温度で熱
処理するので、ａ−Ｓｉからの核発生による双晶等の結
晶欠陥が起こらず、より良好な結晶性のｐｏｌｙ−Ｓｉ
膜が得られる。また、ａ−Ｓｉ膜とａ−ＳｉＧｅ膜との
界面付近はＧｅ濃度を低くし、基板とは反対側の表面に
向かって連続的または段階的にＧｅ濃度が高くなるよう
にａ−ＳｉＧｅ膜を成膜するので、Ｓｉとの格子不整合
を避けることができ、結晶性をさらに改善することがで
きる。更に、ａ−Ｓｉ膜およびａ−ＳｉＧｅ膜を大気に
晒さずに連続的に成膜するので、界面をクリーンにで
き、ａ−Ｓｉがｐｏｌｙ−ＳｉＧｅの結晶性を引き継い
で結晶成長することができる。
ｅ膜の結晶化が起こり、かつ、ａ−Ｓｉ膜の結晶化が起
こらないような低温で熱処理してａ−ＳｉＧｅを先に結
晶化させ、次に、ａ−Ｓｉ膜の結晶化が起こる温度で熱
処理するので、ａ−Ｓｉからの核発生による双晶等の結
晶欠陥が起こらず、より良好な結晶性のｐｏｌｙ−Ｓｉ
膜が得られる。また、ａ−Ｓｉ膜とａ−ＳｉＧｅ膜との
界面付近はＧｅ濃度を低くし、基板とは反対側の表面に
向かって連続的または段階的にＧｅ濃度が高くなるよう
にａ−ＳｉＧｅ膜を成膜するので、Ｓｉとの格子不整合
を避けることができ、結晶性をさらに改善することがで
きる。更に、ａ−Ｓｉ膜およびａ−ＳｉＧｅ膜を大気に
晒さずに連続的に成膜するので、界面をクリーンにで
き、ａ−Ｓｉがｐｏｌｙ−ＳｉＧｅの結晶性を引き継い
で結晶成長することができる。
【００６２】更には、このようなｐｏｌｙ−Ｓｉ膜を用
いると、閾値電圧が低く、移動度が高く、バラツキが小
さい高性能なＴＦＴを得ることができる。従って、ＡＭ
ＬＣＤや長尺のイメージセンサ等に適用する際に、駆動
回路もｐｏｌｙ−Ｓｉ ＴＦＴにより構成し、表示部や
センサー部と一体化して低コスト化、小型化を図ること
ができる。
いると、閾値電圧が低く、移動度が高く、バラツキが小
さい高性能なＴＦＴを得ることができる。従って、ＡＭ
ＬＣＤや長尺のイメージセンサ等に適用する際に、駆動
回路もｐｏｌｙ−Ｓｉ ＴＦＴにより構成し、表示部や
センサー部と一体化して低コスト化、小型化を図ること
ができる。
【図１】（ａ）〜（ｄ）は、実施例１のｐｏｌｙ−Ｓｉ
膜の製造工程を示す断面図である。
膜の製造工程を示す断面図である。
【図２】（ａ）はｐｏｌｙ−ＳｉＧｅ膜のＵＶ反射強度
のアニール時間依存性を示すグラフであり、（ｂ）はｐ
ｏｌｙ−Ｓｉ膜のＵＶ反射強度のアニール時間依存性を
示すグラフである。
のアニール時間依存性を示すグラフであり、（ｂ）はｐ
ｏｌｙ−Ｓｉ膜のＵＶ反射強度のアニール時間依存性を
示すグラフである。
【図３】（ａ）はａ−Ｓｉ膜とａ−ＳｉＧｅ膜との界面
の組成比を連続的に変化させた例を示す断面図であり、
（ｂ）はａ−Ｓｉ膜とａ−ＳｉＧｅ膜との界面の組成比
を段階的に変化させた例を示す断面図である。
の組成比を連続的に変化させた例を示す断面図であり、
（ｂ）はａ−Ｓｉ膜とａ−ＳｉＧｅ膜との界面の組成比
を段階的に変化させた例を示す断面図である。
【図４】（ａ）は、サンプル２のｐｏｌｙ−Ｓｉ膜の透
過型電子顕微鏡像、（ｂ）は、サンプル４のｐｏｌｙ−
Ｓｉ膜の透過型電子顕微鏡像であり、（ｃ）はサンプル
２の電子線回折像を、（ｄ）はサンプル４の電子線回折
像を示す。
過型電子顕微鏡像、（ｂ）は、サンプル４のｐｏｌｙ−
Ｓｉ膜の透過型電子顕微鏡像であり、（ｃ）はサンプル
２の電子線回折像を、（ｄ）はサンプル４の電子線回折
像を示す。
【図５】（ａ）〜（ｆ）は、実施例２のＴＦＴの製造工
程を示す断面図である。
程を示す断面図である。
【図６】（ａ）および（ｂ）は、実施例３のｐｏｌｙ−
Ｓｉ膜の製造工程を示す断面図である。
Ｓｉ膜の製造工程を示す断面図である。
１０１、３０１、５０１、６０１ 基板 １０２、３０２、６０２ ａ−Ｓｉ膜 １０３、３０４、６０４ ａ−ＳｉＧｅ膜 １０４ ｐｏｌｙ−ＳｉＧｅ膜 １０５ ｐｏｌｙ−Ｓｉ膜 ３０３、６０３ ａ−ＳｉＧｅ連続的遷移層 ３０５、６０５ ａ−ＳｉＧｅ段階的遷移層 ５０２ 半導体層 ５０３ ゲート絶縁膜 ５０４ ゲート電極 ５０５ 層間絶縁膜 ５０６ Ａｌ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 21/336 31/04
Claims (4)
- 【請求項１】 絶縁性基板上に非晶質シリコン膜および
非晶質シリコンゲルウマニウム（ＳｉxＧｅ1-x、０≦ｘ
＜１）膜を基板側からこの順に成膜する工程と、 該非晶質シリコン膜および非晶質シリコンゲルマニウム
膜を熱処理により結晶化させる工程と、 結晶化したシリコンゲルマニウム膜を除去する工程とを
含む多結晶シリコン膜の作製方法。 - 【請求項２】 前記熱処理として、非晶質シリコンゲル
マニウム膜の結晶化が起こり、かつ、非晶質シリコン膜
の結晶化が起こらない温度で加熱し、その後、非晶質シ
リコン膜の結晶化が起こる温度で加熱する請求項１に記
載の多結晶シリコン膜の作製方法。 - 【請求項３】 前記非晶質シリコンゲルマニウム膜を、
非晶質シリコン膜と非晶質シリコンゲルマニウム膜との
界面側から基板とは反対側の表面に向かって連続的また
は段階的にゲルマニウム分率が高くなるように成膜する
請求項１または２に記載の多結晶シリコン膜の作製方
法。 - 【請求項４】 前記非晶質シリコン膜および非晶質シリ
コンゲルマニウム膜を大気に晒さずに連続的に成膜する
請求項１、２、３のいずれかに記載の多結晶シリコン膜
の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22214794A JPH0888172A (ja) | 1994-09-16 | 1994-09-16 | 多結晶シリコン膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22214794A JPH0888172A (ja) | 1994-09-16 | 1994-09-16 | 多結晶シリコン膜の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888172A true JPH0888172A (ja) | 1996-04-02 |
Family
ID=16777923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22214794A Withdrawn JPH0888172A (ja) | 1994-09-16 | 1994-09-16 | 多結晶シリコン膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888172A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200837B1 (en) | 1998-06-30 | 2001-03-13 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing thin film transistor |
| KR100965982B1 (ko) * | 2008-04-08 | 2010-06-24 | 재단법인서울대학교산학협력재단 | 다결정 실리콘 태양전지 및 그의 제조방법 |
| KR20200057639A (ko) * | 2018-11-16 | 2020-05-26 | 도쿄엘렉트론가부시키가이샤 | 폴리실리콘막의 형성 방법 및 성막 장치 |
| CN114864751A (zh) * | 2022-05-19 | 2022-08-05 | 通威太阳能(眉山)有限公司 | 太阳电池及其制备方法 |
| JP2022146386A (ja) * | 2021-03-22 | 2022-10-05 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理システム、およびプログラム |
-
1994
- 1994-09-16 JP JP22214794A patent/JPH0888172A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200837B1 (en) | 1998-06-30 | 2001-03-13 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing thin film transistor |
| KR100965982B1 (ko) * | 2008-04-08 | 2010-06-24 | 재단법인서울대학교산학협력재단 | 다결정 실리콘 태양전지 및 그의 제조방법 |
| KR20200057639A (ko) * | 2018-11-16 | 2020-05-26 | 도쿄엘렉트론가부시키가이샤 | 폴리실리콘막의 형성 방법 및 성막 장치 |
| JP2020087993A (ja) * | 2018-11-16 | 2020-06-04 | 東京エレクトロン株式会社 | ポリシリコン膜の形成方法及び成膜装置 |
| JP2022146386A (ja) * | 2021-03-22 | 2022-10-05 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理システム、およびプログラム |
| CN114864751A (zh) * | 2022-05-19 | 2022-08-05 | 通威太阳能(眉山)有限公司 | 太阳电池及其制备方法 |
| CN114864751B (zh) * | 2022-05-19 | 2023-07-07 | 通威太阳能(眉山)有限公司 | 太阳电池及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| US6118151A (en) | Thin film semiconductor device, method for fabricating the same and semiconductor device | |
| EP0598409B1 (en) | A method of manufacturing a semiconductor device | |
| KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
| US6670638B2 (en) | Liquid crystal display element and method of manufacturing the same | |
| JPH098319A (ja) | 多結晶ＳｉＧｅ薄膜トランジスタ及びその製造方法 | |
| KR100392120B1 (ko) | 다결정 실리콘 막의 형성 방법 | |
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| KR20010060231A (ko) | 반도체장치의 제조방법 | |
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| EP0558075B1 (en) | Method for fabricating a polysilicon thin film transistor | |
| JPH0888172A (ja) | 多結晶シリコン膜の作製方法 | |
| JP2003188098A (ja) | 半導体装置およびその製造方法 | |
| JPH06283422A (ja) | 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JPH09139499A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| EP0043691B1 (en) | Semiconductor device having a polycrystalline semiconductor film | |
| JPH07249574A (ja) | 半導体作製方法および薄膜トランジスタ作製方法 | |
| JPH05275448A (ja) | 薄膜半導体装置の製造方法 | |
| JPH09181324A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JPH0284773A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |